JP6613089B2 - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP6613089B2 JP6613089B2 JP2015186105A JP2015186105A JP6613089B2 JP 6613089 B2 JP6613089 B2 JP 6613089B2 JP 2015186105 A JP2015186105 A JP 2015186105A JP 2015186105 A JP2015186105 A JP 2015186105A JP 6613089 B2 JP6613089 B2 JP 6613089B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- substrate body
- back surface
- element mounting
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000919 ceramic Substances 0.000 claims description 166
- 239000000758 substrate Substances 0.000 claims description 151
- 239000004020 conductor Substances 0.000 claims description 71
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 63
- 229910052802 copper Inorganic materials 0.000 claims description 63
- 239000010949 copper Substances 0.000 claims description 63
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 53
- 238000007747 plating Methods 0.000 claims description 46
- 229910052759 nickel Inorganic materials 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 10
- 238000004080 punching Methods 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 98
- 230000000694 effects Effects 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052863 mullite Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011104 metalized film Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Led Device Packages (AREA)
Description
また、放熱性を高め且つ絶縁基体におけるクラック等の発生を抑制するため、前記絶縁基体における一方の主面側に、搭載すべき半導体素子の電極に個別に接続される一対の板状体の接続電極をそれらの表面が一方の主面に面一に露出するように埋設し、且つ上記絶縁基体内で対向する一対の接続電極における一対の側面同士の間隔を、上記絶縁基体の一方の主面側よりも他方の主面側の方が大きくしてなる半導体素子搭載用基板が提案されている(例えば、特許文献2参照)。
しかしながら、以上のような3つ(特許文献1〜3)の従来の技術では、高輝度LEDやパワー半導体などのパワーデバイスを搭載した場合、これらのチップ自体からの大きな発熱により、発光量が低下したり、外部と封止するための封止材が劣化すると共に、発生した多くの熱を効率良く放熱し難いため、上記チップの過度な昇温を抑制できない、という問題があった。更に、特許文献1の前記発光ダイオード用基板では、複雑な構造となり且つ煩雑な製造工程を要する、という問題もあった。
(1)前記セラミック基板本体の表面側に形成された複数の素子搭載用パッドは、前記断面視において前記ビア導体よりも幅が大きく、且つ上記基板本体の表面よりも外方に突出し且つ少なくとも一部が前記表面側凹部よりも上記セラミック基板本体の外周側に位置している。その結果、該外周側に位置する素子搭載用パッドの一部が、追って搭載される発熱量の大きな高輝度LEDの中央付近にまで延在するため、前記高輝度LEDなどの素子が発する熱を容易且つ迅速に吸収することができる。
(2)上記効果(1)によって、前記素子から発生した熱は、素子搭載用パッド、ビア導体、および接続端子を介して、セラミック基板本体の裏面側あるいはセラミック基板本体の内部に対し、効果的に放熱することが可能となる。
(3)上記効果(1)により、搭載される素子本来の性能を確実に保証できる。
(4)前記素子搭載用パッドの底部側は、セラミック基板本体の表面に形成された表面側凹部に埋設されているので、外部から各種の物理的な力を受けても、当該素子搭載用パッドの変形や脱落などの事態を容易に防ぐことが可能である。
更に、前記素子搭載用パッド、前記接続端子、および両者の間を接続する前記ビア導体が、一体の銅メッキ層(銅層)により形成されているので、前記各効果に加えて、以下のような効果(7),(8)を奏することも可能となる。
(7)前記素子搭載用パッドと前記ビア導体との間、および、前記接続端子と該ビア導体との間に未接続部分や空洞がないので、前記素子から熱を効果的にセラミック基板本体の裏面側に伝達できる。
(8)上記素子搭載用パッド、接続端子、およびビア導体の3者間における電気的導通がスムーズに行われる。
尚、前記素子搭載用パッドおよび前記接続端子の銅メッキ層の厚みは、何れも30μm以上である。
また、前記素子搭載用パッド、接続端子、およびビア導体は、銅からなる。
更に、前記ビア導体が貫通するセラミック基板本体のセラミック層の厚みは、少なくとも50μm以上であり、上限の厚みは、おおよそ300μm程度である。上記セラミック基板本体のセラミック層の厚みが50μm未満になると、かかる基板本体が薄くなり過ぎるので、該基板本体の強度を確保することが困難となる。一方、上記セラミック基板本体のセラミック層の厚みが300μmを超えると、かかる基板本体が厚くなり過ぎて、該基板本体に熱がこもるため、効果的な放熱が困難となる。これらのため、上記厚みの範囲が推奨される。
また、前記ビア導体の断面は、円形、長円形状、楕円形状、四角形以上の正多角形あるいは変形多角形を呈する。
更に、前記素子搭載用パッド、接続端子、および両者の間を接続するビア導体の組は、少なくとも2組以上配置され、3組あるいは4組以上配置しても良い。
また、前記複数組の素子搭載用パッド、接続端子、および両者の間を接続するビア導体は、追って搭載する素子からの熱を放熱し且つ該素子と接続端子との間を通電可能とするが、このうち少なくとも1組は、上記熱の放熱のみに用いる受熱用パッド、サーマルビア、および放熱部材を構成するものであっても良い。
更に、前記素子搭載用パッドは、前記基板本体の表面から約10〜数10μm程度の厚みで外方に突出している。
また、前記表面側凹部は、平面視で矩形(正方形または長方形)状、円形、長円形状、楕円形状、五角形以上の正多角形あるいは変形多角形を呈する。
更に、前記表面側凹部の深さは、約30〜100μm程度である。
加えて、前記複数の素子搭載用パッドの上方に追って搭載される素子は、比較的発熱量が大きな高輝度LEDやパワー半導体などであるが、これら限られない。
これによれば、更に以下の効果(5),(6)を奏することが可能である。
(5)前記セラミック基板本体の裏面側に形成された複数の接続端子は、前記断面視において前記ビア導体よりも幅が大きく、且つ上記基板本体の裏面よりも外方に突出し且つ少なくとも一部が裏面側凹部よりも外周側に位置しているので、本配線基板を実装するマザーボード側の電極に対して、比較的広い面積を介して確実に導通することができる。また、上記接続端子の一部がセラミック基板本体の外周側に位置することで、追って搭載される発熱量の大きな高輝度LEDなどの素子から発生する熱を放熱する面積をより一層大きくできるため、前記素子からの熱の放熱を容易且つ速に行うことも可能となる。
(6)接続端子の底部側は、セラミック基板本体の裏面に形成された裏面側凹部に埋設されているので、外部から各種の物理的な力を受けても、当該接続端子の変形や脱落などの事態を容易に防ぐことが可能である。
尚、前記接続端子は、前記基板本体の裏面から約10〜数10μmの厚みで外側に突出している。
また、前記裏面側凹部も、平面視で矩形(正方形または長方形)状、円形、長円形状、楕円形状、五角形以上の正多角形あるいは変形多角形を呈する。
これによれば、前記各効果に加えて、搭載される素子との電気的導通、および本配線基板が実装されるマザーボードとの電気的導通を、短絡などの不具合を生じることなく、確実に取ることができる(効果(9))。
尚、前記セラミック基板本体の表面側において互いに隣接して形成される素子搭載用パッド同士の隙間と、裏面側に隣接して形成される接続端子同士の隙間は、何れも200μm未満(例えば、150μm)である。
また、本発明には、前記表面側凹部の底面と前記素子搭載用パッドとの間、および、前記裏面側凹部の底面と前記接続端子との間には、メタライズ層とニッケル層とが配設されている、配線基板(請求項4)も含まれる。
これによれば、セラミックからなる表面側凹部および裏面側凹部の底面に予めメタライズ層およびニッケル層が形成されているので、該ニッケル層による良好な導電性によって、銅からなる前記素子搭載用パッドと接続端子とを後述する電解銅メッキにより、単一の銅メッキ層にして形成できる(効果(10))。
尚、前記メタライズ層は、タングステン(W)あるいはモリブデン(Mo)、これらの何れか一方をベースとする合金からなる。
加えて、本発明には、前記表面側凹部の底面は、平面視で該表面側凹部の開口部よりも広く、前記裏面側凹部の底面は、平面視で該裏面側凹部の開口部よりも広い、配線基板(請求項5)も含まれる。
これによれば、表面側凹部および裏面側凹部の底面が、それぞれの開口部よりも広い底広形状であるため、前記効果(4)を一層確実に奏することができる。
上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記素子搭載用パッドの幅は、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、上記素子搭載用パッドの底部側は、上記セラミック基板本体の表面に開口する複数の表面側凹部ごとに個別に埋設され、上記素子搭載用パッドの表面は、上記セラミック基板本体の表面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記表面側凹部よりも外周側に位置していると共に、上記表面側凹部の底面と上記接続端子との間に上記ビア導体が形成され、上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、上記セラミック基板本体の表面または裏面と平行な方向に沿った上記接続端子の幅は、上記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、上記接続端子の底部側は、上記セラミック基板本体の裏面に開口する複数の裏面側凹部ごとに個別に埋設され、上記接続端子の表面は、上記セラミック基板本体の裏面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記裏面側凹部よりも外周側に位置していると共に、上記裏面側凹部の底面と前記表面側凹部の底面との間に前記ビア導体が形成され、
上記表面側凹部の底面と上記素子表面搭載用パッドとの間、および、上記裏面側凹部の底面と上記接続端子との間には、メタライズ層とニッケル層とが配設されている、ことを特徴とする。
これによれば、前記効果(1)〜(6)に加え、併せて前記効果(10)も奏することが可能となる。
上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記素子搭載用パッドの幅は、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、上記素子搭載用パッドの底部側は、上記セラミック基板本体の表面に開口する複数の表面側凹部ごとに個別に埋設され、上記素子搭載用パッドの表面は、上記セラミック基板本体の表面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記表面側凹部よりも外周側に位置していると共に、前記表面側凹部の底面と上記接続端子との間に上記ビア導体が形成され、上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、上記セラミック基板本体の表面または裏面と平行な方向に沿った上記接続端子の幅は、上記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、上記接続端子の底部側は、上記セラミック基板本体の裏面に開口する複数の裏面側凹部ごとに個別に埋設され、上記接続端子の表面は、上記セラミック基板本体の裏面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記裏面側凹部よりも外周側に位置していると共に、前記裏面側凹部の底面と前記表面側凹部の底面との間に前記ビア導体が形成され、
上記表面側凹部の底面は、平面視で該表面側凹部の開口部よりも広く、上記裏面側凹部の底面は、平面視で該裏面側凹部の開口部よりも広い、ことを特徴とする。
これによれば、前記効果(1)〜(6)が得られ、且つ表面側凹部および裏面側凹部の底面が、それぞれの開口部よりも広い底広形状であるため、前記効果(4)を一層確実に奏することが可能となる。
尚、前記ビアホールが形成されるグリーンシートにおける少なくも一方の表面には、前記メタライズ層と外部のメッキ用電極との間を電気的に接続するメッキ用配線が形成されている。
また、開口部よりも底面が広い前記表面がおよび裏面側凹部は、例えば、これらの凹部となる貫通孔をグリーンシートを打ち抜き加工により形成する際に、ポンチの先端部と該先端部を受け入れるダイ側の貫通孔との隙間(クリアランス)を若干大きめにして形成されたものである。
更に、前記ビアホールが形成されるグリーンシートにおける少なくも一方の表面には、前記メタライズ層と外部のメッキ用電極との間を電気的に接続するメッキ用配線が形成されている。
加えて、前記製造方法は、多数個取りの形態により行っても良い。
これによれば、次述するニッケル層の形成を確実に行える(効果12)。
更に、本発明には、前記焼成工程の後で且つ前記銅層形成工程の前に、該焼成工程によって前記セラミック基板本体と共に得られた前記メタライズ層の表面に対し、ニッケル層を形成するニッケル層形成工程を備えている、配線基板の製造方法(請求項10)も含まれる。
これによれば、前記各効果に加え、次述する銅メッキ層を形成する電解メッキを確実に行うことが可能となる(効果(13))。
これによれば、前記素子搭載用パッド、接続端子、およびこれらの間を接続するビア導体を一体の銅メッキ層(銅層)として形成することができる(効果(14))。
尚、前記素子搭載用パッドおよび接続端子の表面(露出面)には、Niメッキ膜およびAuメッキ膜が被覆されている。
図1は、本発明による一形態の配線基板1aを示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図である。
かかる配線基板1aは、図1,図2に示すように、互いに平行状に対向する表面3および裏面4を有するセラミック基板本体2と、該基板本体2の表面3側において互いに離間して形成された2個(複数)の素子搭載用パッド16と、上記基板本体2の裏面4側において互いに離間して形成された2個(複数)の接続端子17と、該接続端子17と上記素子搭載用パッド16との間を個別に接続する2個(複数)のビア導体18とを備えている。隣接する2個の上記素子搭載用パッド16同士の間隔は、200μm以下(例えば、約100μm)である。
上記セラミックC1〜C5は、例えば、アルミナ、窒化アルミニウム、ムライトなどの高温焼成セラミックを主成分とする。また、上記枠状のセラミック層C4,C5は、内周側の両者間に位置する段部7と、頂面6とを有していると共に、これらと前記セラミック基板本体2の表面3とにより、キャビティ19を形成している。更に、前記ビア導体18が貫通するセラミック層C2の厚みは、50〜300μmの範囲内にあり、例えば、約50〜100μmの厚みが推奨される。
上記素子搭載用パッド16の底部側(該パッド表面16aの反対側)は、前記セラミック基板本体2の表面3に開口する表面側凹部8ごとに個別に埋設されている。該表面側凹部8は、平面視が長方形(矩形)状を呈する底面9と、該底面9の四辺から斜め上向きに立設する4つの側面10とからなり、上記底面9は、平面視で該表面側凹部8の開口部8aよりも広い。即ち、かかる表面側凹部8は、全体が四角錐体の底面側に相当する底広形状の凹部である。
上記素子搭載用パッド16の表面16aは、前記セラミック基板本体2の表面3よりも上方(外方)に約10〜数10μm程度突出していると共に、平面視の全周において、表面側凹部8の開口部8aよりも上記セラミック基板本体2の外周側に延在している。ここで、便宜上、図2中の上側を上方(外方)と言う。
上記接続素子17の底部側は、前記セラミック基板本体2の裏面4に開口する裏面側凹部11ごとに個別に埋設されている。該裏面側凹部11も、平面視が長方形(矩形)状を呈する底面12と、該底面12の四辺から斜め下向きに立設する4つの側面13とからなり、上記底面12は、平面視で該表面側凹部11の開口部11aよりも広い。即ち、かかる裏面側凹部11も、全体が四角錐体の底面側に相当する底広形状の凹部である。
上記接続端子17の表面17aは、前記セラミック基板本体2の裏面4よりも下方(外方)に前記と同程度に突出していると共に、平面視の全周において、裏面側凹部11の開口部11aよりも上記セラミック基板本体2の外周側に延在している。ここで、便宜上、図2中の下側を下方(外方)と言う。
尚、前記ビア導体18は、上下方向で互いに向かい合う一対の素子搭載用パッド16と接続端子17との間に複数個(2個以上)を併設した形態としても良い。また、該ビア導体18の直径は、前記素子搭載用パッド16の厚みt1および接続端子17の厚みt2の2倍以下が望ましい。
また、図2中で左側の部分拡大断面図で示すように、前記表面側凹部8の底面9と前記素子搭載用パッド16との間、および前記裏面側凹部11の底面12と前記接続端子17との間ごとには、メタライズ層14とニッケル層15とが配設されている。該メタライズ層14は、タングステン(W)またはモリブデン(Mo)からなる塗布層であり、上記ニッケル層15はニッケルメッキ層からなる。
尚、図2中で破線で示す素子22は、例えば、追って搭載される高輝度LEDあるいはパワー半導体などの素子であり、互いに異極である2個の前記素子搭載用パッド16に対し、該素子のプラス(+)側電極とマイナス(−)側電極とがハンダなど(何れも図示せず)を介して接続される。更に、かかる搭載後には、前記キャビティ19内に封止材(図示せず)が充填される。
かかる配線基板1bは、図3に示すように、前記同様のセラミック基板本体2、複数の素子搭載用パッド16、複数の接続端子17、および該パッド16と該端子17との間を個別に接続する複数のビア導体18を備えている。該配線基板1bが前記配線基板1aと異なるのは、前記枠状のセラミック層C4,C5を欠き且つ前記キャビティ19を有していない点である。かかる配線基板1bにおいて、追って搭載すべき素子22には、例えば、パワー半導体が推奨される。
以上のような構成の配線基板1a,1bによれば、何れも、前記効果(1)〜(10)を奏することが可能である。
例えば、図4(A)に示すように、単一の素子22を4個の素子搭載用パッド16Sの上方に跨らせて搭載したり、あるいは、図4(B)に示すように、2個の素子22を左右の互いに異極である2個の素子搭載用パッド16Sごとの上方に個別に跨らせて搭載しても良い。
図4(D)は、前記セラミック基板本体2の表面3側において、平面視が比較的大きな1個の素子搭載用パッド16Lを左側に、平面視が比較的小さな一対(複数)の素子搭載用パッド16sを右側に配置した形態を示す。
また、図4(A)〜(D)の各形態には、前記セラミック層C4,C5を有しない前記配線基板1bと同様なセラミック基板本体2を適用しても良い。
予め、アルミナ粉末、バインダ樹脂、溶剤、可塑剤などを適量ずつ配合してセラミックスラリを作成し、該スラリをドクターブレード法によりシート状に成形して、図5(A)に示すように、所要の厚みを有する3層(複数)のセラミックグリーンシート(以下、グリーンシートと称する)g1〜g3を用意した。該グリーンシートg1〜g3は、平面視が多数個取り用のサイズであり、追って前記セラミック層C1〜C3となる仮想の切断予定面25が平面視で格子状に設定されている。
追って前記セラミック層C2となるグリーンシートg2における所定の位置に対し、ポンチと該ポンチの先端部を受け入れる受入孔を有するダイとを用いる打ち抜き加工を行って、図5(B)の中程に示すように、複数のビアホール28を形成した。一方、追って前記セラミック層C1,C3となるグリーンシートg1,g3における所定の位置に対し、ポンチと該ポンチの先端部を比較的大きなクリアランスを介して受け入れる受入孔を有するダイとを用いる打ち抜き加工を行った。その結果、図5(B)の上方と下方に示すように、上記ダイ側であった表面の開口径が広く且つ上記ポンチの進入側であった表面の開口径が狭くなるように傾斜した内壁面を有し、且つ平面視で上記ビアホール28よりも大きな複数の貫通孔26,27を形成した(グリーンシートの打ち抜き工程)。
一方、図5(C)の上・下に示すように、前記グリーンシートg1,g3の傾斜した内壁面ごとに対し、上記と同じ導電性ペーストを印刷・塗布して、未焼成のメタライズ層14を形成した(塗布工程)。
その結果、図5(D)に示すように、グリーンシートg1〜g3からなり、互いに対向する表面3および裏面4を有し、該表面3に開口し且つ底広形状である複数の表面側凹部8、上記裏面4に開口し且つ底広形状である複数の裏面側凹部11、および上記表面3と裏面4とに直交する断面視で上記表面側凹部8の底面9と裏面側凹部11の底面12との間ごとにビアホール28が貫通しているグリーンシート積層体30を得た。
尚、上記グリーンシート積層体30の平面視における外周側に位置する耳部には、前記メッキ用配線32に接続する複数のメッキ用電極(何れも図示せず)が形成されている。
その結果、図6(A)に示すように、一体に積層されたセラミック層C1〜C3からなり、表面3および裏面4を有し、前記複数の表面側凹部8、複数の裏面側凹部11、およびこれらの底面9,12間ごとを連通するビアホール28と、これらの内部に同時焼成されたメタライズ層14とを有する複数のセラミック基板本体2を平面視で縦横に併有するセラミック積層体40を得た。この際、セラミック層C2の厚みは、50μm以上であった。
次いで、上記セラミック積層体40を電解ニッケルメッキ浴に浸漬し、前記複数のメッキ用電極およびメッキ用配線31,32を介して、当該セラミック積層体40における複数のセラミック基板本体2の前記メタライズ14ごとの表面に対して、電解ニッケルメッキを施した。その結果、図6(B)中の部分拡大断面図で示すように、前記メタライズ14ごとの表面に対し、所要厚さのニッケル層15を形成した(ニッケル層形成工程)。
その結果、図6(C)に示すように、前記表面側凹部8ごとの内側に銅層からなる素子搭載用パッド16が、裏面側凹部11ごとの内側に銅層からなる接続端子17が、ビアホール28ごとの内側に銅層からなるビア導体18が形成された(銅層形成工程)。
尚、前記電解銅メッキは、前記素子搭載用パッド16の厚みt1および接続端子17の厚みt2に対し、ビア導体18の直径をこれらの2倍以下の範囲で行うことが望ましい。
その結果、図6(C)中の部分拡大断面図で示すように、上記表面16aと表面17aごとにニッケル(メッキ)層20および金(メッキ)層21が被覆された。
そして、前記セラミック積層体40の前記切断予定面25に沿って、該セラミック積層体40の厚み方向に沿って高速で回転する円盤形ブレードを移動させる切断工程を行った。その結果、図6(D)に示すように、前記配線基板1bを複数個得ることができた。
以上のような配線基板1b(1a)の製造方法によれば、前記効果(11)〜(14)を奏することが裏付けられた。
また、前記図4(A)〜(D)に示した素子搭載用パッド16S、16s、16Lの何れかを含む形態についても、前記製造方法の各工程を経ることで容易に製造することが可能である。
例えば、前記セラミック基板本体を構成するセラミックは、窒化アルミニウムやムライトを主成分とするものでも良い。
また、前記セラミック基板本体を構成するセラミック層は、前記セラミック層C1〜C3からなる3層、あるいは前記セラミック層C1〜C5からなる5層に限らず、任意の層数としても良い。
更に、前記ビア導体は、断面が非円形の正方形状、長円形状、楕円形状、五角形以上の正多角形または変形多角形であっても良い。
また、前記セラミック基板本体2やその表面3上に積層されるセラミック層C4,C5は、平面視の外形が長方形状を呈するものであっても良い。かかる形態の場合、セラミック基板本体2の表面3には、平面視が略正方形状である一対の素子搭載用パッドを形成することができる。
また、前記表面側凹部8および裏面側凹部11は、前記底広形状に限らず、それらの開口部8a,11aに底面9,12の全体が露出する形態としても良い。
更に、前記素子搭載用パッド16の表面16aや接続端子17の表面17aは、平面視でそれらの周辺の一部が前記表面側凹部8の開口部8aあるいは裏面側凹部11の開口部11aよりも外周側に位置していても良い。
加えて、前記表面側凹部、裏面側凹部、あるいはビアホールは、グリーンシートに対するレーザによって形成することも可能である。
2……………………………………セラミック基板本体
3……………………………………表面
4……………………………………裏面
8……………………………………表面側凹部
8a…………………………………表面側凹部の開口部
9……………………………………表面側凹部の底面
11…………………………………裏面側凹部
11a………………………………裏面側凹部の開口部
12…………………………………裏面側凹部の底面
14…………………………………メタライズ層
15…………………………………ニッケル層
16,16L,16S,16s…素子搭載用パッド/銅(メッキ)層
16a………………………………素子搭載用パッドの表面
17…………………………………接続端子/銅(メッキ)層
17a………………………………接続端子の表面
18…………………………………ビア導体/銅(メッキ)層
26,27…………………………貫通孔
28…………………………………ビアホール
30…………………………………グリーンシート積層体
w1〜w3…………………………幅
g1〜g3…………………………グリーンシート
t1,t2…………………………厚み
Claims (11)
- 表面および裏面を有するセラミック基板本体と、
上記セラミック基板本体の表面側に形成された銅からなる複数の素子搭載用パッドと、
上記セラミック基板本体の裏面側に形成された銅からなる複数の接続端子と、
上記複数の素子搭載用パッドと複数の接続端子との間を個別に接続し、且つ銅からなる複数のビア導体と、を備えた配線基板であって、
上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記素子搭載用パッドの幅は、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、
上記素子搭載用パッドの底部側は、上記セラミック基板本体の表面に開口する複数の表面側凹部ごとに個別に埋設され、
上記素子搭載用パッドの表面は、上記セラミック基板本体の表面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記表面側凹部よりも外周側に位置していると共に、
上記表面側凹部の底面と上記接続端子との間に上記ビア導体が形成され、
上記素子搭載用パッド、上記接続端子、および両者の間を接続する上記ビア導体は、一体の銅メッキ層である、
ことを特徴とする配線基板。 - 前記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、上記セラミック基板本体の表面または裏面と平行な方向に沿った前記接続端子の幅は、上記セラミック基板本体の表面または裏面と平行な方向に沿った前記ビア導体の幅よりも大きく、
上記接続端子の底部側は、上記セラミック基板本体の裏面に開口する複数の裏面側凹部ごとに個別に埋設され、
上記接続端子の表面は、上記セラミック基板本体の裏面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記裏面側凹部よりも外周側に位置していると共に、
上記裏面側凹部の底面と前記表面側凹部の底面との間に前記ビア導体が形成されている、
ことを特徴とする請求項1に記載の配線基板。 - 前記複数の素子搭載用パッドは、相互に離間しており、前記複数の接続端子も、相互に離間している、
ことを特徴とする請求項1または2に記載の配線基板。 - 前記表面側凹部の底面と前記素子搭載用パッドとの間、および、前記裏面側凹部の底面と前記接続端子との間には、メタライズ層とニッケル層とが配設されている、
ことを特徴とする請求項2に記載の配線基板。 - 前記表面側凹部の底面は、平面視で該表面側凹部の開口部よりも広く、前記裏面側凹部の底面は、平面視で該裏面側凹部の開口部よりも広い、
ことを特徴とする請求項2に記載の配線基板。 - 表面および裏面を有するセラミック基板本体と、
上記セラミック基板本体の表面側に形成された銅からなる複数の素子搭載用パッドと、
上記セラミック基板本体の裏面側に形成された銅からなる複数の接続端子と、
上記複数の素子搭載用パッドと複数の接続端子との間を個別に接続し、且つ銅からなる複数のビア導体と、を備えた配線基板であって、
上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記素子搭載用パッドの幅は、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、
上記素子搭載用パッドの底部側は、上記セラミック基板本体の表面に開口する複数の表面側凹部ごとに個別に埋設され、
上記素子搭載用パッドの表面は、上記セラミック基板本体の表面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記表面側凹部よりも外周側に位置していると共に、
上記表面側凹部の底面と上記接続端子との間に上記ビア導体が形成され、
上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、上記セラミック基板本体の表面または裏面と平行な方向に沿った上記接続端子の幅は、上記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、
上記接続端子の底部側は、上記セラミック基板本体の裏面に開口する複数の裏面側凹部ごとに個別に埋設され、
上記接続端子の表面は、上記セラミック基板本体の裏面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記裏面側凹部よりも外周側に位置していると共に、
上記裏面側凹部の底面と前記表面側凹部の底面との間に前記ビア導体が形成され、
上記表面側凹部の底面と上記素子搭載用パッドとの間、および、上記裏面側凹部の底面と上記接続端子との間には、メタライズ層とニッケル層とが配設されている、
ことを特徴とする配線基板。 - 表面および裏面を有するセラミック基板本体と、
上記セラミック基板本体の表面側に形成された銅からなる複数の素子搭載用パッドと、
上記セラミック基板本体の裏面側に形成された銅からなる複数の接続端子と、
上記複数の素子搭載用パッドと複数の接続端子との間を個別に接続し、且つ銅からなる複数のビア導体と、を備えた配線基板であって、
上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記素子搭載用パッドの幅は、前記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、
上記素子搭載用パッドの底部側は、上記セラミック基板本体の表面に開口する複数の表面側凹部ごとに個別に埋設され、
上記素子搭載用パッドの表面は、上記セラミック基板本体の表面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記表面側凹部よりも外周側に位置していると共に、
上記表面側凹部の底面と上記接続端子との間に上記ビア導体が形成され、
上記セラミック基板本体の表面または裏面と垂直な方向に沿った断面視において、上記セラミック基板本体の表面または裏面と平行な方向に沿った上記接続端子の幅は、上記セラミック基板本体の表面または裏面と平行な方向に沿った上記ビア導体の幅よりも大きく、
上記接続端子の底部側は、上記セラミック基板本体の裏面に開口する複数の裏面側凹部ごとに個別に埋設され、
上記接続端子の表面は、上記セラミック基板本体の裏面よりも外方に突出し、且つ該表面の少なくとも一部は、平面視で上記裏面側凹部よりも外周側に位置していると共に、
上記裏面側凹部の底面と前記表面側凹部の底面との間に前記ビア導体が形成され、
上記表面側凹部の底面は、平面視で該表面側凹部の開口部よりも広く、上記裏面側凹部の底面は、平面視で該裏面側凹部の開口部よりも広い、
ことを特徴とする配線基板。 - 表面および裏面を有するセラミック基板本体と、該セラミック基板本体の表面側に形成された銅からなる複数の素子搭載用パッドと、前記セラミック基板本体の裏面側に形成された銅からなる複数の接続端子と、上記複数の素子搭載用パッドと複数の接続端子とを個別に接続し、且つ銅からなる複数のビア導体と、を備えた配線基板の製造方法であって、
複数のグリーンシートのうち、少なくとも1つのグリーンシートに複数のビアホールを形成し、少なくとも2つのグリーンシートごとに前記ビアホールよりも大きな複数の貫通孔を形成するグリーンシート打ち抜き工程と、
上記ビアホールが形成されたグリーンシートの両面に、上記貫通孔が形成された上記グリーンシートを個別に積層し且つ圧着して、グリーンシート積層体を形成する積層体形成工程と、
上記グリーンシート積層体を焼成して、表面および裏面に上記貫通孔に対応する複数の表面側凹部および複数の裏面側凹部と、該表面側凹部と裏面側凹部との間を接続するビアホールとを有するセラミック基板本体とする焼成工程と、
上記複数の表面側凹部ごとの内部、上記複数の裏面側凹部ごとの内部、および上記ビアホールの内部ごとに対し、一体の銅層を形成する銅層形成工程と、を備えている、
ことを特徴とする配線基板の製造方法。 - 前記グリーンシート打ち抜き工程の後で且つ前記積層体形成工程の前に、前記ビアホールが形成されたグリーンシートの表面および裏面の少なくとも一方であり、且つ少なくとも前記表面側凹部の底面および前記裏面側凹部の底面となる位置と、前記ビアホールの内面とに対し、追ってメタライズ層となる導電性ペーストを塗布する塗布工程を備えている、
ことを特徴とする請求項8に記載の配線基板の製造方法。 - 前記焼成工程の後で且つ前記銅層形成工程の前に、該焼成工程によって前記セラミック基板本体と共に得られた前記メタライズ層の表面に対し、ニッケル層を形成するニッケル層形成工程を備えている、
ことを特徴とする請求項9に記載の配線基板の製造方法。 - 前記銅層形成工程は、前記表面側凹部の内部、前記裏面側凹部の内部、および前記ビアホールの内部において、相互に一体の銅メッキ層を形成する、
ことを特徴とする請求項8乃至10の何れか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015186105A JP6613089B2 (ja) | 2015-09-19 | 2015-09-19 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015186105A JP6613089B2 (ja) | 2015-09-19 | 2015-09-19 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017059798A JP2017059798A (ja) | 2017-03-23 |
JP6613089B2 true JP6613089B2 (ja) | 2019-11-27 |
Family
ID=58391796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015186105A Active JP6613089B2 (ja) | 2015-09-19 | 2015-09-19 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6613089B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11309135B2 (en) * | 2019-01-11 | 2022-04-19 | Ngk Spark Plug Co., Ltd. | Ceramic package |
JP7491829B2 (ja) | 2020-12-17 | 2024-05-28 | 日本特殊陶業株式会社 | 配線基板 |
KR102575741B1 (ko) * | 2021-04-29 | 2023-09-06 | (주)샘씨엔에스 | 범용의 관통 비아를 갖는 공간 변환기 및 이의 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135526A (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Corp | 発光素子用連結基板および発光装置連結基板 |
JP2008159937A (ja) * | 2006-12-25 | 2008-07-10 | Kyocera Corp | 発光素子用集合基板および発光装置集合基板 |
JP2011233775A (ja) * | 2010-04-28 | 2011-11-17 | Stanley Electric Co Ltd | 半導体パッケージおよび半導体発光装置 |
JP6125528B2 (ja) * | 2012-11-06 | 2017-05-10 | 日本碍子株式会社 | 発光ダイオード用基板および発光ダイオード用基板の製造方法 |
-
2015
- 2015-09-19 JP JP2015186105A patent/JP6613089B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017059798A (ja) | 2017-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5678085B2 (ja) | 配線基板、電子装置および多数個取り配線基板 | |
JP2009071013A (ja) | 発光素子実装用基板 | |
WO2016017523A1 (ja) | 配線基板、電子装置および電子モジュール | |
JP4981696B2 (ja) | パッケージ | |
US9848491B2 (en) | Wiring board, electronic device, and electronic module | |
JP2014127678A (ja) | 配線基板および電子装置 | |
JP2008041910A (ja) | 配線基板および多数個取り配線基板 | |
JP6613089B2 (ja) | 配線基板およびその製造方法 | |
JP6713890B2 (ja) | 配線基板およびその製造方法 | |
WO2015016289A1 (ja) | 配線基板および電子装置 | |
JP2008130946A (ja) | 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法 | |
JP2008041811A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP5546350B2 (ja) | 多数個取り配線基板 | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
US10039179B2 (en) | Wiring substrate | |
JP7244587B2 (ja) | 電子モジュール | |
JP6881913B2 (ja) | 配線基板 | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2013008826A (ja) | 発光素子実装用配線基板およびその製造方法 | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6306474B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6857504B2 (ja) | 配線基板およびその製造方法 | |
JP4856558B2 (ja) | 配線基板 | |
JP2006140360A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150923 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6613089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |