JP6325346B2 - 配線基板、電子装置および電子モジュール - Google Patents
配線基板、電子装置および電子モジュール Download PDFInfo
- Publication number
- JP6325346B2 JP6325346B2 JP2014110306A JP2014110306A JP6325346B2 JP 6325346 B2 JP6325346 B2 JP 6325346B2 JP 2014110306 A JP2014110306 A JP 2014110306A JP 2014110306 A JP2014110306 A JP 2014110306A JP 6325346 B2 JP6325346 B2 JP 6325346B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- surface electrode
- wiring
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09163—Slotted edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09272—Layout details of angles or corners
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2072—Anchoring, i.e. one structure gripping into another
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明の第1の実施形態における電子装置は、図1〜図3、図8に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、図8に示される例のように、例えば電子モジュールを構成するモジュール用基板5上に接合材6を用いて接続される。
着金属層を強固に密着させることが困難となる傾向がある。0.5μmを超える場合は密着
金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05〜1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
り欠き部12の内側面に設けられている内面電極13と、絶縁基体11の内部に設けられている配線導体14とを有しており、内面電極13は、絶縁基体11の厚み方向において複数に分割されていることから、電子部品2の熱が内面電極13に大きく伝達したとしても、絶縁基体11と内面電極13との熱膨張差による応力および配線基板1とモジュール用基板5との熱膨張差による応力は複数の内面電極13に分散され、内面電極13が絶縁基体11から剥離する可能性を低減することができ、長期間にわたってモジュール用基板5との電気接続信頼性に優れた小型で高精度の配線基板1とすることができる。
保しつつ、複数の内面電極13を良好に分割して形成することができるので、長期間にわたってモジュール用基板5との電気接続信頼性に優れた小型で高精度の配線基板1とすることができる。
熱膨張差による応力は、絶縁基体11の厚み方向に沿って複数の内面電極13に良好に分割され、絶縁基体11と内面電極13とが剥離する可能性を低減することができる。
の絶縁基体11がつながっている形状、例えば、複数個取り用配線基板の形状をしており、下側主面に開口する切り欠き部12となる凹部112を有している。そして、図6(b)に示
された例のように、絶縁母基板111の切り欠き部12となる凹部112の内側面に、絶縁母基板111の厚み方向において複数に分割されるように、内側電極13を形成する。図6(c)に
示された例のように、凹部112を分断することにより、切り欠き部112の内側面に、絶縁基板11の厚み方向において複数に分割された内側電極13を有する配線基板1を製作することができる。
に分割することにより、切り欠き部112の内側面に、絶縁基板11の厚み方向において複数
に分割された内側電極13を有する配線基板1を製作することができる。
程度のニッケルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜10μm
程度のニッケルめっき層と0.1〜1μm程度の銀めっき層とが、順次被着される。これに
よって、電極13および配線導体14、主面電極15が腐食することを効果的に抑制できるとともに、配線導体14と電子部品2との固着や配線導体14ボンディングワイヤ等の接続部材3との接合や、電極13および主面電極15とモジュール用基板5に形成された接続用の接続パッド51との接合を強固にできる。
体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材3を介して、半導体素子の電極と配線導体14とが電気的および機械的に接続されることによって配線基板1に搭載される。また、配線基板1には、複数の電子部品2を搭載しても良いし、必要に応じて、抵抗素子や容量素子等の小型の電子部品を搭載しても良い。また、電子部品2は必要に応じて、樹脂やガラス等からなる封止材4、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
次に、本発明の第2の実施形態による電子装置について、図9〜図12を参照しつつ説明する。
体11の厚み方向において良好に分割して内面電極13が形成されるとともに、切り欠き部12の内側面が平面方向にずれて配置されており、電子部品2の熱が内面電極13に大きく伝達したとしても、絶縁基体11と内面電極13との熱膨張差による応力および配線基板1とモジュール用基板5との熱膨張差による応力は複数の内面電極13に分散され、内面電極13が絶縁基体11から剥離する可能性を低減することができる。また、内面電極13は段差12aによって複数に分割され、内面電極13の各々は平面方向で互いに間隔を有するものとなっており、絶縁基体11の厚み方向で上下の内面電極13間の間隔すなわち図3(b)〜図5(b)におけるh3を設けなくてもよく、絶縁基体11の厚み方向において各内面電極13の面積をより大きいものとすることが可能となって、長期間にわたってモジュール用基板5との電気接続信頼性に優れた小型で高精度の配線基板1とすることができる。
の第1の製造方法または第2の製造方法と同様の製造方法を用いて製作することができる。段差12aは、それぞれの絶縁層11aとなるグリーンシートに形成する切り欠き部12用の貫通孔の大きさを異ならせて形成しても良いし、それぞれの絶縁層11aとなるグリーンシートを積層した際に、切り欠き部12の下面側が小さくなるように積層しても構わない。このようにすると、切り欠き部12の内側面に形成する内面電極13を、絶縁基体11の厚み方向において良好に複数に分割することができる。
実施形態の配線基板1は、上述の第1の製造方法または第2の製造方法と同様の製造方法を用いて製作することができる。段差12aは、それぞれの絶縁層11aとなるグリーンシートに形成する切り欠き部12用の貫通孔の大きさを異ならせて形成しても良いし、それぞれの絶縁層11aとなるグリーンシートを積層した際に、切り欠き部12の下面側が大きくなるように積層しても構わない。このようにすると、切り欠き部12の内側面に形成する内面電極13を、絶縁基体11の厚み方向において良好に複数に分割することができる。
モジュール基板5との熱膨張差による応力は、絶縁基体11の厚み方向に沿って複数の内面電極13に良好に分割され、絶縁基体11と内面電極13とが剥離する可能性を低減することが
できる。
次に、本発明の第3の実施形態による電子装置について、図13〜図15を参照しつつ説明する。
次に、本発明の第4の実施形態による電子装置について、図16および図17を参照しつつ説明する。
次に、本発明の第5の実施形態による電子装置について、図18を参照しつつ説明する。
次に、本発明の第6の実施形態による電子装置について、図19および図20を参照しつつ説明する。
次に、本発明の第7の実施形態による電子装置について、図21および図22を参照しつつ説明する。
。上述の例では、切り欠き部12および内面電極13は、絶縁基体11の対向する2側面にそれぞれ1つずつ設けた例を示しているが、切り欠き部12および内面電極13を絶縁基体11の4側面全てに設けた配線基板1や複数の切り欠き部12および内面電極13をそれぞれの辺に設けた配線基板1であっても良い。また、図1〜図22に示す例では、絶縁基体11は、3層または3層の絶縁層11aから形成しているが、2層または4層以上の絶縁層11aからなるものであっても構わない。
11・・・・絶縁基体
11a・・・絶縁層
12・・・・切り欠き部
13・・・・内面電極
14・・・・配線導体
15・・・・主面電極
16・・・・キャビティ
17・・・・電子部品搭載層
18・・・・中央端子層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
5・・・・モジュール用基板
51・・・・接続パッド
6・・・・接合材
Claims (4)
- 主面および側面に開口する切り欠き部を有している絶縁基体と、
前記切り欠き部の内側面に設けられている内面電極と、
前記絶縁基体の内部に設けられている配線導体とを有し、
前記内面電極は、前記絶縁基体の厚み方向において複数に分割されており、
複数に分割された前記内面電極がモジュール用基板の接続パッドに接続されることを特徴とする配線基板。 - 前記切り欠き部の前記内側面が段差を有しており、
前記内面電極は、前記段差によって複数に分割されていることを特徴とする請求項1に記載の配線基板。 - 請求項1または請求項2に記載された配線基板と、
該配線基板に搭載された電子部品とを備えていることを特徴とする電子装置。 - 請求項3に記載された電子装置がモジュール用基板の接続パッドに接合材を介して接続されていることを特徴とする電子モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014110306A JP6325346B2 (ja) | 2014-05-28 | 2014-05-28 | 配線基板、電子装置および電子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014110306A JP6325346B2 (ja) | 2014-05-28 | 2014-05-28 | 配線基板、電子装置および電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015225963A JP2015225963A (ja) | 2015-12-14 |
JP6325346B2 true JP6325346B2 (ja) | 2018-05-16 |
Family
ID=54842516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014110306A Active JP6325346B2 (ja) | 2014-05-28 | 2014-05-28 | 配線基板、電子装置および電子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6325346B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6923554B2 (ja) * | 2016-11-28 | 2021-08-18 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
EP3933909A4 (en) | 2019-02-27 | 2022-11-30 | Kyocera Corporation | CIRCUIT BOARD, ELECTRONIC DEVICE AND ELECTRONIC MODULE |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228451A (ja) * | 1999-02-05 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
JP3286917B2 (ja) * | 1999-05-06 | 2002-05-27 | 株式会社村田製作所 | 電子部品用パッケージおよび電子部品 |
JP4138211B2 (ja) * | 2000-07-06 | 2008-08-27 | 株式会社村田製作所 | 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 |
JP2002158509A (ja) * | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | 高周波回路モジュールおよびその製造方法 |
JP2003243556A (ja) * | 2002-02-19 | 2003-08-29 | Murata Mfg Co Ltd | 積層型基板装置 |
KR20080003802A (ko) * | 2005-04-15 | 2008-01-08 | 로무 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
JP2009231406A (ja) * | 2008-03-21 | 2009-10-08 | Alps Electric Co Ltd | 電子回路ユニット及びこのユニットの製造方法 |
-
2014
- 2014-05-28 JP JP2014110306A patent/JP6325346B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015225963A (ja) | 2015-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6298163B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6267803B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6133854B2 (ja) | 配線基板および電子装置 | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
EP3136430B1 (en) | Wiring board, electronic device, and electronic module | |
JP6133901B2 (ja) | 配線基板、電子装置および発光装置 | |
JP2014127678A (ja) | 配線基板および電子装置 | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6306474B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP6271882B2 (ja) | 配線基板および電子装置 | |
JP6374293B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6267068B2 (ja) | 配線基板、電子装置および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6325346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |