KR20080003802A - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20080003802A
KR20080003802A KR1020077023205A KR20077023205A KR20080003802A KR 20080003802 A KR20080003802 A KR 20080003802A KR 1020077023205 A KR1020077023205 A KR 1020077023205A KR 20077023205 A KR20077023205 A KR 20077023205A KR 20080003802 A KR20080003802 A KR 20080003802A
Authority
KR
South Korea
Prior art keywords
substrate
metal layer
cutting line
metal
layer
Prior art date
Application number
KR1020077023205A
Other languages
English (en)
Inventor
야스마사 카스야
사다마사 후지이
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005118565A external-priority patent/JP4728032B2/ja
Priority claimed from JP2005118564A external-priority patent/JP4723275B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20080003802A publication Critical patent/KR20080003802A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Led Device Packages (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명의 반도체 장치의 제조 방법에서는, 우선 원기판의 한쪽면에 있어서, 소정의 절단 라인을 걸치는 영역에 한쪽측 금속층을 형성한다. 또, 원기판의 다른쪽면에 있어서, 한쪽측 금속층과 대향하는 위치에, 다른쪽측 금속층을 형성한다. 그 다음에, 절단 라인을 걸치는 위치에, 다른쪽측 금속층 및 원기판을 연속하여 관통하는 연속 관통 구멍을 형성한다. 그 후, 다른쪽측 금속층의 표면, 연속 관통 구멍의 내면 및 내부 단자의 연속 관통 구멍에 임하는 부분에 금속 도금층을 피착시킨다. 그리고, 원기판을 지지 기판의 피스로 분리하기 전에, 절단 라인상의 다른쪽측 금속층 및 이 다른쪽측 금속층상의 금속 도금층을 제거한다.

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 반도체 칩 및 이 반도체 칩을 지지하는 지지 기판을 구비하는 반도체 장치 및 이와 같은 반도체 장치의 제조 방법에 관한 것이다.
종래부터, 반도체 칩 및 이 반도체 칩을 한쪽면상에 지지하는 지지 기판을 구비하고, 그 지지 기판의 다른쪽면을 실장 기판(배선 기판)의 표면에 대향시켜서, 실장 기판에 실장되는 반도체 장치가 알려져 있다.
지지 기판은 그 반도체 칩이 접합되는 한쪽면에, 반도체 칩과 전기 접속되는 내부 단자가 형성되어 있다. 또, 그 한쪽면과 반대측인 다른쪽면에는 실장 기판상의 랜드(전극)와의 전기 접속을 위한 외부 단자가 형성되어 있다. 지지 기판의 단면에는 그루브(groove)가 형성되어 있다. 그루브의 내면을 따라서 접속 배선이 형성되어 있다. 내부 단자와 외부 단자는 그 접속 배선에 의해서 전기적으로 접속되어 있다.
이와 같은 지지 기판은 내부 단자, 외부 단자 및 접속 배선 등이 패턴 형성된 절연성을 가지는 원(元)기판을, 격자 형상으로 설정된 절단 라인(다이싱 라인)을 따라서, 다이싱 블레이드(dicing blade) 등의 절단 공구로 절단함으로써 얻어진 다. 보다 구체적으로, 원기판 상태에 있어서, 내부 단자는 원기판의 한쪽면상에 있어서 절단 라인에 걸쳐서 형성되어 있다. 외부 단자는 원기판의 다른쪽면상에 있어서, 내부 단자와 대향하는 위치에 형성되어 있다. 그리고, 내부 단자, 원기판 및 외부 단자를 관통하는 쓰루홀(through hole)이 절단 라인을 걸쳐서 형성되어 있다. 그 쓰루홀의 내면에는 금속 도금층이 피착(被着)되어 있다. 그 때문에, 원기판이 절단 라인을 따라서 절단되면, 내부 단자 및 외부 단자가 절단 라인 양측의 지지 기판에 분단되는 동시에, 쓰루홀이 절단 라인 양측의 지지 기판 단면의 그루브로 분할된다. 이것에 의해, 그 그루브의 내면에 피착한 접속 배선에 의해서 내부 단자와 외부 단자가 접속된 구성의 지지 기판이 얻어진다. 반도체 칩은 예를 들어 원기판이 지지 기판에 분리되기 전에, 절단 라인에 둘러싸인 접합 영역에 접합된다.
[특허 문헌 1] 일본 특허 제3214619호 공보
그러나, 금속으로 이루어지는 외부 단자는 연성(延性)을 가지기 때문에, 절단 공구에 의해 절단될 때에, 원기판의 한쪽면측에서부터 다른쪽면측으로 빠지도록 넣어지는 절단 공구에 이끌려서 늘어나는 것에 의해, 이른바 금속 버(burr)를 생기게 하는 일이 있다. 이와 같은 외부 단자의 금속 버는 다른 외부 단자와의 사이에서 전기적 단락을 초래할 우려가 있다. 또, 그 금속 버가 실장 기판의 표면에 닿아, 반도체 장치를 실장 기판으로부터 들뜨게 하여, 외부 단자와 실장 기판의 표면상의 랜드의 접속 불량을 일으킬 우려가 있다.
여기서, 본 발명의 목적은 외부 단자의 금속 버를 가지지 않는 반도체 장치 및 그러한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 한 양상에 관한 반도체 장치는, 반도체 칩과; 상기 반도체 칩을 한쪽면상에 지지하는 지지 기판과; 상기 지지 기판의 상기 한쪽면에 설치되고, 상기 반도체 칩과 전기 접속되는 내부 단자와; 상기 지지 기판의 상기 한쪽면과 반대측인 다른쪽면에 설치되고, 상기 지지 기판의 가장자리에 대해서 소정 폭의 간격을 둔 위치로부터 안쪽을 향하여 뻗는 외부 단자와; 상기 지지 기판의 상기 한쪽면 및 상기 다른쪽면 사이를 관통하여 설치되고, 상기 내부 단자와 상기 외부 단자를 접속하는 접속 배선을 포함한다.
외부 단자는 지지 기판의 다른쪽면에 있어서, 그 지지 기판의 가장자리에 대해서 소정 폭의 간격을 둔 위치로부터 안쪽을 향하여 늘어난다. 즉, 지지 기판의 다른쪽면에 있어서, 지지 기판의 가장자리를 따른 소정 폭의 영역에는 외부 단자가 존재하고 있지 않다. 그 때문에, 원기판이 절단 라인을 따라서 절단되는 것에 의해서 지지 기판으로 분리될 때, 절단 공구가 원기판의 한쪽면(지지 기판의 한쪽면과 동일면)으로부터 다른쪽면으로 빠지도록 이동되어도, 외부 단자를 구성하는 금속이 절단 공구에 이끌려서 늘어나는 일이 없다. 따라서, 외부 단자에 금속 버를 생기게 할 우려가 없다. 따라서, 이 반도체 장치는 외부 단자에 금속 버를 가지지 않고, 외부 단자 사이에서의 전기적 단락을 일으키거나, 실장 기판에 실장되었을 때에, 외부 단자와 실장 기판상의 랜드의 접속 불량(실장 불량)을 일으킬 우려가 없다.
상기 지지 기판의 단면에는 상기 한쪽면 및 상기 다른쪽면 사이에 걸쳐서, 해당 단면에 있어서 개방되는 그루브가 형성되어 있고, 상기 접속 배선은 상기 그루브의 내면을 따라서 형성되어 있어도 된다.
이와 같은 구성을 가지는 반도체 장치는 예를 들어 절연성을 가지는 원기판의 한쪽면에 있어서 소정의 절단 라인을 걸치는 영역에, 한쪽측 금속층을 형성하는 공정과; 상기 원기판의 상기 한쪽면과 반대측인 다른쪽면에 있어서, 상기 한쪽측 금속층에 대해서 상기 한쪽면과 직교하는 방향으로 대향하는 위치에, 다른쪽측 금속층을 형성하는 공정과; 상기 절단 라인을 걸치는 위치에, 상기 다른쪽측 금속층 및 상기 원기판을 연속하여 관통하는 연속 관통 구멍을 형성하는 공정과; 상기 다른쪽측 금속층의 표면, 상기 연속 관통 구멍의 내면 및 상기 내부 단자의 상기 연속 관통 구멍에 임하는 부분에 금속 도금층을 피착시키는 도금 공정과; 상기 도금 공정 후, 상기 절단 라인상으로부터, 상기 원기판의 상기 다른쪽면상의 상기 다른쪽측 금속층 및 상기 금속 도금층을 제거하는 금속 제거 공정과; 상기 금속 제거 공정 후, 상기 원기판과 절단 공구를, 상기 절단 공구가 상기 원기판의 상기 한쪽면측으로부터 상기 다른쪽면측으로 빠지도록 상대 이동시키고, 상기 원기판을 상기 절단 라인을 따라서 절단하여, 상기 원기판을 지지 기판의 피스(piece)로 분리하는 절단 공정을 포함하는 방법에 의해 제조할 수 있다.
이 방법에서는 원기판이 지지 기판의 피스로 분리되기 전에, 절단 라인상의 다른쪽측 금속층 및 이 다른쪽측 금속층상의 금속 도금층이 제거된다.
원기판이 절단 라인을 따라서 절단되면, 절단 라인에 걸치는 한쪽측 금속층이 2개로 분단된다. 그 분단 후의 한쪽측 금속층의 각 부분은 절단 라인 양측의 지지 기판의 내부 단자로 된다. 또, 절단 라인을 따른 절단에 의해서, 연속 관통 구멍의 내면 및 한쪽측 금속층의 연속 관통 구멍에 피착한 금속 도금층이 2개로 분단된다. 그 분단 후의 금속 도금층의 각 부분은 절단 라인 양측의 지지 기판의 내부 단자에 접속되는 접속 배선이 된다. 또한, 각 지지 기판에 있어서, 다른쪽측 금속층 및 이 다른쪽측 금속층의 표면에 피착한 금속 도금층이 외부 단자로 된다.
절단 공구에 의한 원기판의 절단시에는 절단 라인상에 외부 단자를 구성하는 금속이 존재하고 있지 않으므로, 그 외부 단자를 구성하는 금속이 절단 공구에 이끌려서 늘어나는 일이 없다. 따라서, 외부 단자에 금속 버를 생기게 할 우려가 없다. 따라서, 상기의 제조 방법에 의해 제조되는 반도체 장치는 외부 단자에 금속 버를 가지지 않기 때문에, 외부 단자 사이에서의 전기적 단락을 일으키거나. 실장 기판에 실장되었을 때에 외부 단자와 실장 기판상의 랜드의 접속 불량(실장 불량)을 일으킬 우려가 없다.
또, 상기 지지 기판에는 상기 다른쪽면에서부터 상기 한쪽면으로 향하여 오목하고, 상기 지지 기판의 단면에 있어서 개방되는 요(凹)부와, 상기 한쪽면 및 상기 다른쪽면 사이를 관통하여, 상기 요부와 연통하는 관통 구멍이 형성되어 있고, 상기 접속 배선은 상기 관통 구멍의 내면을 따라서 형성되어 있어도 된다.
이와 같은 구성을 가지는 반도체 장치는, 예를 들어 절연성을 가지는 원기판의 한쪽면에 있어서 소정의 절단 라인을 걸치는 영역에, 한쪽측 금속층을 형성하는 공정과; 상기 원기판의 상기 한쪽면과 반대측인 다른쪽면에 있어서, 상기 한쪽측 금속층에 대해서 상기 한쪽면과 직교하는 방향으로 대향하는 위치에, 다른쪽측 금속층을 형성하는 공정과; 상기 절단 라인에 대해서 서로 대칭을 이루는 2개의 위치에, 상기 다른쪽측 금속층 및 상기 원기판을 연속하여 관통하는 연속 관통 구멍을 형성하는 공정과; 상기 다른쪽측 금속층의 표면, 각 상기 연속 관통 구멍의 내면 및 상기 내부 단자의 상기 연속 관통 구멍에 임하는 부분에 금속 도금층을 피착시키는 도금 공정과; 상기 도금 공정 후, 2개의 상기 연속 관통 구멍의 사이로서, 상기 절단 라인을 따르는 방향에 있어서 상기 다른쪽측 금속층의 폭 이상의 폭을 가지는 영역에, 상기 원기판의 상기 다른쪽면측에서부터 상기 한쪽면측으로 오목하고, 2개의 상기 연속 관통 구멍을 연통하는 요부를 형성하는 요부 형성 공정과; 상기 요부 형성 공정 후, 상기 원기판과 절단 공구를, 상기 절단 공구가 상기 원기판의 상기 한쪽면측으로부터 상기 다른쪽면측으로 빠지도록 상대 이동시키고, 상기 원기판을 상기 절단 라인을 따라서 절단하여, 상기 원기판을 지지 기판의 피스로 분리하는 절단 공정을 포함하는 방법에 의해 제조할 수 있다.
이 방법에서는 원기판이 지지 기판의 피스로 분리되기 전에, 하측 금속층 및 원기판을 연속하여 관통하는 연속 관통 구멍이, 절단 라인에 대해서 서로 대칭을 이루는 2개의 위치에 형성된다. 또한, 도금 공정 후에, 이러한 2개의 연속 관통 구멍 사이의 절단 라인상의 영역에 요부가 형성된다.
원기판이 절단 라인을 따라서 절단되면, 절단 라인에 걸치는 한쪽측 금속층이 2개로 분단된다. 그 분단 후의 한쪽측 금속층의 각 부분은 절단 라인 양측의 지지 기판의 내부 단자로 된다. 또, 절단 라인을 따른 절단에 의해서, 2개의 연속 관통 구멍을 연통하는 요부가 2개로 분할된다. 그 분할 후 요부의 각 부분은 절단 라인 양측의 지지 기판의 요부로 된다. 2개의 연속 관통 구멍은 각 지지 기판에 있어서 요부와 연통하는 관통 구멍이 된다. 관통 구멍(연속 관통 구멍)의 내면 및 한쪽측 금속층의 관통 구멍에 임하는 부분에 피착한 금속 도금층은 내부 단자에 접속되는 접속 배선이 된다. 또한, 각 지지 기판에 있어서, 다른쪽측 금속층 및 이 다른쪽측 금속층의 표면에 피착한 금속 도금층이 외부 단자로 된다.
절단 공구에 의한 원기판의 절단시에는 절단 라인상에 외부 단자 및 접속 배선 중 어느 하나를 구성하는 금속도 존재하고 있지 않으므로, 외부 단자 및 접속 배선을 구성하는 금속이 절단 공구에 이끌려서 늘어나는 일이 없다. 따라서, 외부 단자 및 접속 배선에 금속 버를 생기게 할 우려가 없다. 따라서, 상기의 제조 방법에 의해 제조되는 반도체 장치는 외부 단자에 금속 버를 가지지 않을 뿐만 아니라, 접속 배선에도 금속 버를 생기게 하지 않는다. 그 때문에, 외부 단자 사이에서의 전기적 단락 및 외부 단자와 실장 기판상의 랜드의 접속 불량(실장 불량)의 발생을 보다 확실하게 방지할 수 있다.
또, 본 발명의 다른 양상에 관한 반도체 장치는, 반도체 칩과; 상기 반도체 칩을 한쪽면상에 지지하는 지지 기판과; 상기 지지 기판의 상기 한쪽면에 설치되고, 상기 반도체 칩과 전기 접속되는 내부 단자와; 상기 지지 기판의 상기 한쪽면과 반대측인 다른쪽면에 설치되고, 상기 지지 기판의 가장자리로부터 안쪽을 향하여 뻗는 외부 단자와; 상기 지지 기판의 상기 한쪽면 및 상기 다른쪽면 사이를 관통하여, 상기 내부 단자와 상기 외부 단자를 접속하는 접속 배선을 포함한다. 그리고, 상기 외부 단자는 상기 지지 기판의 가장자리를 따라서 배치되고, 상대적으로 작은 두께를 가지는 박(薄)부와, 상기 박부에 대해서 안쪽으로 배치되고, 상대적으로 큰 두께를 가지는 후(厚)부를 일체적으로 구비하고 있다.
외부 단자는 지지 기판의 가장자리를 따라서 배치되고, 상대적으로 작은 두께를 가지는 박부와, 이 박부에 대해서 안쪽으로 배치되고, 상대적으로 큰 두께를 가지는 후부를 일체적으로 구비하고 있다. 즉, 외부 단자는 지지 기판의 가장자리측의 부분(박부)이 상대적으로 얇게 형성되고, 지지 기판의 안쪽측의 부분(후부)이 상대적으로 두껍게 형성되어 있다. 그 때문에, 반도체 장치의 제조시에, 외부 단자의 박부에 금속 버가 생겨도, 그 금속 버의 길이가 박부와 후부의 단차 이하이면, 반도체 장치의 실장 기판으로의 실장시에, 그 금속 버가 실장 기판의 표면에 닿는 일이 없다. 따라서, 외부 단자와 실장 기판상의 랜드의 접속 불량 등의 실장 불량을 일으킬 우려가 없다.
이와 같은 구성을 가지는 반도체 장치는, 예를 들어 절연성을 가지는 원기판의 한쪽면에 있어서 소정의 절단 라인을 걸치는 영역에, 한쪽측 금속층을 형성하는 공정과; 상기 원기판의 상기 한쪽면과 반대측인 다른쪽면에 있어서, 상기 한쪽측 금속층에 대해서 상기 한쪽면과 직교하는 방향으로 대향하는 위치에, 다른쪽측 금속층을 형성하는 공정과; 상기 절단 라인을 걸치는 위치에, 상기 다른쪽측 금속층 및 상기 원기판을 연속하여 관통하는 연속 관통 구멍을 형성하는 공정과; 상기 다른쪽측 금속층의 표면, 상기 연속 관통 구멍의 내면 및 상기 내부 단자의 상기 연속 관통 구멍에 임하는 부분에 제1 금속 도금층을 피착시키는 제1 도금 공정과; 상기 제1 금속 도금층의 표면에 있어서, 상기 절단 라인을 따라서 뻗고, 또 상기 절단 라인을 걸치는 소정 폭의 영역(상기 다른쪽측 금속층보다 폭 좁은 영역)을 제외하는 영역에, 제2 금속 도금층을 피착시키는 제2 도금 공정과; 상기 제2 도금 공정 후, 상기 원기판과 절단 공구를, 상기 절단 공구가 상기 원기판의 상기 한쪽면측으로부터 상기 다른쪽면측으로 빠지도록 상대 이동시키고, 상기 원기판을 상기 절단 라인을 따라서 절단하여, 상기 원기판을 지지 기판의 피스로 분리하는 절단 공정을 포함하는 방법에 의해 제조할 수 있다.
이 방법에서는 원기판의 다른쪽면상의 다른쪽측 금속층의 표면에 제1 금속 도금층이 형성된 후, 그 제1 금속 도금층의 표면에 있어서, 절단 라인상의 소정 폭을 제외한 영역에 제2 금속 도금층이 형성된다. 그 후, 절단 공구에 의해서, 원기판이 절단 라인을 따라서 절단된다.
이 원기판의 절단시에, 원기판의 다른쪽면에 있어서, 절단 라인을 따른 영역상에는 다른쪽측 금속층 및 제1 금속 도금층만이 형성되어 있다. 또, 그 이외의 영역상에는 다른쪽측 금속층, 제1 금속 도금층 및 제2 금속 도금층이 형성되어 있다. 즉, 절단 라인을 따른 영역상의 금속층은 그 이외의 영역상의 금속층에 비해, 두께가 얇게 형성되어 있다. 그 때문에, 절단 공구를 원기판의 한쪽면측으로부터 다른쪽면측으로 빠지도록 이동시키는 것에 의해, 절단 라인을 따른 영역상의 금속층에 금속 버가 생겨도, 그 금속 버의 길이가 제2 금속 도금층의 두께보다 작으면, 이 제조 방법에 의해 제조되는 반도체 장치가 실장 기판에 실장될 때에, 그 금속 버가 실장 기판의 표면에 닿는 일이 없다. 따라서, 외부 단자와 실장 기판상의 랜드의 접속 불량 등의 실장 불량을 일으킬 우려가 없다.
또한, 원기판이 절단 라인을 따라서 절단되면, 절단 라인에 걸치는 한쪽측 금속층이 2개로 분단된다. 그 분단 후의 한쪽측 금속층의 각 부분은 절단 라인 양측의 지지 기판의 내부 단자로 된다. 또, 절단 라인을 따른 절단에 의해서, 연속 관통 구멍의 내면 및 한쪽측 금속층의 연속 관통 구멍에 피착한 제1 금속 도금층이 2개로 분단된다. 그 분단 후의 제1 금속 도금층의 각 부분은 절단 라인 양측의 지지 기판의 내부 단자에 접속되는 접속 배선이 된다. 또한, 다른쪽측 금속층 및 제1 금속 도금층이 2개로 분단된다. 각 지지 기판에 있어서, 분단 후의 다른쪽측 금속층 및 제1 금속 도금층의 각 부분 및 제1 금속 도금층에 피착한 제2 금속 도금층이 외부 단자로 된다.
상기 박부에 대해서 상기 지지 기판과 반대측에 설치되고, 상기 박부의 두께와 상기 후부의 두께의 차 이하의 두께를 가지는 버 방지층을 추가로 포함하는 것이 바람직하다.
이와 같은 구성을 가지는 반도체 장치는, 예를 들어 절연성을 가지는 원기판의 한쪽면에 있어서 소정의 절단 라인을 걸치는 영역에, 한쪽측 금속층을 형성하는 공정과; 상기 원기판의 상기 한쪽면과 반대측인 다른쪽면에 있어서, 상기 한쪽측 금속층에 대해서 상기 한쪽면과 직교하는 방향으로 대향하는 위치에, 다른쪽측 금속층을 형성하는 공정과; 상기 절단 라인을 걸치는 위치에, 상기 다른쪽측 금속층 및 상기 원기판을 연속하여 관통하는 연속 관통 구멍을 형성하는 공정과; 상기 다른쪽측 금속층의 표면, 상기 연속 관통 구멍의 내면 및 상기 내부 단자의 상기 연속 관통 구멍에 임하는 부분에 제1 금속 도금층을 피착시키는 제1 도금 공정과; 상기 제1 도금 공정 후, 상기 원기판의 상기 다른쪽면상에 상기 절단 라인을 걸쳐서, 또 상기 다른쪽측 금속층상의 상기 제1 금속 도금층을 상기 절단 라인을 따르는 방향의 전체 폭에 걸쳐서 덮도록, 절연성 수지로 이루어지는 절연 수지층을 형성하는 절연 수지층 형성 공정과; 상기 제1 금속 도금층의 표면에 제2 금속 도금층을 피착시키는 제2 도금 공정과; 상기 제2 도금 공정 후, 상기 원기판과 절단 공구를, 상기 절단 공구가 상기 원기판의 상기 한쪽면측으로부터 상기 다른쪽면측으로 빠지도록 상대 이동시키고, 상기 원기판을 상기 절단 라인을 따라서 절단하여, 상기 원기판을 지지 기판의 피스로 분리하는 절단 공정을 포함하는 방법에 의해 제조할 수 있다.
이 방법에서는 원기판의 다른쪽면상의 다른쪽측 금속층의 표면에 제1 금속 도금층이 형성된 후, 절단 라인상에 있어서, 그 제1 금속 도금층을 절단 라인을 따르는 방향의 전체 폭에 걸쳐서 덮도록 절연 수지층이 형성된다. 그리고, 제1 금속 도금층의 표면에 제2 금속 도금층이 형성된 후, 원기판이 절단 라인을 따라서 절단되는 것에 의해 지지 기판의 피스로 분리된다.
원기판이 절단 라인을 따라서 절단되면, 절단 라인에 걸치는 한쪽측 금속층이 2개로 분단된다. 그 분단 후의 한쪽측 금속층의 각 부분은 절단 라인 양측의 지지 기판의 내부 단자로 된다. 또, 절단 라인을 따른 절단에 의해서, 연속 관통 구멍의 내면 및 한쪽측 금속층의 연속 관통 구멍에 피착한 제1 금속 도금층 및 제2 금속 도금층이 2개로 분단된다. 그 분단 후의 제1 금속 도금층 및 제2 금속 도금층의 각 부분은 절단 라인 양측의 지지 기판의 내부 단자에 접속되는 접속 배선이 된다. 또한, 다른쪽측 금속층 및 제1 금속 도금층이 2개로 분단된다. 각 지지 기판에 있어서, 분단 후의 다른쪽측 금속층 및 제1 금속 도금층의 각 부분 및 제1 금속 도금층에 피착한 제2 금속 도금층이 외부 단자로 된다. 그리고, 다른쪽측 금속층 및 제1 금속 도금층이 분단될 때, 제1 금속 도금층상의 절연 수지층도 2개로 분단된다. 그 분단 후의 절연 수지층의 각 부분은 버 방지층으로 된다.
원기판의 절단시에, 절단 공구가 원기판의 한쪽면측으로부터 다른쪽면측으로 빠지도록 이동된다. 이 원기판에 대한 절단 공구의 이동 방향에 있어서, 절연 수지층은 제1 금속 도금층의 하류측에 존재하고 있다. 그 때문에, 제1 금속 도금층을 구성하는 금속이 절단 공구에 이끌려서 늘어나는 것을 방지할 수 있고, 외부 단자에 금속 버가 발생하는 것을 방지할 수 있다. 따라서, 이 방법에 의해 제조되는 반도체 장치는 외부 단자에 금속 버를 가지지 않고, 실장 기판으로의 실장시에, 외부 단자와 실장 기판상의 랜드의 접속 불량 등의 실장 불량을 일으킬 우려가 없다. 또, 금속에 의한 외부 단자 사이에서의 전기적 단락과 같은 불편을 일으킬 우려도 없다.
본 발명에 있어서 상술한, 또는 다른 목적, 특징 및 효과는 첨부한 도면을 참조하고 후술하는 실시 형태의 설명에 의해 밝혀진다.
도 1는 본 발명의 일 실시 형태에 관한 반도체 장치의 구성을 도해적으로 나타내는 사시도이다.
도 2는 도 1에 나타내는 반도체 장치의 접속 배선의 근방의 사시도이다.
도 3A는 도 1에 나타내는 반도체 장치의 제조 방법(연속 관통 구멍을 형성하 는 공정)을 설명하기 위한 도면으로서, 지지 기판의 하면을 도해적으로 나타내고 있다.
도 3B는 도 1에 나타내는 반도체 장치의 제조 방법(연속 관통 구멍을 형성하는 공정)을 설명하기 위한 도면으로서, 도 3A에 나타내는 절단선 A－A로 반도체 장치를 절단했을 때의 단면도이다.
도 3C는 도 1에 나타내는 반도체 장치의 제조 방법(구리 도금층을 형성하는 공정(도금 공정))을 설명하기 위한 도면으로서, 도 3A에 나타내는 절단선 A－A로 반도체 장치를 절단했을 때의 단면도이다.
도 3D는 도 1에 나타내는 반도체 장치의 제조 방법(니켈/금 도금층을 형성하는 공정(도금 공정))을 설명하기 위한 도면으로서, 도 3A에 나타내는 절단선 A－A로 반도체 장치를 절단했을 때의 단면도이다.
도 3E는 도 1에 나타내는 반도체 장치의 제조 방법(하측 금속층 및 이 하측 금속층상의 구리 도금층 및 니켈/금 도금층을 제거하는 공정(금속 제거 공정))을 설명하기 위한 도면으로서, 지지 기판의 하면을 도해적으로 나타내는 도면이다.
도 3F는 도 1에 나타내는 반도체 장치의 제조 방법(원기판을 지지 기판의 피스로 분리하는 공정(절단 공정))을 설명하기 위한 도면으로서, 도 3E에 나타내는 절단선 B－B로 반도체 장치를 절단했을 때의 단면도이다.
도 4는 도 1에 나타내는 반도체 장치의 단부의 단면도이다.
도 5는 본 발명의 다른 실시 형태에 관한 반도체 장치의 단부의 단면도이다.
도 6A는 도 5에 나타내는 반도체 장치의 제조 방법(연속 관통 구멍을 형성하 는 공정)을 설명하기 위한 도면으로서, 지지 기판의 하면을 도해적으로 나타내고 있다.
도 6B는 도 5에 나타내는 반도체 장치의 제조 방법(연속 관통 구멍을 형성하는 공정)을 설명하기 위한 도면으로서, 도 6A에 나타내는 절단선 C－C로 반도체 장치를 절단했을 때의 단면도이다.
도 6C는 도 5에 나타내는 반도체 장치의 제조 방법(구리 도금층을 형성하는 공정(도금 공정))을 설명하기 위한 도면으로서, 도 6A에 나타내는 절단선 C－C로 반도체 장치를 절단했을 때의 단면도이다.
도 6D는 도 5에 나타내는 반도체 장치의 제조 방법(요부를 형성하는 공정(요부 형성 공정))을 설명하기 위한 도면으로서, 지지 기판의 하면을 도해적으로 나타내고 있다.
도 6E는 도 5에 나타내는 반도체 장치의 제조 방법(요부를 형성하는 공정(요부 형성 공정))을 설명하기 위한 도면으로서, 도 6D에 나타내는 절단선 D－D로 반도체 장치를 절단했을 때의 단면도이다.
도 6F는 도 5에 나타내는 반도체 장치의 제조 방법(니켈/금 도금층을 형성하는 공정(도금 공정))을 설명하기 위한 도면으로서, 도 6D에 나타내는 절단선 D－D로 반도체 장치를 절단했을 때의 단면도이다.
도 6G는 도 5에 나타내는 반도체 장치의 제조 방법(원기판을 지지 기판의 피스로 분리하는 공정(절단 공정))을 설명하기 위한 도면으로서, 도 6D에 나타내는 절단선 D－D로 반도체 장치를 절단했을 때의 단면도이다.
도 7A는 도 1에 나타내는 반도체 장치의 다른 제조 방법(하측 금속층 및 이 하측 금속층상의 구리 도금층을 제거하는 공정(금속 제거 공정))을 설명하기 위한 단면도이다.
도 7B는 도 1에 나타내는 반도체 장치의 다른 제조 방법(니켈/금 도금층을 형성하는 공정)을 설명하기 위한 단면도이다.
도 8은 본 발명의 또다른 실시 형태에 관한 반도체 장치의 구성을 도해적으로 나타내는 사시도이다.
도 9는 도 8에 나타내는 반도체 장치의 접속 배선의 근방의 사시도이다.
도 10A는 도 8에 나타내는 반도체 장치의 제조 방법(연속 관통 구멍을 형성하는 공정)을 설명하기 위한 도면으로서, 지지 기판의 하면을 도해적으로 나타내고 있다.
도 10B는 도 8에 나타내는 반도체 장치의 제조 방법(연속 관통 구멍을 형성하는 공정)을 설명하기 위한 도면으로서, 도 10A에 나타내는 절단선 A－A로 반도체 장치를 절단했을 때의 단면도이다.
도 10C는 도 8에 나타내는 반도체 장치의 제조 방법(구리 도금층을 형성하는 공정(제1 도금 공정))을 설명하기 위한 도면으로서, 도 10A에 나타내는 절단선 A－A로 반도체 장치를 절단했을 때의 단면도이다.
도 10D는 도 8에 나타내는 반도체 장치의 제조 방법(절연 수지층을 형성하는 공정(절연 수지층 형성 공정))을 설명하기 위한 도면으로서, 지지 기판의 하면을 도해적으로 나타내고 있다.
도 10E는 도 8에 나타내는 반도체 장치의 제조 방법(절연 수지층 형성 공정)을 설명하기 위한 도면으로서, 도 10D에 나타내는 절단선 B－B로 반도체 장치를 절단했을 때의 단면도이다.
도 10F는 도 8에 나타내는 반도체 장치의 제조 방법(니켈/금 도금층을 형성하는 공정(제2 도금 공정))을 설명하기 위한 도면으로서, 도 10D에 나타내는 절단선 B－B로 반도체 장치를 절단했을 때의 단면도이다.
도 10G는 도 8에 나타내는 반도체 장치의 제조 방법(원기판을 지지 기판의 피스로 분리하는 공정(절단 공정))을 설명하기 위한 도면으로서, 도 10D에 나타내는 절단선 B－B로 반도체 장치를 절단했을 때의 단면도이다.
도 11은 도 8에 나타내는 반도체 장치의 단부의 단면도이다.
<부호의 설명>
1 지지 기판
1A 상면(한쪽면)
1B 하면(다른쪽면)
1C 단면
2 반도체 칩
4 내부 단자
5 다이 패드(내부 단자)
6 외부 단자
7 그루브
8 접속 배선
11 원기판
11A 상면(한쪽면)
11B 하면(다른쪽면)
12 절단 공구
13 상측 금속층(한쪽측 금속층)
14 하측 금속층(다른쪽측 금속층)
15 연속 관통 구멍
16 구리 도금층(금속 도금층；제1 금속 도금층)
17 니켈/금 도금층(금속 도금층；제2 금속 도금층)
18 요부
19 관통 구멍
20 연속 관통 구멍
21 요부
22 직사각 형상 영역
51 버 방지층
52 절연 수지층
61 박부
62 후부
L 절단 라인
W 소정 폭
이하에서는 본 발명의 실시 형태를, 첨부 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 구성을 도해적으로 나타내는 사시도이다. 이 반도체 장치는 지지 기판(1)과, 지지 기판(1)의 한쪽면(도 1에 있어서 상면. 이하 「상면」이라고 함)(1A)상에 지지되는 반도체 칩(2)과, 지지 기판(1)의 상면(1A) 및 반도체 칩(2)을 봉지(封止)하는 봉지 수지(3)를 구비하고 있다.
지지 기판(1)은 절연성을 가지는 수지(예를 들어 유리 에폭시 수지)로 이루어진다. 이 지지 기판(1)은 직사각형 판 형상으로 형성되어 있다.
지지 기판(1)의 상면(1A)에는 그 한쪽측 및 다른쪽측의 각 단부에, 복수(이 실시 형태에서는 3개)의 내부 단자(4)가 각 측 가장자리를 따르는 방향으로 소정 간격을 두고 배치되어 있다. 각 내부 단자(4)는 예를 들어 구리로 이루어지고, 지지 기판(1)의 상면(1A)의 가장자리로부터 안쪽을 향하여 뻗는 직사각형 박판 형상으로 형성되어 있다.
또, 지지 기판(1)의 상면(1A)에는 각각 내부 단자(4)가 형성된 양단부 사이의 중앙부에, 예를 들어 구리로 이루어지는 평면에서 보아 직사각 형상인 다이 패드(5)가 형성되어 있다. 이 다이 패드(5)는 각 단부에 있어서 복수의 내부 단자(4)의 배열 방향을 따르는 방향에 있어서, 지지 기판(1)과 거의 동일한 폭(치수)을 가 지고 있다. 또, 다이 패드(5)는 그 배열 방향과 직교하는 방향에 있어서, 반도체 칩(2)로 거의 동일한 폭을 가지고 있다.
한편, 지지 기판(1)의 상면(1A)과 반대측인 다른쪽면(도 1에 있어서 하면. 이하 「하면」이라고 함)(1B)에는 지지 기판(1)의 두께 방향(상면(1A) 및 하면(1B)에 직교하는 방향)에 있어서 각 내부 단자(4)와 대향하는 위치 및 다이 패드(5)에 대향하는 복수의 위치에, 각각 외부 단자(6)가 형성되어 있다. 각 외부 단자(6)는 지지 기판(1)의 하면(1B)의 각 가장자리에 대해서 소정 폭 W(도 4 참조)의 간격을 둔 위치로부터 안쪽을 향하여 뻗는 직사각형 박판 형상으로 형성되어 있다.
지지 기판(1)의 4개의 단면(1C)에는 각 외부 단자(6)와 이것에 대향하는 내부 단자(4) 또는 다이 패드(5) 사이에, 각각 단면이 반원 형상인 그루브(7)가 지지 기판(1)의 상면(1A) 및 하면(1B) 사이에 걸쳐서 형성되어 있다.
각 그루브(7)의 내면에는 금속 박층으로 이루어지는 접속 배선(8)이 형성되어 있다. 각 접속 배선(8)은 지지 기판(1)의 상면(1A)측의 단부(상단부)가 내부 단자(4) 또는 다이 패드(5)에 접속되어 있다. 또, 각 접속 배선(8)은 도 2에 나타내는 바와 같이, 하면(1B)측의 단부(하단부)가 그루브(7)의 최심(最深)부에 있어서 외부 단자(6)에 접속되어 있다. 이것에 의해, 내부 단자(4)와 이것에 대향하는 외부 단자(6)가 접속 배선(8)을 통하여 전기적으로 접속되어 있다. 또, 다이 패드(5)와 이것에 대향하는 외부 단자(6)가 접속 배선(8)을 통하여 전기적으로 접속되어 있다.
반도체 칩(2)은 도 1에 나타내는 바와 같이, 그 기능 소자가 형성되어 있는 측의 표면(디바이스 형성면)을 윗쪽으로 향하게 한 상태에서, 다이 패드(5)상에 다이 본딩되어 있다. 반도체 칩(2)의 표면에는 복수(이 실시 형태에서는 6개)의 패드(9)가 형성되어 있다. 각 패드(9)는 본딩 와이어(10)에 의해서 내부 단자(4)에 전기 접속(와이어 본딩)되어 있다.
그리고, 이 반도체 장치는 지지 기판(1)의 하면(1B)을 도시하지 않는 실장 기판(배선 기판)에 대향시키고, 그 실장 기판상의 랜드(전극)에 외부 단자(6)를 접합시키는 것에 의해, 실장 기판에 대한 실장이 달성된다.
도 3A ~ 도 3F는 이 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 이 반도체 장치는, 예를 들어 지지 기판(1)으로 분리되기 전의 것보다 큰 원기판(11)의 상태에 있어서, 그 원기판(11)의 한쪽면(상면)(11A)상에 반도체 칩(2)을 접합한 후, 각 반도체 칩(2)의 주위를 둘러싸는 격자 형상으로 설정된 절단 라인(다이싱 라인) L을 따라서, 다이싱 블레이드 등의 절단 공구(12)로 원기판(11)을 절단함으로써 얻어진다.
예를 들어 원기판(11)의 상면(11A) 및 그 반대측인 다른쪽면(하면)(11B)에는, 당초 각각 전체 면에 금속층(예를 들어 구리층)이 형성되어 있다. 그리고, 상면(11A)의 금속층을 패터닝함으로써, 상면(11A)에는 복수의 상측 금속층(13)이 절단 라인 L에 걸쳐서 형성된다. 또, 하면(11B)의 금속층을 패터닝함으로써, 하면(11B)에는 각 상측 금속층(13)과 원기판(11)의 두께 방향(상면(11A) 및 하면(11B)과 직교하는 방향)으로 대향하는 위치에, 각각 하측 금속층(14)이 절단 라인 L에 걸쳐서 형성된다.
그 후, 도 3A 및 도 3B에 나타내는 바와 같이, 각 하측 금속층(14) 및 원기판(11)을 연속하여 관통하는 단면이 타원 형상인 연속 관통 구멍(15)이 절단 라인 L에 걸치는 위치에 형성된다. 이 연속 관통 구멍(15)은 예를 들어 원기판(11)의 하면(11B)측으로부터의 레이저 가공 또는 에칭 가공에 의해서 형성할 수 있다.
계속하여, 원기판(11)의 하면(11B)측으로부터의 구리 도금에 의해서, 도 3C에 나타내는 바와 같이, 하측 금속층(14)의 표면(하면), 연속 관통 구멍(15)의 내면 및 상측 금속층(13)의 연속 관통 구멍(15)에 임하는 부분에, 구리 도금층(16)이 형성(피착)된다.
구리 도금 후에, 원기판(11)의 하면(11B)측으로부터의 니켈 도금 및 금 도금이 연속하여 행해진다. 이것에 의해서, 도 3D에 나타내는 바와 같이, 구리 도금층(16)의 표면에, 니켈 도금층 및 금 도금층이 적층되어 이루어지는 니켈/금 도금층(17)이 형성(피착)된다.
그 후, 절단 라인 L상에 있어서, 그 절단 라인 L과 직교하는 방향에 있어서 연속 관통 구멍(15)과 거의 동일한 폭을 가지는 영역(도 3E에 해칭을 부여하여 나타내는 영역)으로부터, 하측 금속층(14) 및 이 하측 금속층(14)상의 구리 도금층(16) 및 니켈/금 도금층(17)이 제거된다. 이 하측 금속층(14), 구리 도금층(16) 및 니켈/금 도금층(17)의 제거는 예를 들어 원기판(11)의 하면(11B)측으로부터의 레이저 가공 또는 에칭 가공에 의해서 형성할 수 있다.
그리고, 원기판(11)의 상면(11A)의 각 다이 패드(5)상에, 반도체 칩(2)이 접합된다. 그 다음에, 각 반도체 칩(2)의 패드(9)가 본딩 와이어(10)에 의해서 내부 단자(4)에 전기 접속된다. 그 후, 도 3F에 나타내는 바와 같이, 절단 공구(12)가 원기판(11)의 상면(11A)측으로부터 하면(11B)측으로 빠지도록 넣어져서, 원기판(11)이 절단 라인 L을 따라서 절단된다. 이것에 의해, 원기판(11)은 지지 기판(1)의 피스로 분리된다.
이 절단에 의해서, 도 4에 나타내는 바와 같이, 절단 라인 L에 걸치는 상측 금속층(13)이 2개로 분단된다. 그 분단 후의 상측 금속층(13)의 각 부분은 절단 라인 L 양측의 지지 기판(1)의 내부 단자(4)로 된다. 또, 절단 라인 L을 따른 절단에 의해서, 절단 라인 L에 걸치는 연속 관통 구멍(15)은 그 절단 라인 L 양측의 지지 기판(1)의 단면(1C)의 그루브(7)로서 분할된다. 또한, 연속 관통 구멍(15)의 내면 및 상측 금속층(13)의 연속 관통 구멍(15)에 피착한 구리 도금층(16) 및 니켈/금 도금층(17)이 2개로 분단된다. 이 분단 후의 구리 도금층(16) 및 니켈/금 도금층(17)의 각 부분이 절단 라인 L 양측의 지지 기판(1)의 내부 단자(4)에 접속되는 접속 배선(8)으로 된다. 또한, 이 실시 형태에서는 각 지지 기판(1)에 있어서, 하측 금속층(14) 및 이 표면에 피착한 구리 도금층(16) 및 니켈/금 도금층(17)이 외부 단자(6)를 구성하고 있다.
이상과 같이 원기판(11)이 지지 기판(1)의 피스로 분리되기 전에, 절단 라인 L상의 하측 금속층(14) 및 이 하측 금속층(14)상의 구리 도금층(16) 및 니켈/금 도금층(17)이 제거된다. 이것에 의해, 절단 공구(12)에 의한 원기판(11)의 절단시에는 절단 라인 L상에 외부 단자(6)를 구성하는 금속이 존재하고 있지 않으므로, 외부 단자(6)를 구성하는 금속이 절단 공구(12)에 이끌려서 늘어나는 일이 없다. 따 라서, 외부 단자(6)에 금속 버를 생기게 할 우려가 없다. 따라서, 이 반도체 장치는 외부 단자(6)에 금속 버를 가지지 않고, 다른 외부 단자(6)와의 사이에서의 전기적 단락을 일으키거나, 실장 기판에 실장 되었을 때에, 외부 단자(6)와 실장 기판상의 랜드의 접속 불량(실장 불량)을 일으킬 우려가 없다.
도 5는 본 발명의 다른 실시 형태에 관한 반도체 장치의 단부의 단면도이다. 또한, 도 5에 있어서, 도 4에 나타내는 각 부에 상당하는 부분에는 도 4의 경우와 동일한 참조 부호를 부여하고 있다. 또, 이하에서는 상술한 실시 형태와 상위한 부분만을 설명하고, 상술한 실시 형태와 동양(同樣)인 부분의 설명은 생략한다.
상술한 실시 형태에서는 도 4에 나타내는 바와 같이, 지지 기판(1)의 단면(1C)에 그루브(7)가 형성되고, 상기 그루브(7)의 내면을 따라서 형성된 접속 배선(8)에 의해서, 지지 기판(1)의 상면(1A)의 내부 단자(4) 또는 다이 패드(5)와 하면(1B)의 외부 단자(6)가 접속되는 구성을 채택하였다. 이것에 대해, 이 실시 형태에 관한 반도체 장치에서는 지지 기판(1)의 단부에, 지지 기판(1)의 하면(1B)으로부터 상면(1A)을 향하여 오목하고, 지지 기판(1)의 단면(1C)에 있어서 개방되는 요부(18)가 형성되어 있다. 또, 이 요부(18)에 대해서 지지 기판(1)의 안쪽으로, 지지 기판(1)의 상면(1A) 및 하면(1B) 사이를 관통하여, 요부(18)와 연통하는 관통 구멍(19)가 형성되어 있다. 그리고, 그 관통 구멍(19)의 내면을 따라서 형성된 접속 배선(8)에 의해서, 지지 기판(1)의 상면(1A)의 내부 단자(4) 또는 다이 패드(5)와 하면(1B)의 외부 단자(6)가 접속되어 있다.
도 6A ~ 도 6G는 도 5에 나타내는 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 이 반도체 장치의 제조 공정에 있어서는, 우선 원기판(11)의 상면(11A) 및 하면(11B)에, 각각 상측 금속층(13) 및 하측 금속층(14)이 패턴 형성된다. 그 후, 도 6A 및 도 6B에 나타내는 바와 같이, 각 하측 금속층(14) 및 원기판(11)을 연속하여 관통하는 단면이 원형 형상인 연속 관통 구멍(20)이 절단 라인 L에 대해서 서로 대칭을 이루는 2개의 위치에 형성된다. 이 연속 관통 구멍(15)은 예를 들어 원기판(11)의 하면(11B)측으로부터의 레이저 가공 또는 에칭 가공에 의해서 형성할 수 있다.
계속하여, 원기판(11)의 하면(11B)측으로부터의 구리 도금에 의해서, 도 6C에 나타내는 바와 같이, 하측 금속층(14)의 표면(하면), 각 연속 관통 구멍(20)의 내면 및 상측 금속층(13)의 각 연속 관통 구멍(20)에 임하는 부분에, 구리 도금층(16)이 형성(피착)된다.
그 후, 도 6D 및 도 6E에 나타내는 바와 같이, 절단 라인 L에 대해서 서로 대칭인 위치에 형성된 2개의 연속 관통 구멍(20)의 사이로서, 절단 라인 L을 따르는 방향에 있어서 하측 금속층(14)의 폭 이상의 폭을 가지고, 또 절단 라인 L과 직교하는 방향에 있어서 2개의 연속 관통 구멍(20)의 중심축선 사이 거리에 거의 동일한 폭을 가지는 직사각 형상 영역(도 6D에 파선으로 둘러싸서 나타내는 영역)(22)에, 원기판(11)의 하면(11B)측에서부터 상면(11A)측으로 오목하는 요부(21)가 형성된다. 이 요부(21)는 절단 라인 L에 대해서 서로 대칭인 위치에 형성된 2개의 연속 관통 구멍(20)을 연통한다. 또한, 요부(21)는 원기판(11)의 하면(11B)측으로부터의 레이저 가공 또는 에칭 가공에 의해서 형성할 수 있다.
요부(21)의 형성 후에는 원기판(11)의 하면(11B)측으로부터의 니켈 도금 및 금 도금이 연속하여 행해진다. 이것에 의해서, 도 6F에 나타내는 바와 같이, 구리 도금층(16)의 표면에, 니켈 도금층 및 금 도금층이 적층되어 이루어지는 니켈/금 도금층(17)이 형성된다. 이 때, 구리 도금층(16)이 형성되어 있지 않은 부분에는 니켈 도금층 및 금 도금층이 성장하지 않기 때문에, 니켈/금 도금층(17)은 형성되지 않는다.
그리고, 원기판(11)의 상면(11A)의 각 다이 패드(5)상에, 반도체 칩(2)이 접합된다. 그 다음에, 각 반도체 칩(2)의 패드(9)가 본딩 와이어(10)에 의해서 내부 단자(4)에 전기 접속된다. 그 후, 도 6G에 나타내는 바와 같이, 절단 공구(12)가 원기판(11)의 상면(11A)측으로부터 하면(11B)측으로 빠지도록 넣어져서, 원기판(11)이 절단 라인 L을 따라서 절단된다. 이것에 의해, 원기판(11)은 지지 기판(1)의 피스로 분리된다.
이 절단에 의해서, 도 5에 나타내는 바와 같이, 절단 라인 L에 걸치는 상측 금속층(13)이 2개로 분단된다. 그 분단 후의 상측 금속층(13)의 각 부분은 절단 라인 L 양측의 지지 기판(1)의 내부 단자(4)로 된다. 또, 절단 라인 L을 따른 절단에 의해서, 2개의 연속 관통 구멍(20)을 연통하는 요부(21)가 2개로 분할된다. 그 분할 후의 요부(21)의 각 부분은 절단 라인 L 양측의 지지 기판(1)의 요부(18)로 된다. 또, 2개의 연속 관통 구멍(20)은 각 지지 기판(1)에 있어서 요부(18)와 연통하는 관통 구멍(19)이 된다. 그리고, 관통 구멍(19)(연속 관통 구멍(20))의 내면 및 상측 금속층(13)의 관통 구멍(19)에 임하는 부분에 피착한 구리 도금층(16) 및 니 켈/금 도금층(17)은 각 지지 기판(1)의 내부 단자(4)에 접속되는 접속 배선(8)이 된다. 또한, 이 실시 형태에 있어서도, 각 지지 기판(1)에 있어서, 하측 금속층(14) 및 이 표면에 피착한 구리 도금층(16) 및 니켈/금 도금층(17)이 외부 단자(6)를 구성한다.
이 실시 형태에 의하면, 원기판(11)이 지지 기판(1)의 피스로 분리되기 전에, 하측 금속층(14) 및 원기판(11)을 연속하여 관통하는 연속 관통 구멍(20)이 절단 라인 L에 대해서 서로 대칭을 이루는 2개의 위치에 형성된다. 또한, 구리 도금층(16)의 형성 후에, 이러한 2개의 연속 관통 구멍(20) 사이의 절단 라인 L상의 직사각 형상 영역(22)에 요부(21)가 형성된다. 이것에 의해, 절단 공구(12)에 의한 원기판(11)의 절단시에는 절단 라인 L상에 외부 단자(6) 및 접속 배선(8) 중 어느 하나를 구성하는 금속도 존재하고 있지 않으므로, 외부 단자(6) 및 접속 배선(8)을 구성하는 금속이 절단 공구(12)에 이끌려서 늘어나는 일이 없다. 따라서, 금속 버를 생기게 할 우려가 없다. 따라서, 이 실시 형태에 관한 반도체 장치는 외부 단자(6)에 금속 버를 가지지 않을 뿐만 아니라, 접속 배선(8)에도 금속 버를 생기게 하지 않고, 도 4에 나타내는 구성과 비교하여, 외부 단자(6) 사이에서의 전기적 단락 및 외부 단자(6)와 실장 기판상의 랜드의 접속 불량(실장 불량)의 발생을 보다 확실하게 방지할 수 있다.
또한, 도 3A ~ 도 3F에 나타내는 제조 방법에서는 연속 관통 구멍(15)의 형성 후, 구리 도금층(16) 및 니켈/금 도금층(17)이 순서대로 형성되고, 그 후 절단 라인 L의 하측 금속층(14) 및 이 하측 금속층(14)상의 구리 도금층(16) 및 니켈/금 도금층(17)이 제거되었다. 그러나, 구리 도금층(16)의 형성 후(도 3C 참조), 도 7A에 나타내는 바와 같이, 절단 라인 L상의 영역(도 3E에 해칭을 부여하여 나타내는 영역)으로부터, 하측 금속층(14) 및 이 하측 금속층(14)상의 구리 도금층(16)이 제거되고, 그 후 원기판(11)의 하면(11B)측으로부터의 니켈 도금 및 금 도금이 연속하여 행해지는 것에 의해서, 도 7B에 나타내는 바와 같이, 구리 도금층(16)의 표면에 니켈/금 도금층(17)이 형성되어도 된다. 구리 도금층(16)이 형성되어 있지 않은 부분(절단 라인 L상의 구리 도금층(16)이 제거된 부분)에는 니켈 도금층 및 금 도금층이 성장하지 않고, 니켈/금 도금층(17)은 형성되지 않는다. 따라서, 절단 공구(12)에 의해서 원기판(11)이 절단될 때에(도 3F 참조), 외부 단자(6)를 구성하는 금속이 절단 공구(12)에 이끌려서 늘어나는 일이 없다. 따라서, 외부 단자(6)에 금속 버를 생기게 할 우려가 없다.
도 8은 본 발명의 또다른 실시 형태에 관한 반도체 장치의 구성을 도해적으로 나타내는 사시도이다. 이 반도체 장치는 지지 기판(1)과, 지지 기판(1)의 한쪽면(1A)(도 8에 있어서 상면. 이하 「상면(1A)」이라고 함) 위에 지지되는 반도체 칩(2)과, 지지 기판(1)의 상면(1A) 및 반도체 칩(2)을 봉지하는 봉지 수지(3)를 구비하고 있다.
지지 기판(1)은 절연성을 가지는 수지(예를 들어 유리 에폭시 수지)로 이루어진다. 이 지지 기판(1)은 직사각형 판 형상으로 형성되어 있다.
지지 기판(1)의 상면(1A)에는 그 한쪽측 및 다른쪽측의 각 단부에, 복수(이 실시 형태에서는 3개)의 내부 단자(4)가 각 측 가장자리를 따르는 방향으로 소정 간격을 두고 배치되어 있다. 각 내부 단자(4)는 예를 들어 구리로 이루어지고, 지지 기판(1)의 상면(1A)의 가장자리로부터 안쪽을 향하여 뻗는 직사각형 박판 형상으로 형성되어 있다.
또, 지지 기판(1)의 상면(1A)에는 각각 내부 단자(4)가 형성된 양단부 사이의 중앙부에, 예를 들어 구리로 이루어지는 평면에서 보아 직사각 형상의 다이 패드(5)가 형성되어 있다. 이 다이 패드(5)는 각 단부에 있어서 복수의 내부 단자(4)의 배열 방향을 따르는 방향에 있어서, 지지 기판(1)과 거의 동일한 폭(치수)을 가지고 있다. 또, 다이 패드(5)는 그 배열 방향과 직교하는 방향에 있어서, 반도체 칩(2)로 거의 동일한 폭을 가지고 있다.
한편, 지지 기판(1)의 상면(1A)와 반대측인 다른쪽면(1B)(도 8에 있어서 하면. 이하 「하면(1B)」이라고 함)에는 지지 기판(1)의 두께 방향(상면(1A) 및 하면(1B)에 직교하는 방향)에 있어서 각 내부 단자(4)와 대향하는 위치 및 다이 패드(5)에 대향하는 복수의 위치에 각각 외부 단자(6)가 형성되어 있다.
각 외부 단자(6)는 도 9에 나타내는 바와 같이, 지지 기판(1)의 하면(1B)의 각 가장자리로부터 안쪽을 향하여 뻗고 있다. 각 외부 단자(6)는 지지 기판(1)의 하면(1B)의 가장자리를 따라서 설치되고, 상대적으로 작은 두께를 가지는 박부(61)와, 이 박부(61)에 대해서 안쪽으로 배치되고, 상대적으로 큰 두께를 가지는 후부(62)를 일체적으로 구비하고 있다.
각 외부 단자(6)의 박부(61)의 아랫쪽에는 절연성 수지(예를 들어 솔더 레지스트)로 이루어지는 버 방지층(51)이 설치되어 있다. 버 방지층(51)은 박부(61)의 두께와 후부(62)의 두께의 차(박부(61)와 후부(62)의 단차)에 거의 동일한 두께를 가지고 있다. 또, 버 방지층(51)은 외부 단자(6)의 긴 쪽 방향에 있어서, 박부(61)와 동일한 폭을 가지고 있다. 이것에 의해서, 버 방지층(51)의 표면(하면)은 외부 단자(6)의 후부(62)의 표면(하면)과 동일 평면상에 위치하고, 그 후부(62)의 표면에 단차없이 연속하고 있다.
지지 기판(1)의 4개의 단면(1C)에는 각 외부 단자(6) 및 지지 기판(1)을 두께 방향으로 관통하는 단면이 반원 형상인 그루브(7)가 형성되어 있다.
각 그루브(7)의 내면에는 금속 박층으로 이루어지는 접속 배선(8)이 형성되어 있다. 각 접속 배선(8)은 지지 기판(1)의 상면(1A)측의 단부(상단부)가 내부 단자(4) 또는 다이 패드(5)에 접속되어 있다. 또, 각 접속 배선(8)은 도 9에 나타내는 바와 같이, 하면(1B)측의 단부(하단부)가 외부 단자(6)에 접속되어 있다. 이것에 의해, 내부 단자(4)와 이것에 대향하는 외부 단자(6)가 접속 배선(8)을 통하여 전기적으로 접속되어 있다. 또, 다이 패드(5)와 이것에 대향하는 외부 단자(6)가 접속 배선(8)을 통하여 전기적으로 접속되어 있다.
반도체 칩(2)은 도 8에 나타내는 바와 같이, 그 기능 소자가 형성되어 있는 측의 표면(디바이스 형성면)을 윗쪽으로 향하게 한 상태에서, 다이 패드(5)상에 다이 본딩되어 있다. 반도체 칩(2)의 표면에는 복수(이 실시 형태에서는 6개)의 패드(9)가 형성되어 있다. 각 패드(9)는 본딩 와이어(10)에 의해서 내부 단자(4)에 전기 접속(와이어 본딩)되어 있다.
그리고, 이 반도체 장치는 지지 기판(1)의 하면(1B)을 도시하지 않는 실장 기판(배선 기판)에 대향시키고, 그 실장 기판상의 랜드(전극)에 외부 단자(6)를 접합시키는 것에 의해, 실장 기판에 대한 실장이 달성된다.
도 10A ~ 도 10G는 이 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 이 반도체 장치는 예를 들어 지지 기판(1)으로 분리되기 전보다 큰 원기판(11) 상태에 있어서, 그 원기판(11)의 한쪽면(상면)(11A)상에 반도체 칩(2)을 접합한 후, 각 반도체 칩(2)의 주위를 둘러싸는 격자 형상으로 설정된 절단 라인(다이싱 라인) L을 따라서, 다이싱 블레이드 등의 절단 공구(12)로 원기판(11)을 절단함으로써 얻어진다.
예를 들어 원기판(11)의 상면(11A) 및 그 반대측인 다른쪽면(하면)(11B)에는, 당초 각각 전면에 금속층(예를 들어 구리층)이 형성되어 있다. 그리고, 상면(11A)의 금속층을 패터닝함으로써, 상면(11A)에는 복수의 상측 금속층(13)이 절단 라인 L에 걸쳐서 형성되어 있다. 한편, 하면(11B)의 금속층을 패터닝함으로써, 하면(11B)에는 각 상측 금속층(13)과 원기판(11)의 두께 방향(상면(11A) 및 하면(11B)와 직교하는 방향)으로 대향하는 위치에, 각각 하측 금속층(14)이 절단 라인 L에 걸쳐서 형성된다.
그 후, 도 10A 및 도 10B에 나타내는 바와 같이, 각 하측 금속층(14) 및 원기판(11)을 연속하여 관통하는 단면이 타원 형상인 연속 관통 구멍(15)이 절단 라인 L에 걸치는 위치에 형성된다. 이 연속 관통 구멍(15)은 예를 들어 원기판(11)의 하면(11B)측으로부터의 레이저 가공 또는 에칭 가공에 의해서 형성할 수 있다.
계속하여, 원기판(11)의 하면(11B)측으로부터의 구리 도금에 의해서, 도 10C 에 나타내는 바와 같이, 하측 금속층(14)의 표면(하면), 연속 관통 구멍(15)의 내면 및 상측 금속층(13)의 연속 관통 구멍(15)에 임하는 부분에, 구리 도금층(16)이 형성(피착)된다.
그 후, 도 10D 및 도 10E에 나타내는 바와 같이, 절단 라인 L을 걸쳐서, 또 하측 금속층(14)의 표면에 피착하고 있는 구리 도금층(16)을 절단 라인 L을 따르는 방향의 전체 폭에 걸쳐서 덮도록, 절연성 수지로 이루어지는 절연 수지층(52)이 형성된다.
이 절연 수지층(52)의 형성 후에는 원기판(11)의 하면(11B)측으로부터의 니켈 도금 및 금 도금이 연속하여 행해진다. 이것에 의해서, 도 10F에 나타내는 바와 같이, 구리 도금층(16)의 표면에, 니켈 도금층 및 금 도금층이 적층되어 이루어지는 니켈/금 도금층(17)이 형성(피착)된다. 이 도금 공정은 원기판(11)의 하면(11B)상에 있어서 니켈/금 도금층(17)의 표면(하면)이 절연 수지층(52)의 표면(하면)과 거의 동일 평면상에 위치할 때까지 계속된다.
니켈/금 도금층(17)의 형성 후에는 원기판(11)의 상면(11A)의 각 다이 패드(5)상에 반도체 칩(2)이 접합된다. 그리고, 각 반도체 칩(2)의 패드(9)가 본딩 와이어(10)에 의해서 내부 단자(4)에 전기 접속된다. 그 후, 도 10G에 나타내는 바와 같이, 절단 공구(12)가 원기판(11)의 상면(11A)측으로부터 하면(11B)측으로 빠지도록 넣어져서, 원기판(11)이 절단 라인 L을 따라서 절단된다. 이것에 의해, 원기판(11)은 지지 기판(1)의 피스로 분리된다.
이 절단에 의해서, 도 11에 나타내는 바와 같이, 절단 라인 L에 걸치는 상측 금속층(13)이 2개로 분단된다. 그 분단 후의 상측 금속층(13)의 각 부분은 절단 라인 L 양측의 지지 기판(1)의 내부 단자(4)로 된다. 또, 절단 라인 L을 따른 절단에 의해서, 절단 라인 L에 걸치는 연속 관통 구멍(15)은 그 절단 라인 L 양측의 지지 기판(1)의 단면(1C)의 그루브(7)로서 분할된다. 이 때, 연속 관통 구멍(15)(그루브(7))의 내면 및 상측 금속층(13)의 연속 관통 구멍(15)에 피착한 구리 도금층(16) 및 니켈/금 도금층(17)이 2개로 분단된다. 그 분단 후의 구리 도금층(16) 및 니켈/금 도금층(17)의 각 부분이 절단 라인 L 양측의 지지 기판(1)의 내부 단자(4)에 접속되는 접속 배선(8)으로 된다. 또한, 하측 금속층(14) 및 구리 도금층(16)이 2개로 분단된다. 각 지지 기판(1)에 있어서, 분단 후의 하측 금속층(14) 및 구리 도금층(16)의 각 부분 및 그 표면에 피착한 니켈/금 도금층(17)이 외부 단자(6)로 된다. 또한, 하측 금속층(14) 및 구리 도금층(16)과 함께, 절단 라인 L에 걸치는 절연 수지층(52)이 2개로 분단된다. 그 분단 후의 절연 수지층(52)의 각 부분이 절단 라인 L 양측의 지지 기판(1)의 버 방지층(51)으로 된다. 그리고, 외부 단자(6)에 있어서, 지지 기판(1)의 하면(1B)과 버 방지층(51)에 끼워진 부분이 상대적으로 작은 두께를 가지는 박부(61)로 된다. 또, 버 방지층(51)과 접촉하고 있지 않는 부분이 상대적으로 큰 두께를 가지는 후부(62)로 된다.
이상과 같이 원기판(11)의 하면(11B)상의 하측 금속층(14)의 표면에 구리 도금층(16)이 형성된 후, 절단 라인 L상에 있어서, 그 구리 도금층(16)을 절단 라인 L을 따르는 방향의 전체 폭에 걸쳐서 덮도록 절연 수지층(52)이 형성된다. 그리고, 구리 도금층(16)의 표면에 니켈/금 도금층(17)이 형성된 후, 원기판(11)이 절단 라 인 L을 따라서 절단되는 것에 의해 지지 기판(1)의 피스로 분리된다.
원기판(11)의 절단시에, 절단 공구(12)가 원기판(11)의 상면(11A)측으로부터 하면(11B)측으로 빠지도록 이동된다. 이 원기판(11)에 대한 절단 공구(12)의 이동 방향에 있어서, 절연 수지층(52)은 구리 도금층(16)의 하류측에 존재하고 있다. 그 때문에, 구리 도금층(16)을 구성하는 금속이 절단 공구(12)에 이끌려서 늘어나는 것을 방지할 수 있고, 외부 단자(6)에 금속 버가 발생하는 것을 방지할 수 있다. 따라서, 이 반도체 장치는 외부 단자(6)에 금속 버를 가지지 않고, 실장 기판으로의 실장시에, 외부 단자(6)와 실장 기판상의 랜드의 접속 불량 등의 실장 불량을 일으킬 우려가 없다. 또, 금속에 의한 외부 단자 사이에서의 전기적 단락과 같은 불편을 일으킬 우려도 없다.
또한, 각 외부 단자(6)의 박부(61)의 아랫쪽에 설치되어 있는 버 방지층(51)은 박부(61)의 두께와 후부(62)의 두께의 차에 거의 동일한 두께를 가지고, 또 외부 단자(6)의 긴 쪽 방향에 있어서 박부(61)와 동일한 폭을 가지고 있게 하였다. 그러나, 버 방지층(51)의 두께는 박부(61)의 두께와 후부(62)의 두께의 차보다 작아도 된다. 또, 외부 단자(6)의 긴 쪽 방향에 있어서, 버 방지층(51)의 폭은 박부(61)의 폭보다 작아도 된다. 즉, 버 방지층(51)은 외부 단자(6)의 박부(61)와 후부(62)의 단차에 의해서 형성되는 공간내에 들어가도록 설치되어 있으면 된다.
또한, 버 방지층(51)은 반드시 필요로 하는 것은 아니고, 버 방지층(51)이 생략되어도 된다. 버 방지층(51)을 생략한 구성의 반도체 장치는 예를 들어 도 10C에 나타내는 바와 같이, 하측 금속층(14)의 표면, 연속 관통 구멍(15)의 내면 및 상측 금속층(13)의 연속 관통 구멍(15)에 임하는 부분에, 구리 도금층(16)을 형성한 후, 도 10D 및 도 10E에 나타내는 절연 수지층(52)을 형성하는 공정을 실시하지 않고, 그 구리 도금층(16)의 표면에 있어서, 절단 라인 L을 따라서 뻗고, 또 절단 라인 L을 걸치는 소정 폭의 영역을 제외한 영역에, 니켈/금 도금층(17)을 형성함으로써 얻어진다. 버 방지층(51)을 생략한 구성이어도, 외부 단자(6)가 박부(61) 및 후부(62)를 가지고 있으므로, 반도체 장치의 제조시에, 비록 외부 단자(6)의 박부(61)에 금속 버가 생겼다고 해도, 그 금속의 길이가 박부(61)와 후부(62)의 단차 이하이면, 반도체 장치의 실장 기판으로의 실장시에, 그 금속 버가 실장 기판의 표면에 닿지 않는다. 따라서, 외부 단자와 실장 기판상의 랜드의 접속 불량 등의 실장 불량을 일으킬 우려가 없다.
그 외, 특허 청구의 범위에 기재된 사항의 범위에서 여러 가지의 설계 변경을 행하는 것이 가능하다.
본 발명에 의하면, 외부 단자의 금속 버를 가지지 않는 반도체 장치 및 그러한 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (9)

  1. 반도체 칩과,
    상기 반도체 칩을 한쪽면상에 지지하는 지지 기판과,
    상기 지지 기판의 상기 한쪽면에 설치되고, 상기 반도체 칩과 전기 접속되는 내부 단자와,
    상기 지지 기판의 상기 한쪽면과 반대측인 다른쪽면에 설치되고, 상기 지지 기판의 가장자리에 대해서 소정 폭의 간격을 둔 위치로부터 안쪽을 향하여 뻗는 외부 단자와,
    상기 지지 기판의 상기 한쪽면 및 상기 다른쪽면 사이를 관통하여 설치되고, 상기 내부 단자와 상기 외부 단자를 접속하는 접속 배선을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 지지 기판의 단면에는 상기 한쪽면 및 상기 다른쪽면 사이에 걸쳐서, 해당 단면에 있어서 개방되는 그루브(groove)가 형성되어 있고,
    상기 접속 배선은 상기 그루브의 내면을 따라서 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 청구항 1에 있어서,
    상기 지지 기판에는 상기 다른쪽면에서부터 상기 한쪽면으로 향하여 오목하고, 상기 지지 기판의 단면에 있어서 개방되는 요(凹)부와, 상기 한쪽면 및 상기 다른쪽면 사이를 관통하여 상기 요부와 연통하는 관통 구멍이 형성되어 있고,
    상기 접속 배선은 상기 관통 구멍의 내면을 따라서 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 반도체 칩과 그 반도체 칩을 지지하는 지지 기판을 구비하는 반도체 장치를 제조하는 방법으로서,
    절연성을 가지는 원(元)기판의 한쪽면에 있어서 소정의 절단 라인을 걸치는 영역에, 한쪽측 금속층을 형성하는 공정과,
    상기 원기판의 상기 한쪽면과 반대측인 다른쪽면에 있어서, 상기 한쪽측 금속층에 대해서 상기 한쪽면과 직교하는 방향으로 대향하는 위치에, 다른쪽측 금속층을 형성하는 공정과,
    상기 절단 라인을 걸치는 위치에, 상기 다른쪽측 금속층 및 상기 원기판을 연속하여 관통하는 연속 관통 구멍을 형성하는 공정과,
    상기 다른쪽측 금속층의 표면, 상기 연속 관통 구멍의 내면 및 상기 내부 단자의 상기 연속 관통 구멍에 임하는 부분에 금속 도금층을 피착(被着)시키는 도금 공정과,
    상기 도금 공정 후, 상기 절단 라인상으로부터, 상기 원기판의 상기 다른쪽면상의 상기 다른쪽측 금속층 및 상기 금속 도금층을 제거하는 금속 제거 공정과,
    상기 금속 제거 공정 후, 상기 원기판과 절단 공구를, 상기 절단 공구가 상기 원기판의 상기 한쪽면측으로부터 상기 다른쪽면측으로 빠지도록 상대 이동시키고, 상기 원기판을 상기 절단 라인을 따라서 절단하여, 상기 원기판을 지지 기판의 피스(piece)로 분리하는 절단 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 반도체 칩과 그 반도체 칩을 지지하는 지지 기판을 구비하는 반도체 장치를 제조하는 방법으로서,
    절연성을 가지는 원기판의 한쪽면에 있어서 소정의 절단 라인을 걸치는 영역에, 한쪽측 금속층을 형성하는 공정과,
    상기 원기판의 상기 한쪽면과 반대측인 다른쪽면에 있어서, 상기 한쪽측 금속층에 대해서 상기 한쪽면과 직교하는 방향으로 대향하는 위치에, 다른쪽측 금속층을 형성하는 공정과,
    상기 절단 라인에 대해서 서로 대칭을 이루는 2개의 위치에, 상기 다른쪽측 금속층 및 상기 원기판을 연속하여 관통하는 연속 관통 구멍을 형성하는 공정과,
    상기 다른쪽측 금속층의 표면, 각 상기 연속 관통 구멍의 내면 및 상기 내부 단자의 상기 연속 관통 구멍에 임하는 부분에 금속 도금층을 피착시키는 도금 공정과,
    상기 도금 공정 후, 2개의 상기 연속 관통 구멍의 사이로서, 상기 절단 라인을 따르는 방향에 있어서 상기 다른쪽측 금속층의 폭 이상의 폭을 가지는 영역에, 상기 원기판의 상기 다른쪽면측에서부터 상기 한쪽면측으로 오목하고, 2개의 상기 연속 관통 구멍을 연통하는 요부를 형성하는 요부 형성 공정과,
    상기 요부 형성 공정 후, 상기 원기판과 절단 공구를, 상기 절단 공구가 상기 원기판의 상기 한쪽면측으로부터 상기 다른쪽면측으로 빠지도록 상대 이동시키고, 상기 원기판을 상기 절단 라인을 따라서 절단하여, 상기 원기판을 지지 기판의 피스로 분리하는 절단 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 반도체 칩과,
    상기 반도체 칩을 한쪽면상에 지지하는 지지 기판과,
    상기 지지 기판의 상기 한쪽면에 설치되고, 상기 반도체 칩과 전기 접속되는 내부 단자와,
    상기 지지 기판의 상기 한쪽면과 반대측인 다른쪽면에 설치되고, 상기 지지 기판의 가장자리로부터 안쪽을 향하여 뻗는 외부 단자와,
    상기 지지 기판의 상기 한쪽면 및 상기 다른쪽면 사이를 관통하여, 상기 내부 단자와 상기 외부 단자를 접속하는 접속 배선을 포함하고,
    상기 외부 단자는 상기 지지 기판의 가장자리를 따라서 배치되고, 상대적으로 작은 두께를 가지는 박(薄)부와, 상기 박부에 대해서 안쪽으로 배치되고, 상대적으로 큰 두께를 가지는 후(厚)부를 일체적으로 구비하고 있는 것을 특징으로 하는 반도체 장치.
  7. 청구항 6에 있어서,
    상기 박부에 대해서 상기 지지 기판과 반대측에 설치되고, 상기 박부의 두께와 상기 후부의 두께와의 차 이하의 두께를 가지는 버(burr) 방지층을 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  8. 반도체 칩과 그 반도체 칩을 지지하는 지지 기판을 구비하는 반도체 장치를 제조하는 방법으로서,
    절연성을 가지는 원기판의 한쪽면에 있어서 소정의 절단 라인을 걸치는 영역에, 한쪽측 금속층을 형성하는 공정과,
    상기 원기판의 상기 한쪽면과 반대측인 다른쪽면에 있어서, 상기 한쪽측 금속층에 대해서 상기 한쪽면과 직교하는 방향으로 대향하는 위치에, 다른쪽측 금속층을 형성하는 공정과
    상기 절단 라인을 걸치는 위치에, 상기 다른쪽측 금속층 및 상기 원기판을 연속하여 관통하는 연속 관통 구멍을 형성하는 공정과,
    상기 다른쪽측 금속층의 표면, 상기 연속 관통 구멍의 내면 및 상기 내부 단자의 상기 연속 관통 구멍에 임하는 부분에 제1 금속 도금층을 피착시키는 제1 도금 공정과,
    상기 제1 금속 도금층의 표면에 있어서, 상기 절단 라인을 따라서 뻗고, 또 상기 절단 라인을 걸치는 소정 폭의 영역을 제외한 영역에, 제2 금속 도금층을 피 착시키는 제2 도금 공정과,
    상기 제2 도금 공정 후, 상기 원기판과 절단 공구를, 상기 절단 공구가 상기 원기판의 상기 한쪽면측으로부터 상기 다른쪽면측으로 빠지도록 상대 이동시키고, 상기 원기판을 상기 절단 라인을 따라서 절단하여, 상기 원기판을 지지 기판의 피스로 분리하는 절단 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 반도체 칩과 그 반도체 칩을 지지하는 지지 기판을 구비하는 반도체 장치를 제조하는 방법으로서,
    절연성을 가지는 원기판의 한쪽면에 있어서 소정의 절단 라인을 걸치는 영역에, 한쪽측 금속층을 형성하는 공정과,
    상기 원기판의 상기 한쪽면과 반대측인 다른쪽면에 있어서, 상기 한쪽측 금속층에 대해서 상기 한쪽면과 직교하는 방향으로 대향하는 위치에, 다른쪽측 금속층을 형성하는 공정과,
    상기 절단 라인을 걸치는 위치에, 상기 다른쪽측 금속층 및 상기 원기판을 연속하여 관통하는 연속 관통 구멍을 형성하는 공정과,
    상기 다른쪽측 금속층의 표면, 상기 연속 관통 구멍의 내면 및 상기 내부 단자의 상기 연속 관통 구멍에 임하는 부분에 제1 금속 도금층을 피착시키는 제1 도금 공정과,
    상기 제1 도금 공정 후, 상기 원기판의 상기 다른쪽면상에, 상기 절단 라인 을 걸치고, 또 상기 다른쪽측 금속층상의 상기 제1 금속 도금층을 상기 절단 라인을 따르는 방향의 전체 폭에 걸쳐서 덮도록, 절연성 수지로 이루어지는 절연 수지층을 형성하는 절연 수지층 형성 공정과,
    상기 제1 금속 도금층의 표면에 제2 금속 도금층을 피착시키는 제2 도금 공정과,
    상기 제2 도금 공정 후, 상기 원기판과 절단 공구를, 상기 절단 공구가 상기 원기판의 상기 한쪽면측으로부터 상기 다른쪽면측으로 빠지도록 상대 이동시키고, 상기 원기판을 상기 절단 라인을 따라서 절단하여, 상기 원기판을 지지 기판의 피스로 분리하는 절단 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020077023205A 2005-04-15 2006-04-12 반도체 장치 및 반도체 장치의 제조 방법 KR20080003802A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00118564 2005-04-15
JP2005118565A JP4728032B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法
JP2005118564A JP4723275B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法
JPJP-P-2005-00118565 2005-04-15

Publications (1)

Publication Number Publication Date
KR20080003802A true KR20080003802A (ko) 2008-01-08

Family

ID=37115060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023205A KR20080003802A (ko) 2005-04-15 2006-04-12 반도체 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20090289342A1 (ko)
KR (1) KR20080003802A (ko)
TW (1) TW200707666A (ko)
WO (1) WO2006112337A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612325B1 (ko) 2023-10-26 2023-12-12 주식회사 고산건업 터널내 피난 유도 픽토그램용 축광도료 조성물 및 이를 이용한 시공법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US8609467B2 (en) * 2009-03-31 2013-12-17 Sanyo Semiconductor Co., Ltd. Lead frame and method for manufacturing circuit device using the same
TWI624021B (zh) * 2013-04-23 2018-05-11 萬國半導體（開曼）股份有限公司 薄型功率器件及其製備方法
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
JP2016529729A (ja) * 2013-08-28 2016-09-23 キュベイコン リミテッド 半導体ダイおよびパッケージジグソーサブマウント
JP6325346B2 (ja) * 2014-05-28 2018-05-16 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6501461B2 (ja) * 2014-07-30 2019-04-17 シチズン電子株式会社 メッキ膜の剥離防止方法、部品集合体および発光装置
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access
US11107753B2 (en) * 2018-11-28 2021-08-31 Semiconductor Components Industries, Llc Packaging structure for gallium nitride devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US20020053742A1 (en) * 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JPH10313157A (ja) * 1997-05-12 1998-11-24 Alps Electric Co Ltd プリント基板
KR100259359B1 (ko) * 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
JP2000307200A (ja) * 1999-04-23 2000-11-02 Kyocera Corp 多数個取りセラミック配線基板
JP2001177002A (ja) * 1999-10-05 2001-06-29 Murata Mfg Co Ltd モジュール基板及びその製造方法
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612325B1 (ko) 2023-10-26 2023-12-12 주식회사 고산건업 터널내 피난 유도 픽토그램용 축광도료 조성물 및 이를 이용한 시공법

Also Published As

Publication number Publication date
US20090289342A1 (en) 2009-11-26
WO2006112337A1 (ja) 2006-10-26
TW200707666A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
KR20080003802A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
CN102111951B (zh) 多层布线基板
KR20090049998A (ko) 배선기판 및 그 제조방법
JP2001186725A (ja) プレス成形されたｖ字状溝パンケーキ型スリップリング
JP2007095927A (ja) 配線基板およびその製造方法
US8416577B2 (en) Coreless substrate and method for making the same
US20090179305A1 (en) Substrate and manufacturing method of the same
KR20170092309A (ko) 양면 패키지 모듈 및 기판 스트립
US11749589B2 (en) Module
JP2005051144A (ja) 半導体装置の製造方法
JP5295807B2 (ja) 配線基板多数個取り用の母基板
JP2008153441A (ja) 配線基板およびその製造方法
US10985030B2 (en) Method for manufacturing semiconductor device
JP3810867B2 (ja) マイクロ波半導体集積回路、及びその製造方法
US7171744B2 (en) Substrate frame
US7926165B2 (en) Micro antenna and method of manufacturing the same
JP2004128230A (ja) 電子部品実装装置とその製造方法
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
KR102267167B1 (ko) 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조
JPWO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
CN114731763A (zh) 内埋电路板及其制造方法
KR100934678B1 (ko) 회로 기판과 그 제조 방법
US9601405B2 (en) Semiconductor package with an enhanced thermal pad

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application