WO2006112337A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2006112337A1
WO2006112337A1 PCT/JP2006/307777 JP2006307777W WO2006112337A1 WO 2006112337 A1 WO2006112337 A1 WO 2006112337A1 JP 2006307777 W JP2006307777 W JP 2006307777W WO 2006112337 A1 WO2006112337 A1 WO 2006112337A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
metal layer
cutting line
original substrate
support substrate
Prior art date
Application number
PCT/JP2006/307777
Other languages
English (en)
French (fr)
Inventor
Yasumasa Kasuya
Sadamasa Fujii
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005118565A external-priority patent/JP4728032B2/ja
Priority claimed from JP2005118564A external-priority patent/JP4723275B2/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US11/918,211 priority Critical patent/US20090289342A1/en
Priority to CN2006800121029A priority patent/CN101160657B/zh
Publication of WO2006112337A1 publication Critical patent/WO2006112337A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Definitions

  • the present invention relates to a semiconductor device including a semiconductor chip and a support substrate that supports the semiconductor chip, and a method for manufacturing such a semiconductor device.
  • a semiconductor chip and a supporting substrate that supports the semiconductor chip on one surface are provided, and the other surface of the supporting substrate is mounted on the mounting substrate with the surface facing the mounting substrate (wiring substrate).
  • Semiconductor devices are known.
  • the support substrate has an internal terminal electrically connected to the semiconductor chip on one surface to which the semiconductor chip is bonded.
  • an external terminal for electrical connection with a land (electrode) on the mounting substrate is formed on the other surface opposite to the one surface. Grooves are formed on the end surface of the support substrate. Connection wiring is formed along the inner surface of the groove. The internal terminal and the external terminal are electrically connected by the connection wiring.
  • Such a supporting substrate is obtained by dicing an insulating original substrate on which internal terminals, external terminals, connection wirings, and the like are patterned along a cutting line (dicing line) set in a lattice shape. It is obtained by cutting with a cutting tool such as a blade. More specifically, in the state of the original substrate, the internal terminal is formed across the cutting line on one surface of the original substrate. The external terminal is formed at a position facing the internal terminal on the other surface of the original substrate. A through hole that penetrates the internal terminal, the base substrate, and the external terminal extends across the cutting line. A metal plating layer is deposited on the inner surface of the through hole.
  • the external terminal made of metal has ductility, when it is cut by the cutting tool, the one side side force of the original substrate is extended by being pulled by the cutting tool that can be pulled out to the other side. As a result, so-called metal flash may be generated. Such a metal beam of the external terminal may cause an electrical short circuit with another external terminal. Further, when the metal beam comes into contact with the surface of the mounting substrate and the semiconductor device is lifted from the mounting substrate, there is a risk of causing a connection failure between the external terminal and the land on the surface of the mounting substrate.
  • an object of the present invention is to provide a semiconductor device that does not have a metal beam of an external terminal, and a method for manufacturing such a semiconductor device.
  • a semiconductor device is provided with a semiconductor chip, a support substrate that supports the semiconductor chip on one surface, and the one surface of the support substrate.
  • An internal terminal to be connected and an external terminal provided on the other surface opposite to the one surface of the support substrate and extending inward from a position having a predetermined width with respect to an edge of the support substrate And a connection wiring provided penetrating between the one surface and the other surface of the support substrate and connecting the internal terminal and the external terminal.
  • the external terminal extends inwardly from a position spaced a predetermined width from the edge of the support substrate on the other surface of the support substrate. That is, no external terminal exists in a region having a predetermined width along the edge of the support substrate on the other surface of the support substrate. Therefore, when the original substrate is cut along the cutting line to be cut into the support substrate, the cutting tool is pulled out from one side of the original substrate (same surface as one side of the support substrate) to the other side. Even if moved, the metal constituting the external terminal is not pulled by the cutting tool and extended. Therefore, there is no possibility that a metal flash is generated on the external terminal. Therefore, this semiconductor device does not have a metal beam at the external terminal, and causes an electrical short circuit between the external terminals or when the external terminal is mounted on the mounting board, the land on the mounting board. There is no risk of poor connection with the product.
  • a groove that is opened at the end surface is formed between the one surface and the other surface, and the connection wiring is formed along the inner surface of the groove. It may be.
  • a step of forming a one-side metal layer in a region straddling a predetermined cutting line on one surface of an insulating original substrate, and a step opposite to the one surface of the original substrate A step of forming the other side metal layer at a position opposite to the one side metal layer in a direction perpendicular to the one side surface, and a position across the cutting line.
  • a step of forming a continuous through hole continuously penetrating the side metal layer and the original substrate, and a portion facing the surface of the other side metal layer, the inner surface of the continuous through hole, and the continuous through hole of the internal terminal A plating step for depositing a metal plating layer on the metal, and a metal removal for removing the metal layer on the other side and the metal plating layer on the other surface of the original substrate from the cutting line after the plating step.
  • Process and the metal removal After the leaving step, the original substrate and the cutting tool are moved relative to each other so that the cutting tool comes out from the one surface side of the original substrate to the other surface side, and the original substrate is moved along the cutting line. And a cutting process in which the original substrate is cut into individual pieces of the support substrate.
  • the other side metal layer on the cutting line and the metal plating layer on the other side metal layer are removed.
  • the one side metal layer straddling the cutting line is divided into two.
  • Each part of the one side metal layer after the division becomes an internal terminal of the supporting board on both sides of the cutting line.
  • the metal plating layer deposited on the inner surface of the continuous through hole and the continuous through hole of the one side metal layer is divided into two by cutting along the cutting line.
  • Each part of the metal plating layer after the division becomes connection wiring connected to the internal terminals of the support substrate on both sides of the cutting line.
  • the other metal layer and the metal plating layer deposited on the surface of the other metal layer serve as external terminals.
  • the metal constituting the external terminal does not exist on the cutting line, so that the metal constituting the external terminal extends by being pulled by the cutting tool. There is no such thing as. Therefore, there is no possibility that a metal flash is generated on the external terminal. Therefore, since the semiconductor device manufactured by the above-described manufacturing method does not have a metal beam at the external terminal, an electrical short circuit between the external terminals occurs or when the external device is mounted on the mounting board, There is no risk of poor connection (mounting failure) between the terminal and the land on the mounting board.
  • the support substrate is recessed from the other surface toward the one surface and penetrates between a recess opened at an end surface of the support substrate and between the one surface and the other surface.
  • a through hole communicating with the recess is formed, and the connection wiring may be formed along the inner surface of the through hole.
  • a step of forming a one-side metal layer in a region straddling a predetermined cutting line on one surface of an insulating original substrate, and a step opposite to the one surface of the original substrate Forming the other side metal layer at a position opposite to the one side metal layer in a direction orthogonal to the one side surface, and symmetrical with respect to the cutting line.
  • the width of the side metal layer A recess is formed in a region to be recessed from the other surface side of the original substrate to the one surface side, and a recess that communicates the two continuous through holes is formed.
  • the original substrate is cut.
  • the tool is relatively moved so that the cutting tool comes out from the one surface side of the original substrate to the other surface side, the original substrate is cut along the cutting line, and the original substrate is cut into the support substrate. It can be manufactured by a method including a cutting step of cutting into pieces.
  • the continuous metal through holes that continuously penetrate the lower metal layer and the original substrate are symmetrical with respect to the cutting line. Formed in two positions. Furthermore, after the plating process, a recess is formed in the region on the cutting line between the two continuous through holes.
  • the one side metal layer straddling the cutting line is divided into two. Each part of the one side metal layer after the division becomes an internal terminal of the support substrate on both sides of the cutting line.
  • the recess that communicates the two continuous through holes is divided into two.
  • Each part of the recessed part after the division becomes a recessed part of the support substrate on both sides of the cutting line.
  • the two continuous through-holes are through-holes communicating with the recesses in each support substrate.
  • the metal plating layer deposited on the inner surface of the through hole (continuous through hole) and the part facing the through hole of the one-side metal layer serves as a connection wiring connected to the internal terminal. Further, in each support substrate, the other metal layer and the metal plating layer deposited on the surface of the other metal layer serve as external terminals.
  • a semiconductor device is provided with a semiconductor chip, a support substrate that supports the semiconductor chip on one surface, and the one surface of the support substrate.
  • An internal terminal electrically connected to the chip, an external terminal provided on the other surface opposite to the one surface of the support substrate and extending inward from an edge of the support substrate, and the support substrate Connection wiring that penetrates between the one surface and the other surface and connects the internal terminal and the external terminal is included.
  • the external terminal is disposed along an edge of the support substrate, and has a thin portion having a relatively small thickness and a thickness having a relatively large thickness disposed inward with respect to the thin portion. Part.
  • the external terminal is disposed along the edge of the support substrate and has a thin portion having a relatively small thickness, and a thick portion having a relatively large thickness that is disposed inward with respect to the thin portion. Are integrated.
  • the external terminal is relative to the edge side of the support substrate (thin part)
  • the inner side portion (thick portion) of the support substrate is formed relatively thick. Therefore, even when a metal flash occurs in the thin part of the external terminal during manufacturing of the semiconductor device, if the length of the metal flash is equal to or less than the step between the thin part and the thick part, the semiconductor device is mounted on the mounting substrate.
  • the metal beam does not contact the surface of the mounting substrate. Therefore, there is no possibility of causing a mounting failure such as a connection failure between the external terminal and the land on the mounting substrate.
  • a semiconductor device having such a configuration includes, for example, a step of forming a one-side metal layer in a region straddling a predetermined cutting line on one surface of an insulating original substrate, and the one of the original substrates.
  • a second plating step for depositing a second metal plating layer in a region excluding (region)) and after the second plating step, the original substrate and the cutting tool are connected to each other by the cutting tool.
  • the other-side metal layer and the first metal plating layer are formed on a region along the cutting line on the other surface of the original substrate.
  • the other metal layer, the first metal plating layer, and the second metal plating layer are formed. That is, the metal layer on the region along the cutting line is formed thinner than the metal layer on the other region. Therefore, cut the cutting tool on one side of the original board. Even if a metal flash is generated in the metal layer on the area along the cutting line by moving it from the side to the other side, the length of the metal flash is larger than the thickness of the second metal plating layer. If it is small, when the semiconductor device manufactured by this manufacturing method is mounted on the mounting substrate, the metal beam does not contact the surface of the mounting substrate. Therefore, there is no possibility of causing a mounting failure such as a connection failure between the external terminal and the land on the mounting board.
  • the original substrate is cut along the cutting line, it is divided into one side metal layer straddling the cutting line.
  • Each part of the one side metal layer after the division becomes an internal terminal of the support substrate on both sides of the cutting line.
  • the first metal plating layer deposited on the inner surface of the continuous through hole and the continuous through hole of the one side metal layer is divided into two by cutting along the cutting line.
  • Each part of the first metal plating layer after the division becomes a connection wiring connected to the internal terminals of the support substrate on both sides of the cutting line.
  • the other metal layer and the first metal plating layer are divided into two. In each support substrate, the other metal layer after division and each part of the first metal plating layer and the second metal plating layer deposited on the first metal plating layer serve as external terminals.
  • a step of forming a one-side metal layer in a region straddling a predetermined cutting line on one surface of an insulating original substrate, and a step opposite to the one surface of the original substrate A step of forming the other side metal layer at a position opposite to the one side metal layer in a direction perpendicular to the one side surface, and a position across the cutting line.
  • a step of forming a continuous through hole continuously penetrating the side metal layer and the original substrate, and a portion facing the surface of the other side metal layer, the inner surface of the continuous through hole, and the continuous through hole of the internal terminal A first plating step for depositing a first metal plating layer on the first substrate, and after the first plating step, on the other surface of the original substrate, straddling the cutting line and on the other metal layer The first metal plating layer to the cutting line
  • An insulating resin layer forming step of forming an insulating resin layer made of an insulating resin so as to cover the entire width in the direction along the direction, and depositing a second metal plating layer on the surface of the first metal plating layer A second plating step, and after the second plating step, the original substrate and the cutting tool are cut off.
  • a cutting step of cutting the original substrate along the cutting line by relatively moving the tool so as to come out from the one surface side of the original substrate to the other surface side, and cutting the original substrate into individual pieces of the support substrate It can
  • the first metal plating layer is used as a cutting line on the cutting line.
  • An insulating resin layer is formed so as to cover the entire width along the direction.
  • the original substrate is cut along the cutting line to be cut into individual pieces of the support substrate.
  • the one side metal layer straddling the cutting line is divided into two. Each part of the one side metal layer after the division becomes an internal terminal of the supporting board on both sides of the cutting line.
  • the first metal plating layer and the second metal plating layer deposited on the inner surface of the continuous through hole and the continuous through hole of the one-side metal layer are divided into two. The portions of the first metal plating layer and the second metal plating layer after the division become connection wirings connected to the internal terminals of the support substrate on both sides of the cutting line.
  • the other metal layer and the first metal plating layer are divided into two.
  • the second metal plating layer deposited on the other metal layer and the first metal plating layer and the first metal plating layer after the division serve as external terminals.
  • the insulating resin layer on the first metal plating layer is also divided into two. Each part of the insulating resin layer after the division becomes a flash prevention layer.
  • the cutting tool is moved so as to come out from the one surface side to the other surface side of the original substrate.
  • the insulating resin layer is present downstream of the first metal plating layer. Therefore, it is possible to prevent the metal constituting the first metal plating layer from being pulled and extended by the cutting tool, and it is possible to prevent the metal flash from being generated at the external terminal. Therefore, the semiconductor device manufactured by this method does not have a metal beam at the external terminal, and when mounting on the mounting board, mounting defects such as a connection failure between the external terminal and the land on the mounting board are caused. There is no risk. Also, there is no risk of problems such as electrical shorts between external terminals due to metal flash.
  • FIG. 1 A perspective view schematically showing a configuration of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a perspective view of the vicinity of the connection wiring of the semiconductor device shown in FIG.
  • FIG. 3A is a view for explaining the method for manufacturing the semiconductor device shown in FIG. 1 (step of forming continuous through holes), and schematically shows the lower surface of the support substrate.
  • FIG. 3B is a view for explaining the method for manufacturing the semiconductor device shown in FIG. 1 (process for forming continuous through holes), and is a cross-sectional view when the semiconductor device is cut along the cutting line AA shown in FIG. 3A It is.
  • FIG. 3C A diagram for explaining the manufacturing method of the semiconductor device shown in FIG. 1 (process for forming a copper plating layer (plating step)), and cutting the semiconductor device along the cutting line A—A shown in FIG. 3A It is sectional drawing when doing.
  • FIG. 3D This is a diagram for explaining the method for manufacturing the semiconductor device shown in FIG. 1 (the step of forming a nickel Z gold plating layer (plating step)), and shows the semiconductor device at the cutting line A—A shown in FIG. 3A. It is sectional drawing when a device is cut.
  • FIG. 3 is a diagram schematically showing a lower surface of a support substrate.
  • ⁇ 3F is a diagram for explaining the manufacturing method of the semiconductor device shown in FIG. 1 (the process of cutting the original substrate into individual pieces of the support substrate (cutting process)), which is taken along the cutting line BB shown in FIG. 3E.
  • FIG. 6 is a cross-sectional view when the semiconductor device is cut.
  • FIG. 4 A cross-sectional view of an end portion of the semiconductor device shown in FIG.
  • FIG. 5 is a cross-sectional view of an end portion of a semiconductor device according to another embodiment of the present invention.
  • FIG. 6A is a view for explaining the method for manufacturing the semiconductor device shown in FIG. 5 (step of forming continuous through holes), and schematically shows the lower surface of the support substrate.
  • FIG. 6B is a view for explaining the method for manufacturing the semiconductor device shown in FIG. 5 (process for forming continuous through holes), and is a cross-sectional view when the semiconductor device is cut along the cutting line CC shown in FIG. 6A It is.
  • FIG. 6C is a diagram for explaining the method of manufacturing the semiconductor device shown in FIG. 5 (process for forming a copper plating layer (plating step)) when the semiconductor device is cut along the cutting line CC shown in FIG. 6A.
  • FIG. 5 process for forming a copper plating layer (plating step)
  • FIG. 6D is a view for explaining the method for manufacturing the semiconductor device shown in FIG. 5 (step of forming a recess (recess formation step)), and schematically showing the lower surface of the support substrate.
  • FIG. 6E is a view for explaining the method for manufacturing the semiconductor device shown in FIG. 5 (step of forming a recess (recess forming step)), in which the semiconductor device is cut along the cutting line DD shown in FIG. 6D FIG.
  • FIG. 6F is a diagram for explaining the manufacturing method of the semiconductor device shown in FIG. 5 (the step of forming the nickel Z gold plating layer (plating step)), and shows the semiconductor device along the cutting line DD shown in FIG. 6D. It is sectional drawing when a device is cut.
  • FIG. 6G is a diagram for explaining the manufacturing method of the semiconductor device shown in FIG. 5 (step of cutting the original substrate into individual pieces of the support substrate (cutting step)), which is taken along the cutting line DD shown in FIG. 6D.
  • FIG. 6 is a cross-sectional view of the semiconductor device when cut.
  • FIG. 7A is a cross-sectional view for explaining another method for manufacturing the semiconductor device shown in FIG. 1 (step of removing the lower metal layer and the copper plating layer on the lower metal layer (metal removal step)). is there
  • FIG. 7B is a cross-sectional view for explaining another method for manufacturing the semiconductor device shown in FIG. 1 (step of forming a nickel Z-plated layer).
  • FIG. 8 is a perspective view schematically showing a configuration of a semiconductor device according to still another embodiment of the present invention.
  • FIG. 9 is a perspective view of the vicinity of the connection wiring of the semiconductor device shown in FIG.
  • FIG. 10A is a view for explaining the method of manufacturing the semiconductor device shown in FIG. 8 (step of forming continuous through holes), and schematically shows the lower surface of the support substrate.
  • FIG. 10B is a view for explaining the method of manufacturing the semiconductor device shown in FIG. 8 (step of forming a continuous through hole), and is a cross-section when the semiconductor device is cut along the cutting line AA shown in FIG. 10A.
  • FIG. 10C is a view for explaining the method for manufacturing the semiconductor device shown in FIG. 8 (step of forming a copper plating layer (first plating step)), and shows the semiconductor device along the cutting line A—A shown in FIG. 10A. It is sectional drawing when cutting.
  • FIG. 10D] is a view for explaining the method for manufacturing the semiconductor device shown in FIG. 8 (process for forming an insulating resin layer (insulating resin layer forming process)), and schematically showing the lower surface of the support substrate.
  • 10E] is a view for explaining the manufacturing method (insulating resin layer forming step) of the semiconductor device shown in FIG. 8, and is a cross-sectional view when the semiconductor device is cut along the cutting line BB shown in FIG. 10D It is.
  • FIG. 10 is a view for explaining the manufacturing method of the semiconductor device shown in FIG. 8 (step of forming the nickel Z gold plating layer (second plating step)), and shows a cutting line B-B shown in FIG. 10D.
  • FIG. 6 is a cross-sectional view of the semiconductor device when cut.
  • ⁇ 10G is a diagram for explaining the manufacturing method of the semiconductor device shown in FIG. 8 (the process of cutting the original substrate into individual pieces of the support substrate (cutting process)), and is cut along the cutting line BB shown in FIG. It is sectional drawing when a conductor apparatus is cut
  • FIG. 11 is a cross-sectional view of an end portion of the semiconductor device shown in FIG.
  • Copper plating layer (metal plating layer; first metal plating layer)
  • Nickel Z gold plating layer (metal plating layer; second metal plating layer)
  • FIG. 1 is a perspective view schematically showing a configuration of a semiconductor device according to an embodiment of the present invention.
  • This semiconductor device includes a support substrate 1, one surface of the support substrate 1 (upper surface in FIG. 1; hereinafter referred to as “upper surface”) 1 A supported on 1 A, the upper surface 1 A of the support substrate 1 and the semiconductor A sealing resin 3 for sealing the chip 2 is provided.
  • the support substrate 1 also has an insulating resin (for example, glass epoxy resin) force.
  • the support substrate 1 is formed in a rectangular plate shape.
  • the upper surface 1A of the support substrate 1 has a plurality of (this implementation) at each end on one side and the other side.
  • three internal terminals 4 are arranged at predetermined intervals in the direction along each side edge.
  • Each internal terminal 4 is made of, for example, copper and is formed in a rectangular thin plate shape extending inwardly from an edge of the upper surface 1A of the support substrate 1.
  • the dip pad 5 has substantially the same width (dimension) as the support substrate 1 in the direction along the arrangement direction of the plurality of internal terminals 4 at each end.
  • the die pad 5 has a width substantially the same as that of the semiconductor chip 2 in a direction perpendicular to the arrangement direction.
  • the other surface opposite to the upper surface 1A of the support substrate 1 (the lower surface in FIG. 1; hereinafter referred to as the “lower surface”) 1B is provided in the thickness direction of the support substrate 1 (perpendicular to the upper surface 1A and the lower surface 1B).
  • the external terminals 6 are respectively formed at positions facing the internal terminals 4 and a plurality of positions facing the die pad 5 in the direction in which the internal pads 4 face each other.
  • Each external terminal 6 is formed in a rectangular thin plate shape extending inward from a position spaced by a predetermined width W (see FIG. 4) with respect to each edge of the lower surface 1B of the support substrate 1.
  • grooves 7 each having a semicircular cross section are provided between each external terminal 6 and the internal terminal 4 or the die pad 5 opposed to each of the external terminals 6. And the lower surface 1B.
  • connection wiring 8 made of a thin metal layer is formed on the inner surface of each groove 7.
  • Each connection wiring 8 has an end (upper end) on the upper surface 1A side of the support substrate 1 connected to the internal terminal 4 or the die pad 5. Further, as shown in FIG. 2, each connection wiring 8 has an end (lower end) on the lower surface 1B side connected to the external terminal 6 at the deepest portion of the groove 7.
  • the internal terminal 4 and the external terminal 6 opposite to the internal terminal 4 are electrically connected via the connection wiring 8.
  • the die pad 5 and the external terminal 6 facing the die pad 5 are electrically connected via the connection wiring 8.
  • the semiconductor chip 2 is die-bonded on the die pad 5 with the surface on which the functional element is formed (device forming surface) facing upward.
  • a plurality (six in this embodiment) of pads 9 are formed on the surface of the semiconductor chip 2.
  • Each pad 9 is electrically connected to the internal terminal 4 by a bonding wire 10 (wire bond Ding).
  • the lower surface 1B of the support substrate 1 is opposed to a mounting substrate (wiring substrate) (not shown), and the external terminals 6 are joined to lands (electrodes) on the mounting substrate. Mounting on the mounting substrate is achieved.
  • 3A to 3F are views for explaining a method of manufacturing this semiconductor device.
  • this semiconductor device is obtained by bonding the semiconductor chip 2 on one surface (upper surface) 11 A of the original substrate 11, and then connecting each semiconductor chip 2. It is obtained by cutting the original substrate 11 with a cutting tool 12 such as a dicing blade along a cutting line (dicing line) L set in a lattice shape surrounding the periphery of the substrate.
  • a cutting tool 12 such as a dicing blade along a cutting line (dicing line) L set in a lattice shape surrounding the periphery of the substrate.
  • a metal layer for example, a copper layer
  • a metal layer is initially formed on the entire upper surface 11A of the original substrate 11 and the other surface (lower surface) 11B on the opposite side.
  • a plurality of upper metal layers 13 are formed across the cutting line L on the upper surface 11A.
  • the lower surface 11B has a position facing each upper metal layer 13 and the original substrate 11 in the thickness direction (a direction orthogonal to the upper surface 11A and the lower surface 11B).
  • the lower metal layer 14 is formed across the cutting line L.
  • continuous through-holes 15 having an elliptical cross section that continuously penetrate each lower metal layer 14 and the original substrate 11 are formed at positions straddling the cutting line L.
  • the continuous through-hole 15 can be formed by, for example, a laser or etching cache from the lower surface 11B side of the original substrate 11.
  • the surface of the lower metal layer 14 (the lower surface), the inner surface of the continuous through-hole 15 and the continuous through-hole of the upper metal layer 13 by copper plating from the lower surface 11B side of the original substrate 11
  • a copper plating layer 16 is formed (deposited).
  • the semiconductor chip 2 is bonded onto each die pad 5 on the upper surface 11A of the original substrate 11.
  • the pads 9 of each semiconductor chip 2 are electrically connected to the internal terminals 4 by bonding wires 10.
  • the cutting tool 12 is inserted so as to come out from the upper surface 11A side of the original substrate 11 to the lower surface 11B side, and the original substrate 11 is cut along the cutting line L. Thereby, the original substrate 11 is cut into pieces of the support substrate 1.
  • the upper metal layer 13 straddling the cutting line L is divided into two. Each part of the upper metal layer 13 after the division becomes the internal terminal 4 of the support board 1 on both sides of the cutting line L. Further, by cutting along the cutting line L, the continuous through-holes 15 straddling the cutting line L are divided as grooves 7 on the end surface 1C of the support substrate 1 on both sides of the cutting line L. Further, the copper plating layer 16 and the nickel Z gold plating layer 17 deposited on the inner surface of the continuous through hole 15 and the continuous through hole 15 of the upper metal layer 13 are divided into two.
  • the copper plating layer 16 and the nickel Z gold plating layer 17 are connected to wiring 8 connected to the internal terminals 4 of the support substrate 1 on both sides of the partial force cutting line L.
  • the lower metal layer 14 the copper plating layer 16 and the nickel Z gold plating layer 17 deposited on the surface constitute the external terminal 6.
  • FIG. 5 is a cross-sectional view of an end portion of a semiconductor device according to another embodiment of the present invention.
  • parts corresponding to those shown in FIG. 4 are given the same reference numerals as in FIG. In the following, only the parts different from the above-described embodiment will be described, and the description of the same parts as the above-described embodiment will be omitted.
  • the groove 7 is formed on the end surface 1C of the support substrate 1, and the inner surface of the upper surface 1A of the support substrate 1 is formed by the connection wiring 8 formed along the inner surface of the groove 7.
  • the configuration in which the part terminal 4 or the die pad 5 and the external terminal 6 on the lower surface 1B are connected is taken up.
  • the lower surface 1B force of the support substrate 1 is also recessed toward the upper surface 1A at the end portion of the support substrate 1, and a recess portion 18 that is opened at the end surface 1C of the support substrate 1 is formed. Has been.
  • a through-hole 19 that penetrates between the upper surface 1 A and the lower surface 1 B of the support substrate 1 and communicates with the recess 18 is formed inside the support substrate 1 with respect to the recess 18.
  • the internal terminals 4 or the die pad 5 on the upper surface 1A of the support substrate 1 and the external terminals 6 on the lower surface 1B are connected by connection wirings 8 formed along the inner surface of the through hole 19.
  • 6A to 6G are views for explaining a method of manufacturing the semiconductor device shown in FIG.
  • the upper metal layer 13 and the lower metal layer 14 are patterned on the upper surface 11A and the lower surface 11B of the original substrate 11, respectively. Thereafter, as shown in FIGS. 6A and 6B, two continuous through-holes 20 having a circular cross section that continuously penetrate each lower metal layer 14 and the original substrate 11 are symmetrical with respect to the cutting line L. Formed in position.
  • the continuous through-hole 15 can be formed by, for example, a laser or etching cache on the lower surface 11B side of the original substrate 11.
  • FIG. 6D and FIG. 6E Thereafter, as shown in FIG. 6D and FIG. 6E, in the direction along the cutting line L, between the two continuous through holes 20 formed at positions symmetrical to each other with respect to the cutting line L.
  • a rectangular region having a width equal to or greater than the width of the lower metal layer 14 and having a width approximately equal to the distance between the central axes of the two continuous through holes 20 in the direction perpendicular to the cutting line L (shown by a broken line in FIG. 6D).
  • a recess 21 is formed that is recessed from the lower surface 11 B side of the original substrate 11 to the upper surface 11 A side.
  • the recess 21 communicates two continuous through holes 20 formed at positions symmetrical to the cutting line L.
  • the recess 21 can be formed by laser or etching from the lower surface 11B side of the original substrate 11.
  • the semiconductor chip 2 is bonded onto each die pad 5 on the upper surface 11A of the original substrate 11.
  • the pads 9 of each semiconductor chip 2 are electrically connected to the internal terminals 4 by bonding wires 10.
  • the cutting tool 12 is inserted so as to come out from the upper surface 11A side of the original substrate 11 to the lower surface 11B side, and the original substrate 11 is cut along the cutting line L. Thereby, the original substrate 11 is cut into pieces of the support substrate 1.
  • the upper metal layer 13 straddling the cutting line L is divided into two. Each portion of the upper metal layer 13 after the division becomes the internal terminal 4 of the support substrate 1 on both sides of the cutting line L. Further, by cutting along the cutting line L, the concave portion 21 communicating the two continuous through holes 20 is divided into two. Each portion of the recessed portion 21 after the division becomes the recessed portion 18 of the support substrate 1 on both sides of the cutting line L. Further, the two continuous through holes 20 serve as through holes 19 communicating with the recesses 18 in each support substrate 1.
  • connection wiring 8 is connected to terminal 4.
  • the lower metal layer 14 the copper plating layer 16 and the nickel Z gold plating layer 17 deposited on this surface constitute the external terminal 6.
  • a continuous through hole 20 that continuously penetrates the side metal layer 14 and the original substrate 11 is formed at two positions that are symmetrical to each other with respect to the cutting line. Further, after the copper plating layer 16 is formed, a recess 21 is formed in a rectangular region 22 on the cutting line L between the two continuous through holes 20.
  • the metal wire is not generated in the connection wiring 8 in addition to the fact that the external terminal 6 does not have a metal flash. Compared with the configuration shown in FIG. It is possible to more reliably prevent the occurrence of electrical shorts between 6 and poor connection between the external terminal 6 and the land on the mounting board (mounting failure).
  • a nickel Z gold plating layer 17 may be formed on the surface of the copper plating layer 16.
  • the copper plating layer 16 is formed, and the nickel plating layer and the gold plating layer do not grow on the portion (the portion where the copper plating layer 16 on the cutting line L is removed). Layer 17 is not formed. Therefore, when the original substrate 11 is cut by the cutting tool 12 (see FIG. 3F), the metal constituting the external terminal 6 is not pulled and extended by the cutting tool 12. Therefore, there is no possibility that a metal flash will be generated on the external terminal 6.
  • FIG. 8 is a perspective view schematically showing a configuration of a semiconductor device according to still another embodiment of the present invention.
  • the semiconductor device includes a support substrate 1, a semiconductor chip 2 supported on one surface 1A of the support substrate 1 (the upper surface in FIG. 8; hereinafter referred to as “upper surface 1A”), and the upper surface 1A of the support substrate 1. And a sealing resin 3 for sealing the semiconductor chip 2.
  • the support substrate 1 also has an insulating resin (for example, glass epoxy resin) force.
  • the support substrate 1 is formed in a rectangular plate shape.
  • each internal terminal 4 is made of, for example, copper and is formed in a rectangular thin plate shape extending inwardly from an edge of the upper surface 1A of the support substrate 1.
  • the dip pad 5 has substantially the same width (dimension) as the support substrate 1 in the direction along the arrangement direction of the plurality of internal terminals 4 at each end.
  • the die pad 5 has a width substantially the same as that of the semiconductor chip 2 in a direction perpendicular to the arrangement direction.
  • the thickness direction of the support substrate 1 (the upper surface 1A and the lower surface 1B) In the direction orthogonal to each other, external terminals 6 are formed at positions facing the internal terminals 4 and at a plurality of positions facing the die pad 5, respectively.
  • Each external terminal 6 extends inwardly from each edge of the lower surface 1B of the support substrate 1 as shown in FIG.
  • Each external terminal 6 is provided along the edge of the lower surface 1B of the support substrate 1, and has a thin portion 61 having a relatively small thickness, and is disposed inward with respect to the thin portion 61, and is relatively A thick portion 62 having a large thickness is integrally provided.
  • a flash prevention layer 51 that also has an insulating grease (for example, solder resist) force is provided under the thin portion 61 of each external terminal 6, a flash prevention layer 51 that also has an insulating grease (for example, solder resist) force is provided.
  • the flash prevention layer 51 has a thickness substantially equal to the difference between the thickness of the thin portion 61 and the thickness of the thick portion 62 (step difference between the thin portion 61 and the thick portion 62). Further, the flash prevention layer 51 has the same width as the thin portion 61 in the longitudinal direction of the external terminal 6.
  • the surface (lower surface) of the flash prevention layer 51 is located on the same plane as the surface (lower surface) of the thick portion 62 of the external terminal 6, and continues to the surface of the thick portion 62 without a step.
  • grooves 7 having a semicircular cross section are formed so as to penetrate the external terminals 6 and the support substrate 1 in the thickness direction.
  • connection wiring 8 made of a thin metal layer is formed on the inner surface of each groove 7.
  • Each connection wiring 8 The end portion (upper end portion) on the upper surface 1 A side of the support substrate 1 is connected to the internal terminal 4 or the die pad 5. Further, as shown in FIG. 9, each connection wiring 8 is connected to the end (lower end) force external terminal 6 on the lower surface 1B side.
  • the internal terminal 4 and the external terminal 6 facing the internal terminal 4 are electrically connected via the connection wiring 8.
  • the die pad 5 and the external terminal 6 opposite to the die pad 5 are electrically connected via the connection wiring 8.
  • the semiconductor chip 2 is die-bonded on the die pad 5 with the surface on which the functional element is formed (device forming surface) facing upward.
  • a plurality (six in this embodiment) of pads 9 are formed on the surface of the semiconductor chip 2.
  • Each pad 9 is electrically connected (wire bonded) to the internal terminal 4 by a bonding wire 10.
  • the lower surface 1B of the support substrate 1 is opposed to a mounting substrate (wiring substrate) (not shown), and the external terminals 6 are joined to lands (electrodes) on the mounting substrate. Mounting on the mounting substrate is achieved.
  • FIG. 10A to FIG. 10G are diagrams for explaining a method of manufacturing this semiconductor device.
  • this semiconductor device is obtained by bonding the semiconductor chip 2 on one surface (upper surface) 11 A of the original substrate 11 and then connecting each semiconductor chip 2. It is obtained by cutting the original substrate 11 with a cutting tool 12 such as a dicing blade along a cutting line (dicing line) L set in a lattice shape surrounding the periphery of the substrate.
  • a cutting tool 12 such as a dicing blade along a cutting line (dicing line) L set in a lattice shape surrounding the periphery of the substrate.
  • a metal layer for example, a copper layer
  • a metal layer is initially formed on the entire upper surface 11A of the original substrate 11 and the other surface (lower surface) 11B on the opposite side. Then, by patterning the metal layer on the upper surface 11A, a plurality of upper metal layers 13 are formed across the cut line L on the upper surface 11A. On the other hand, by patterning the metal layer of the lower surface 11B, the lower surface 11B is placed at a position facing each upper metal layer 13 and the thickness direction of the base substrate 11 (direction orthogonal to the upper surface 11A and the lower surface 11B). A lower metal layer 14 is formed across the cutting line L.
  • a metal layer for example, a copper layer
  • the continuous through holes 15 having an elliptical cross section continuously penetrating each lower metal layer 14 and the original substrate 11 are formed at positions extending over the cutting line L.
  • This continuous through-hole 15 can be formed by, for example, laser caloring or etching cask from the lower surface 11B side of the original substrate 11.
  • a nickel Z gold plating layer 17 in which a nickel plating layer and a gold plating layer are laminated is formed (deposited) on the surface of the copper plating layer 16. This soldering process is continued until the surface (bottom surface) of the -Zel Z gold plating layer 17 on the lower surface 11B of the original substrate 11 is substantially flush with the surface (lower surface) of the insulating resin layer 52. .
  • the semiconductor chip 2 is bonded onto each die pad 5 on the upper surface 11A of the original substrate 11. Then, the pad 9 of each semiconductor chip 2 is electrically connected to the internal terminal 4 by the bonding wire 10. After that, as shown in FIG. 10G, the cutting tool 12 is inserted so as to come out from the upper surface 11A side of the original substrate 11 to the lower surface 11B side, and the original substrate 11 is cut along the cutting line L. Thus, the original substrate 11 is cut into individual pieces of the support substrate 1.
  • the upper metal layer 13 straddling the cutting line L is divided into two.
  • Each part of the upper metal layer 13 after the division becomes the internal terminal 4 of the support substrate 1 on both sides of the cutting line L.
  • the continuous through hole 15 extending over the cutting line L is divided as the grooves 7 on the end surface 1C of the support substrate 1 on both sides of the cutting line L.
  • the copper plating layer 16 and the nickel Z gold plating layer 17 deposited on the inner surface of the continuous through hole 15 (groove 7) and the continuous through hole 15 of the upper metal layer 13 are divided into two.
  • Each of the partial force cutting lines L of the copper plating layer 16 and the nickel Z gold plating layer 17 after the division becomes the connection wiring 8 connected to the internal terminals 4 of the support substrate 1 on both sides of the cutting line L.
  • the lower gold The genus layer 14 and the copper plated layer 16 are divided into two.
  • each part of the lower metal layer 14 and the copper plating layer 16 after the division and the ⁇ Zell Z gold plating layer 17 deposited on the surface serve as the external terminals 6.
  • the insulating resin layer 52 straddling the cutting line L is divided into two. Each portion of the insulating resin layer 52 after the division becomes the flash prevention layer 51 of the support substrate 1 on both sides of the cutting line.
  • a portion sandwiched between the lower surface 1B of the support substrate 1 and the flash prevention layer 51 becomes a thin portion 61 having a relatively small thickness.
  • the V and other portions in contact with the flash preventing layer 51 become thick portions 62 having a relatively large thickness.
  • the copper plating layer 16 is formed on the surface of the lower metal layer 14 on the lower surface 11B of the original substrate 11, the copper plating layer 16 is cut on the cutting line L on the cutting line L.
  • An insulating resin layer 52 is formed so as to cover the entire width in the direction along L.
  • the nickel Z gold plating layer 17 is formed on the surface of the copper plating layer 16, the original substrate 11 is cut along the cutting line L to be cut into individual pieces of the support substrate 1.
  • the cutting tool 12 When cutting the original substrate 11, the cutting tool 12 is moved so as to come out from the upper surface 11 A side to the lower surface 11 B side of the original substrate 11.
  • the insulating resin layer 52 is present downstream of the copper plating layer 16 in the moving direction of the cutting tool 12 relative to the original substrate 11. Therefore, the metal constituting the copper plating layer 16 can be prevented from being pulled and extended by the cutting tool 12, and the occurrence of metal flash on the external terminal 6 can be prevented. Therefore, this semiconductor device does not have a metal beam on the external terminal 6, and there is no possibility of causing a mounting failure such as a connection failure between the external terminal 6 and a land on the mounting substrate when mounted on the mounting substrate. In addition, there is no risk of problems such as electrical shorts between external terminals due to metal beams.
  • the flash prevention layer 51 provided below the thin portion 61 of each external terminal 6 has a thickness substantially equal to the difference between the thickness of the thin portion 61 and the thickness of the thick portion 62, and The external terminal 6 has the same width as the thin part 61 in the longitudinal direction.
  • the thickness of the flash prevention layer 51 may be smaller than the difference between the thickness of the thin part 61 and the thickness of the thick part 62.
  • the width of the flash prevention layer 51 may be smaller than the width of the thin portion 61 in the longitudinal direction of the external terminal 6. That is, the flash prevention layer 51 should be provided so as to be accommodated in the space formed by the step between the thin portion 61 and the thick portion 62 of the external terminal 6.
  • the burr preventing layer 51 is not necessarily required, and the burr preventing layer 51 may be omitted.
  • the semiconductor device having the configuration in which the flash prevention layer 51 is omitted is formed on the surface of the lower metal layer 14, the inner surface of the continuous through hole 15, and the portion facing the continuous through hole 15 of the upper metal layer 13.
  • the copper plating layer 16 extends along the cutting line L on the surface of the copper plating layer 16 without performing the step of forming the insulating resin layer 52 shown in FIGS. 10D and 10E.
  • the ⁇ Zell Z gold plating layer 17 in a region excluding a region having a predetermined width across the cutting line L. Even in the configuration in which the flash prevention layer 51 is omitted, the external terminal 6 has the thin part 61 and the thick part 62, so that a metal flash occurs in the thin part 61 of the external terminal 6 during the manufacture of the semiconductor device. Even if the length of the metal beam is equal to or less than the level difference between the thin part 61 and the thick part 62, the metal beam will not contact the surface of the mounting board when the semiconductor device is mounted on the mounting board. . Therefore, there is no possibility of causing a mounting failure such as a connection failure between the external terminal and the land on the mounting substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Device Packages (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

　この発明の半導体装置の製造方法では、まず、元基板の一方面において、所定の切断ラインを跨る領域に、一方側金属層を形成する。また、元基板の他方面において、一方側金属層と対向する位置に、他方側金属層を形成する。次いで、切断ラインを跨る位置に、他方側金属層および元基板を連続して貫通する連続貫通孔を形成する。その後、他方側金属層の表面、連続貫通孔の内面および内部端子の連続貫通孔に臨む部分に金属めっき層を被着させる。そして、元基板を支持基板の個片に切り分ける前に、切断ライン上の他方側金属層ならびにこの他方側金属層上の金属めっき層を除去する。

Description

明 細 書
半導体装置および半導体装置の製造方法
技術分野
[0001] この発明は、半導体チップおよびこの半導体チップを支持する支持基板を備える 半導体装置およびこのような半導体装置の製造方法に関する。
背景技術
[0002] 従来から、半導体チップおよびこの半導体チップを一方面上に支持する支持基板 を備え、その支持基板の他方面を実装基板 (配線基板)の表面に対向させて、実装 基板に実装される半導体装置が知られて ヽる。
支持基板は、その半導体チップが接合される一方面に、半導体チップと電気接続 される内部端子が形成されている。また、その一方面と反対側の他方面には、実装 基板上のランド (電極)との電気接続のための外部端子が形成されて ヽる。支持基板 の端面には、溝が形成されている。溝の内面に沿って、接続配線が形成されている。 内部端子と外部端子とは、その接続配線によって電気的に接続されている。
[0003] このような支持基板は、内部端子、外部端子および接続配線などがパターン形成さ れた絶縁性を有する元基板を、格子状に設定された切断ライン (ダイシングライン）に 沿って、ダイシングブレードなどの切断工具で切断することにより得られる。より具体 的には、元基板の状態において、内部端子は、元基板の一方面上において、切断ラ インに跨って形成されている。外部端子は、元基板の他方面上において、内部端子 と対向する位置に形成されている。そして、内部端子、元基板および外部端子を貫 通するスルーホールが切断ラインを跨 、で开成されて 、る。そのスルーホールの内 面には、金属めつき層が被着されている。そのため、元基板が切断ラインに沿って切 断されると、内部端子および外部端子が切断ラインの両側の支持基板に分断される とともに、スルーホールが切断ラインの両側の支持基板の端面の溝に分割される。こ れにより、その溝の内面に被着した接続配線によって内部端子と外部端子とが接続 された構成の支持基板が得られる。半導体チップは、たとえば、元基板が支持基板 に切り分けられる前に、切断ラインに囲まれた接合領域に接合される。 特許文献 1 :特許第 3214619号公報
発明の開示
発明が解決しょうとする課題
[0004] ところが、金属からなる外部端子は、延性を有するため、切断工具により切断される 際に、元基板の一方面側力 他方面側に抜けるように入れられる切断工具に引きづ られて延びることにより、いわゆる金属ばりを生じることがある。このような外部端子の 金属ばりは、別の外部端子との間での電気的短絡を招くおそれがある。また、その金 属ばりが実装基板の表面に当接して、半導体装置を実装基板から浮き上がらせるこ とによって、外部端子と実装基板の表面上のランドとの接続不良を生じるおそれがあ る。
[0005] そこで、この発明の目的は、外部端子の金属ばりを有しない半導体装置およびその ような半導体装置の製造方法を提供することである。
課題を解決するための手段
[0006] この発明の一の局面に係る半導体装置は、半導体チップと、前記半導体チップを 一方面上に支持する支持基板と、前記支持基板の前記一方面に設けられ、前記半 導体チップと電気接続される内部端子と、前記支持基板の前記一方面と反対側の他 方面に設けられ、前記支持基板の端縁に対して所定幅の間隔を空けた位置から内 方に向けて延びる外部端子と、前記支持基板の前記一方面および前記他方面間を 貫通して設けられ、前記内部端子と前記外部端子とを接続する接続配線とを含む。
[0007] 外部端子は、支持基板の他方面において、その支持基板の端縁に対して所定幅 の間隔を空けた位置から内方に向けて延びる。すなわち、支持基板の他方面におい て、支持基板の端縁に沿った所定幅の領域には、外部端子が存在していない。その ため、元基板が切断ラインに沿って切断されることによって支持基板に切り分けられ るときに、切断工具が元基板の一方面 (支持基板の一方面と同一面)から他方面に 抜けるように移動されても、外部端子を構成する金属が切断工具に引きづられて延 びるといったことがない。したがって、外部端子に金属ばりを生じるおそれがない。よ つて、この半導体装置は、外部端子に金属ばりを有しておらず、外部端子間での電 気的短絡を生じたり、実装基板に実装されたときに、外部端子と実装基板上のランド との接続不良（実装不良）を生じたりするおそれがな 、。
[0008] 前記支持基板の端面には、前記一方面および前記他方面間にわたって、当該端 面において開放される溝が形成されており、前記接続配線は、前記溝の内面に沿つ て形成されていてもよい。
このような構成を有する半導体装置は、たとえば、絶縁性を有する元基板の一方面 における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元 基板の前記一方面と反対側の他方面にぉ 、て、前記一方側金属層に対して前記一 方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断 ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続 貫通孔を形成する工程と、前記他方側金属層の表面、前記連続貫通孔の内面およ び前記内部端子の前記連続貫通孔に臨む部分に金属めつき層を被着させるめっき 工程と、前記めつき工程後、前記切断ライン上から、前記元基板の前記他方面上の 前記他方側金属層および前記金属めつき層を除去する金属除去工程と、前記金属 除去工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方 面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ライ ンに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含む方 法により製造することができる。
[0009] この方法では、元基板が支持基板の個片に切り分けられる前に、切断ライン上の他 方側金属層ならびにこの他方側金属層上の金属めつき層が除去される。
元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が 2つ に分断される。その分断後の一方側金属層の各部分は、切断ラインの両側の支持基 板の内部端子となる。また、切断ラインに沿った切断によって、連続貫通孔の内面お よび一方側金属層の連続貫通孔に被着した金属めつき層が、 2つに分断される。そ の分断後の金属めつき層の各部分は、切断ラインの両側の支持基板の内部端子に 接続される接続配線となる。さらに、各支持基板において、他方側金属層およびこの 他方側金属層の表面に被着した金属めつき層が、外部端子となる。
[0010] 切断工具による元基板の切断時には、切断ライン上に外部端子を構成する金属が 存在していないので、その外部端子を構成する金属が切断工具に引きづられて延び るといったことがない。したがって、外部端子に金属ばりを生じるおそれがない。よつ て、前記の製造方法によって製造される半導体装置は、外部端子に金属ばりを有し ていないので、外部端子間での電気的短絡を生じたり、実装基板に実装されたとき に、外部端子と実装基板上のランドとの接続不良（実装不良）を生じたりするおそれ がない。
[0011] また、前記支持基板には、前記他方面から前記一方面に向けて凹み、前記支持基 板の端面において開放される凹部と、前記一方面および前記他方面間を貫通し、前 記凹部と連通する貫通孔とが形成されており、前記接続配線は、前記貫通孔の内面 に沿って形成されて!ヽてもよ 、。
このような構成を有する半導体装置は、たとえば、絶縁性を有する元基板の一方面 における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元 基板の前記一方面と反対側の他方面にぉ 、て、前記一方側金属層に対して前記一 方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断 ラインに対して互いに対称をなす 2つの位置に、前記他方側金属層および前記元基 板を連続して貫通する連続貫通孔を形成する工程と、前記他方側金属層の表面、各 前記連続貫通孔の内面および前記内部端子の前記連続貫通孔に臨む部分に金属 めっき層を被着させるめっき工程と、前記めつき工程後、 2つの前記連続貫通孔の間 であって、前記切断ラインに沿う方向にお!、て前記他方側金属層の幅以上の幅を有 する領域に、前記元基板の前記他方面側から前記一方面側へ凹み、 2つの前記連 続貫通孔を連通する凹部を形成する凹部形成工程と、前記凹部形成工程後、前記 元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方 面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、 前記元基板を支持基板の個片に切り分ける切断工程とを含む方法により製造するこ とがでさる。
[0012] この方法では、元基板が支持基板の個片に切り分けられる前に、下側金属層およ び元基板を連続して貫通する連続貫通孔が、切断ラインに対して互いに対称をなす 2つの位置に形成される。さらに、めっき工程後に、それら 2つの連続貫通孔の間の 切断ライン上の領域に凹部が形成される。 元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が、 2 つに分断される。その分断後の一方側金属層の各部分は、切断ラインの両側の支持 基板の内部端子となる。また、切断ラインに沿った切断によって、 2つの連続貫通孔 を連通する凹部が、 2つに分割される。その分割後の凹部の各部分は、切断ラインの 両側の支持基板の凹部となる。 2つの連続貫通孔は、各支持基板において凹部と連 通する貫通孔となる。貫通孔 (連続貫通孔）の内面および一方側金属層の貫通孔に 臨む部分に被着した金属めつき層は、内部端子に接続される接続配線となる。さらに 、各支持基板において、他方側金属層およびこの他方側金属層の表面に被着した 金属めつき層が、外部端子となる。
[0013] 切断工具による元基板の切断時には、切断ライン上に外部端子および接続配線の V、ずれを構成する金属も存在して!/ヽな ヽので、外部端子および接続配線を構成する 金属が切断工具に引きづられて延びるといったことがない。したがって、外部端子お よび接続配線に金属ばりを生じるおそれがない。よって、前記の製造方法によって製 造される半導体装置は、外部端子に金属ばりを有していないだけでなぐ接続配線 にも金属ばりを生じていない。そのため、外部端子間での電気的短絡および外部端 子と実装基板上のランドとの接続不良（実装不良）の発生をより確実に防止すること ができる。
[0014] また、この発明の他の局面に係る半導体装置は、半導体チップと、前記半導体チッ プを一方面上に支持する支持基板と、前記支持基板の前記一方面に設けられ、前 記半導体チップと電気接続される内部端子と、前記支持基板の前記一方面と反対側 の他方面に設けられ、前記支持基板の端縁から内方に向けて延びる外部端子と、前 記支持基板の前記一方面および前記他方面間を貫通し、前記内部端子と前記外部 端子とを接続する接続配線とを含む。そして、前記外部端子は、前記支持基板の端 縁に沿って配置され、相対的に小さな厚みを有する薄部と、前記薄部に対して内方 に配置され、相対的に大きな厚みを有する厚部とを一体的に備えている。
[0015] 外部端子は、支持基板の端縁に沿って配置され、相対的に小さな厚みを有する薄 部と、この薄部に対して内方に配置され、相対的に大きな厚みを有する厚部とを一体 的に備えている。すなわち、外部端子は、支持基板の端縁側の部分 (薄部）が相対 的に薄く形成され、支持基板の内方側の部分 (厚部）が相対的に厚く形成されている 。そのため、半導体装置の製造時に、外部端子の薄部に金属ばりが生じても、その 金属ばりの長さが薄部と厚部との段差以下であれば、半導体装置の実装基板への 実装時に、その金属ばりが実装基板の表面に当接することがない。よって、外部端子 と実装基板上のランドとの接続不良などの実装不良を生じるおそれがない。
[0016] このような構成を有する半導体装置は、たとえば、絶縁性を有する元基板の一方面 における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元 基板の前記一方面と反対側の他方面にぉ 、て、前記一方側金属層に対して前記一 方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断 ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続 貫通孔を形成する工程と、前記他方側金属層の表面、前記連続貫通孔の内面およ び前記内部端子の前記連続貫通孔に臨む部分に第 1金属めつき層を被着させる第 1めっき工程と、前記第 1金属めつき層の表面において、前記切断ラインに沿って延 び、かつ、前記切断ラインを跨る所定幅の領域 (前記他方側金属層よりも幅狭な領域 )を除く領域に、第 2金属めつき層を被着させる第 2めっき工程と、前記第 2めっきェ 程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側か ら前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿 つて切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含む方法によ り製造することがでさる。
[0017] この方法では、元基板の他方面上の他方側金属層の表面に第 1金属めつき層が形 成された後、その第 1金属めつき層の表面において、切断ライン上の所定幅を除く領 域に、第 2金属めつき層が形成される。その後、切断工具によって、元基板が切断ラ インに沿って切断される。
この元基板の切断時に、元基板の他方面において、切断ラインに沿った領域上に は、他方側金属層および第 1金属めつき層のみが形成されている。また、それ以外の 領域上には、他方側金属層、第 1金属めつき層および第 2金属めつき層が形成され ている。すなわち、切断ラインに沿った領域上の金属層は、それ以外の領域上の金 属層に比べて、厚みが薄く形成されている。そのため、切断工具を元基板の一方面 側から他方面側へ抜けるように移動させることにより、切断ラインに沿った領域上の金 属層に金属ばりが生じても、その金属ばりの長さが第 2金属めつき層の厚みよりも小さ ければ、この製造方法によって製造される半導体装置が実装基板に実装される時に 、その金属ばりが実装基板の表面に当接することがない。よって、外部端子と実装基 板上のランドとの接続不良などの実装不良を生じるおそれがない。
[0018] なお、元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層 力^つに分断される。その分断後の一方側金属層の各部分は、切断ラインの両側の 支持基板の内部端子となる。また、切断ラインに沿った切断によって、連続貫通孔の 内面および一方側金属層の連続貫通孔に被着した第 1金属めつき層が、 2つに分断 される。その分断後の第 1金属めつき層の各部分は、切断ラインの両側の支持基板 の内部端子に接続される接続配線となる。さらに、他方側金属層および第 1金属めつ き層が、 2つに分断される。各支持基板において、分断後の他方側金属層および第 1金属めつき層の各部分ならびに第 1金属めつき層に被着した第 2金属めつき層が、 外部端子となる。
[0019] 前記薄部に対して前記支持基板と反対側に設けられ、前記薄部の厚みと前記厚部 の厚みとの差以下の厚みを有するばり防止層をさらに含むことが好ましい。
このような構成を有する半導体装置は、たとえば、絶縁性を有する元基板の一方面 における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元 基板の前記一方面と反対側の他方面にぉ 、て、前記一方側金属層に対して前記一 方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断 ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続 貫通孔を形成する工程と、前記他方側金属層の表面、前記連続貫通孔の内面およ び前記内部端子の前記連続貫通孔に臨む部分に第 1金属めつき層を被着させる第 1めっき工程と、前記第 1めっき工程後、前記元基板の前記他方面上に、前記切断ラ インを跨り、かつ、前記他方側金属層上の前記第 1金属めつき層を前記切断ラインに 沿う方向の全幅にわたって覆うように、絶縁性榭脂からなる絶縁榭脂層を形成する絶 縁榭脂層形成工程と、前記第 1金属めつき層の表面に第 2金属めつき層を被着させ る第 2めっき工程と、前記第 2めっき工程後、前記元基板と切断工具とを、前記切断 工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させ て、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に 切り分ける切断工程とを含む方法により製造することができる。
[0020] この方法では、元基板の他方面上の他方側金属層の表面に第 1金属めつき層が形 成された後、切断ライン上において、その第 1金属めつき層を切断ラインに沿う方向 の全幅にわたって覆うように絶縁榭脂層が形成される。そして、第 1金属めつき層の 表面に第 2金属めつき層が形成された後、元基板が切断ラインに沿って切断されるこ とにより支持基板の個片に切り分けられる。
[0021] 元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が 2つ に分断される。その分断後の一方側金属層の各部分は、切断ラインの両側の支持基 板の内部端子となる。また、切断ラインに沿った切断によって、連続貫通孔の内面お よび一方側金属層の連続貫通孔に被着した第 1金属めつき層および第 2金属めつき 層が 2つに分断される。その分断後の第 1金属めつき層および第 2金属めつき層の各 部分は、切断ラインの両側の支持基板の内部端子に接続される接続配線となる。さら に、他方側金属層および第 1金属めつき層が、 2つに分断される。各支持基板におい て、分断後の他方側金属層および第 1金属めつき層の各部分ならびに第 1金属めつ き層に被着した第 2金属めつき層が、外部端子となる。そして、他方側金属層および 第 1金属めつき層が分断されるときに、第 1金属めつき層上の絶縁榭脂層も、 2つに 分断される。その分断後の絶縁榭脂層の各部分は、ばり防止層となる。
[0022] 元基板の切断時に、切断工具が元基板の一方面側から他方面側へ抜けるように移 動される。この元基板に対する切断工具の移動方向において、絶縁榭脂層は、第 1 金属めつき層の下流側に存在している。そのため、第 1金属めつき層を構成する金属 が切断工具に引きづられて延びることを防止することができ、外部端子に金属ばりが 発生することを防止することができる。よって、この方法によって製造される半導体装 置は、外部端子に金属ばりを有しておらず、実装基板への実装時に、外部端子と実 装基板上のランドとの接続不良などの実装不良を生じるおそれがない。また、金属ば りによる外部端子間での電気的短絡のような不具合を生じるおそれもな 、。
[0023] この発明における上述の、または他の目的、特徴および効果は、添付図面を参照 して次に述べる実施形態の説明により明らかにされる。
図面の簡単な説明
圆 1]この発明の一実施形態に係る半導体装置の構成を図解的に示す斜視図である
[図 2]図 1に示す半導体装置の接続配線の近傍の斜視図である。
圆 3A]図 1に示す半導体装置の製造方法 (連続貫通孔を形成する工程)を説明する ための図であって、支持基板の下面を図解的に示している。
圆 3B]図 1に示す半導体装置の製造方法 (連続貫通孔を形成する工程)を説明する ための図であって、図 3Aに示す切断線 A— Aで半導体装置を切断したときの断面図 である。
圆 3C]図 1に示す半導体装置の製造方法 (銅めつき層を形成する工程 (めっき工程） )を説明するための図であって、図 3Aに示す切断線 A— Aで半導体装置を切断した ときの断面図である。
圆 3D]図 1に示す半導体装置の製造方法 (ニッケル Z金めつき層を形成する工程（ めっき工程) )を説明するための図であって、図 3Aに示す切断線 A— Aで半導体装 置を切断したときの断面図である。
圆 3E]図 1に示す半導体装置の製造方法 (下側金属層ならびにこの下側金属層上 の銅めつき層およびニッケル Z金めつき層を除去する工程 (金属除去工程)）を説明 するための図であって、支持基板の下面を図解的に示す図である。
圆 3F]図 1に示す半導体装置の製造方法 (元基板を支持基板の個片に切り分けるェ 程 (切断工程)）を説明するための図であって、図 3Eに示す切断線 B— Bで半導体装 置を切断したときの断面図である。
圆 4]図 1に示す半導体装置の端部の断面図である。
圆 5]この発明の他の実施形態に係る半導体装置の端部の断面図である。
圆 6A]図 5に示す半導体装置の製造方法 (連続貫通孔を形成する工程)を説明する ための図であって、支持基板の下面を図解的に示している。
圆 6B]図 5に示す半導体装置の製造方法 (連続貫通孔を形成する工程)を説明する ための図であって、図 6Aに示す切断線 C Cで半導体装置を切断したときの断面図 である。
圆 6C]図 5に示す半導体装置の製造方法 (銅めつき層を形成する工程 (めっき工程） )を説明するための図であって、図 6Aに示す切断線 C Cで半導体装置を切断した ときの断面図である。
圆 6D]図 5に示す半導体装置の製造方法 (凹部を形成する工程 (凹部形成工程)）を 説明するための図であって、支持基板の下面を図解的に示している。
[図 6E]図 5に示す半導体装置の製造方法 (凹部を形成する工程 (凹部形成工程) )を 説明するための図であって、図 6Dに示す切断線 D— Dで半導体装置を切断したとき の断面図である。
圆 6F]図 5に示す半導体装置の製造方法 (ニッケル Z金めつき層を形成する工程（ めっき工程)）を説明するための図であって、図 6Dに示す切断線 D— Dで半導体装 置を切断したときの断面図である。
[図 6G]図 5に示す半導体装置の製造方法 (元基板を支持基板の個片に切り分ける 工程 (切断工程)）を説明するための図であって、図 6Dに示す切断線 D— Dで半導 体装置を切断したときの断面図である。
[図 7A]図 1に示す半導体装置の他の製造方法 (下側金属層ならびにこの下側金属 層上の銅めつき層を除去する工程 (金属除去工程)）を説明するための断面図である
[図 7B]図 1に示す半導体装置の他の製造方法 (ニッケル Z金めつき層を形成するェ 程)を説明するための断面図である。
圆 8]この発明のさらに他の実施形態に係る半導体装置の構成を図解的に示す斜視 図である。
圆 9]図 8に示す半導体装置の接続配線の近傍の斜視図である。
圆 10A]図 8に示す半導体装置の製造方法 (連続貫通孔を形成する工程)を説明す るための図であって、支持基板の下面を図解的に示している。
圆 10B]図 8に示す半導体装置の製造方法 (連続貫通孔を形成する工程)を説明す るための図であって、図 10Aに示す切断線 A— Aで半導体装置を切断したときの断 面図である。 圆 10C]図 8に示す半導体装置の製造方法 (銅めつき層を形成する工程 (第 1めっき 工程)）を説明するための図であって、図 10Aに示す切断線 A— Aで半導体装置を 切断したときの断面図である。
圆 10D]図 8に示す半導体装置の製造方法 (絶縁榭脂層を形成する工程 (絶縁榭脂 層形成工程)）を説明するための図であって、支持基板の下面を図解的に示している 圆 10E]図 8に示す半導体装置の製造方法 (絶縁榭脂層形成工程)を説明するため の図であって、図 10Dに示す切断線 B— Bで半導体装置を切断したときの断面図で ある。
圆 10F]図 8に示す半導体装置の製造方法 (ニッケル Z金めつき層を形成する工程（ 第 2めっき工程)）を説明するための図であって、図 10Dに示す切断線 B— Bで半導 体装置を切断したときの断面図である。
圆 10G]図 8に示す半導体装置の製造方法 (元基板を支持基板の個片に切り分ける 工程 (切断工程)）を説明するための図であって、図 10Dに示す切断線 B— Bで半導 体装置を切断したときの断面図である。
圆 11]図 8に示す半導体装置の端部の断面図である。
符号の説明
1 支持基板
1A 上面 (一方面）
1B 下面 (他方面）
1C 端面
2 半導体チップ
4 内部端子
5 ダイパッド（内部端子)
6 外部端子
7 溝
8 接続配線 HA 上面（一方面）
11B 下面 (他方面）
12 切断工具
13 上側金属層（一方側金属層）
14 下側金属層（他方側金属層）
15 連続貫通孔
16 銅めつき層（金属めつき層；第 1金属めつき層）
17 ニッケル Z金めつき層（金属めつき層；第 2金属めつき層）
18 凹部
19 貫通孔
20 連続貫通孔
21 凹部
22 矩形状領域
51 ばり防止層
52 絶縁榭脂層
61 薄部
62 厚部
L 切断ライン
W 所定幅
発明を実施するための最良の形態
[0026] 以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図 1は、この発明の一実施形態に係る半導体装置の構成を図解的に示す斜視図 である。この半導体装置は、支持基板 1と、支持基板 1の一方面（図 1における上面。 以下「上面」という。） 1A上に支持される半導体チップ 2と、支持基板 1の上面 1Aおよ び半導体チップ 2を封止する封止榭脂 3とを備えて 、る。
[0027] 支持基板 1は、絶縁性を有する榭脂 (たとえば、ガラスエポキシ榭脂)力もなる。この 支持基板 1は、矩形板状に形成されている。
支持基板 1の上面 1Aには、その一方側および他方側の各端部に、複数 (この実施 形態では、 3個）の内部端子 4が、各側端縁に沿う方向に所定間隔を空けて配置され ている。各内部端子 4は、たとえば、銅からなり、支持基板 1の上面 1Aの端縁から内 方に向けて延びる矩形薄板状に形成されて ヽる。
[0028] また、支持基板 1の上面 1Aには、それぞれ内部端子 4が形成された両端部間の中 央部に、たとえば、銅からなる平面視矩形状のダイパッド 5が形成されている。このダ ィパッド 5は、各端部における複数の内部端子 4の配列方向に沿う方向において、支 持基板 1とほぼ同じ幅（寸法)を有している。また、ダイパッド 5は、その配列方向と直 交する方向にぉ 、て、半導体チップ 2とほぼ同じ幅を有して 、る。
[0029] 一方、支持基板 1の上面 1Aと反対側の他方面（図 1における下面。以下「下面」と いう。 ) 1Bには、支持基板 1の厚さ方向（上面 1Aおよび下面 1Bに直交する方向）に おいて各内部端子 4と対向する位置およびダイパッド 5に対向する複数の位置に、そ れぞれ外部端子 6が形成されている。各外部端子 6は、支持基板 1の下面 1Bの各端 縁に対して所定幅 W (図 4参照）の間隔を空けた位置から内方に向けて延びる矩形 薄板状に形成されている。
[0030] 支持基板 1の 4つの端面 1Cには、各外部端子 6とこれに対向する内部端子 4または ダイパッド 5との間に、それぞれ断面半円形状の溝 7が、支持基板 1の上面 1Aおよび 下面 1B間にわたって形成されている。
各溝 7の内面には、金属薄層からなる接続配線 8が形成されている。各接続配線 8 は、支持基板 1の上面 1A側の端部（上端部）が内部端子 4またはダイパッド 5に接続 されている。また、各接続配線 8は、図 2に示すように、下面 1B側の端部（下端部）が 溝 7の最深部において外部端子 6に接続されている。これにより、内部端子 4とこれに 対向する外部端子 6とが、接続配線 8を介して電気的に接続されている。また、ダイパ ッド 5とこれに対向する外部端子 6とが、接続配線 8を介して電気的に接続されている
[0031] 半導体チップ 2は、図 1に示すように、その機能素子が形成されている側の表面 (デ バイス形成面）を上方に向けた状態で、ダイパッド 5上にダイボンディングされている。 半導体チップ 2の表面には、複数 (この実施形態では、 6個）のパッド 9が形成されて いる。各パッド 9は、ボンディングワイヤ 10によって内部端子 4に電気接続 (ワイヤボン デイング)されている。
[0032] そして、この半導体装置は、支持基板 1の下面 1Bを図示しない実装基板 (配線基 板）に対向させて、その実装基板上のランド (電極）に外部端子 6を接合させることに より、実装基板に対する実装が達成される。
図 3A〜図 3Fは、この半導体装置の製造方法を説明するための図である。この半 導体装置は、たとえば、支持基板 1に切り分けられる前のより大きな元基板 11の状態 において、その元基板 11の一方面（上面） 11A上に半導体チップ 2を接合した後、 各半導体チップ 2の周囲を取り囲む格子状に設定された切断ライン (ダイシングライン ) Lに沿って、ダイシングブレードなどの切断工具 12で元基板 11を切断することにより 得られる。
[0033] たとえば、元基板 11の上面 11Aおよびその反対側の他方面（下面） 11Bには、当 初、それぞれ全面に金属層（たとえば、銅層）が形成されている。そして、上面 11Aの 金属層をパターユングすることによって、上面 11Aには、複数の上側金属層 13が切 断ライン Lに跨って形成される。また、下面 11Bの金属層をパターユングすることによ つて、下面 11Bには、各上側金属層 13と元基板 11の厚さ方向（上面 11Aおよび下 面 11Bと直交する方向）に対向する位置に、それぞれ下側金属層 14が切断ライン L に跨って形成される。
[0034] その後、図 3Aおよび図 3Bに示すように、各下側金属層 14および元基板 11を連続 して貫通する断面楕円形状の連続貫通孔 15が、切断ライン Lに跨る位置に形成され る。この連続貫通孔 15は、たとえば、元基板 11の下面 11B側からのレーザカ卩ェまた はエッチングカ卩ェによって形成することができる。
つづいて、元基板 11の下面 11B側からの銅めつきによって、図 3Cに示すように、 下側金属層 14の表面（下面）、連続貫通孔 15の内面および上側金属層 13の連続 貫通孔 15に臨む部分に、銅めつき層 16が形成 (被着)される。
[0035] 銅めつき後に、元基板 11の下面 11B側からのニッケルめっきおよび金めつきが連 続して行われる。これによつて、図 3Dに示すように、銅めつき層 16の表面に、 -ッケ ルめっき層および金めつき層が積層されてなるニッケル Z金めつき層 17が形成 (被 着)される。 その後、切断ライン L上であって、その切断ライン Lと直交する方向において連続貫 通孔 15とほぼ同じ幅を有する領域（図 3Eにハッチングを付して示す領域)から、下側 金属層 14ならびにこの下側金属層 14上の銅めつき層 16およびニッケル Z金めつき 層 17が除去される。この下側金属層 14、銅めつき層 16およびニッケル Z金めつき層 17の除去は、たとえば、元基板 11の下面 11B側力ものレーザカ卩ェまたはエッチング 加工によって形成することができる。
[0036] そして、元基板 11の上面 11Aの各ダイパッド 5上に、半導体チップ 2が接合される。
次いで、各半導体チップ 2のパッド 9が、ボンディングワイヤ 10によって内部端子 4に 電気接続される。その後、図 3Fに示すように、切断工具 12が元基板 11の上面 11A 側から下面 11B側に抜けるように入れられて、元基板 11が切断ライン Lに沿って切断 される。これにより、元基板 11は、支持基板 1の個片に切り分けられる。
[0037] この切断によって、図 4に示すように、切断ライン Lに跨る上側金属層 13が、 2つに 分断される。その分断後の上側金属層 13の各部分は、切断ライン Lの両側の支持基 板 1の内部端子 4となる。また、切断ライン Lに沿った切断によって、切断ライン Lに跨 る連続貫通孔 15は、その切断ライン Lの両側の支持基板 1の端面 1Cの溝 7として分 割される。さらに、連続貫通孔 15の内面および上側金属層 13の連続貫通孔 15に被 着した銅めつき層 16およびニッケル Z金めつき層 17が、 2つに分断される。この分断 後の銅めつき層 16およびニッケル Z金めつき層 17の各部分力 切断ライン Lの両側 の支持基板 1の内部端子 4に接続される接続配線 8となる。なお、この実施形態では 、各支持基板 1において、下側金属層 14ならびにこの表面に被着した銅めつき層 16 およびニッケル Z金めつき層 17が外部端子 6を構成して 、る。
[0038] 以上のように、元基板 11が支持基板 1の個片に切り分けられる前に、切断ライン L 上の下側金属層 14ならびにこの下側金属層 14上の銅めつき層 16およびニッケル Z 金めつき層 17が除去される。これにより、切断工具 12による元基板 11の切断時には 、切断ライン L上に外部端子 6を構成する金属が存在していないので、外部端子 6を 構成する金属が切断工具 12に引きづられて延びるといったことがない。したがって、 外部端子 6に金属ばりを生じるおそれがない。よって、この半導体装置は、外部端子 6に金属ばりを有しておらず、別の外部端子 6との間での電気的短絡を生じたり、実 装基板に実装されたときに、外部端子 6と実装基板上のランドとの接続不良 (実装不 良）を生じたりするおそれがな!、。
[0039] 図 5は、この発明の他の実施形態に係る半導体装置の端部の断面図である。なお 、図 5において、図 4に示す各部に相当する部分には、図 4の場合と同一の参照符号 を付している。また、以下では、前述の実施形態と相違する部分のみを説明し、前述 の実施形態と同様の部分の説明は省略する。
前述の実施形態では、図 4に示すように、支持基板 1の端面 1Cに溝 7が形成され、 この溝 7の内面に沿って形成された接続配線 8によって、支持基板 1の上面 1Aの内 部端子 4またはダイパッド 5と下面 1Bの外部端子 6とが接続される構成を取り上げた。 これに対し、この実施形態に係る半導体装置では、支持基板 1の端部に、支持基板 1 の下面 1B力も上面 1Aに向けて凹み、支持基板 1の端面 1Cにおいて開放される凹 部 18が形成されている。また、この凹部 18に対して支持基板 1の内方に、支持基板 1の上面 1Aおよび下面 1B間を貫通し、凹部 18と連通する貫通孔 19が形成されてい る。そして、その貫通孔 19の内面に沿って形成された接続配線 8によって、支持基板 1の上面 1Aの内部端子 4またはダイパッド 5と下面 1Bの外部端子 6とが接続されてい る。
[0040] 図 6A〜図 6Gは、図 5に示す半導体装置の製造方法を説明するための図である。
この半導体装置の製造工程においては、まず、元基板 11の上面 11Aおよび下面 11 Bに、それぞれ上側金属層 13および下側金属層 14がパターン形成される。その後、 図 6Aおよび図 6Bに示すように、各下側金属層 14および元基板 11を連続して貫通 する断面円形状の連続貫通孔 20が、切断ライン Lに対して互いに対称をなる 2つの 位置に形成される。この連続貫通孔 15は、たとえば、元基板 11の下面 11B側力ゝらの レーザカ卩ェまたはエッチングカ卩ェによって形成することができる。
[0041] つづいて、元基板 11の下面 11B側からの銅めつきによって、図 6Cに示すように、 下側金属層 14の表面（下面）、各連続貫通孔 20の内面および上側金属層 13の各 連続貫通孔 20に臨む部分に、銅めつき層 16が形成 (被着）される。
その後、図 6Dおよび図 6Eに示すように、切断ライン Lに対して互いに対称な位置 に形成された 2つの連続貫通孔 20の間であって、切断ライン Lに沿う方向において 下側金属層 14の幅以上の幅を有し、かつ、切断ライン Lと直交する方向において 2 つの連続貫通孔 20の中心軸線間距離にほぼ等しい幅を有する矩形状領域（図 6D に破線で囲んで示す領域） 22に、元基板 11の下面 11B側カゝら上面 11A側へ凹む 凹部 21が形成される。この凹部 21は、切断ライン Lに対して互いに対称な位置に形 成された 2つの連続貫通孔 20を連通する。なお、凹部 21は、元基板 11の下面 11B 側からのレーザカ卩ェまたはエッチングカ卩ェによって形成することができる。
[0042] 凹部 21の形成後には、元基板 11の下面 11B側からのニッケルめっきおよび金めつ きが連続して行われる。これによつて、図 6Fに示すように、銅めつき層 16の表面に、 ニッケルめっき層および金めつき層が積層されてなるニッケル Z金めつき層 17が形 成される。このとき、銅めつき層 16が形成されていない部分には、ニッケルめっき層 および金めつき層が成長しないため、ニッケル Z金めつき層 17は形成されない。
[0043] そして、元基板 11の上面 11Aの各ダイパッド 5上に、半導体チップ 2が接合される。
次いで、各半導体チップ 2のパッド 9が、ボンディングワイヤ 10によって内部端子 4に 電気接続される。その後、図 6Gに示すように、切断工具 12が元基板 11の上面 11A 側から下面 11B側に抜けるように入れられて、元基板 11が切断ライン Lに沿って切断 される。これにより、元基板 11は、支持基板 1の個片に切り分けられる。
[0044] この切断によって、図 5に示すように、切断ライン Lに跨る上側金属層 13が 2つに分 断される。その分断後の上側金属層 13の各部分は、切断ライン Lの両側の支持基板 1の内部端子 4となる。また、切断ライン Lに沿った切断によって、 2つの連続貫通孔 2 0を連通する凹部 21が、 2つに分割される。その分割後の凹部 21の各部分は、切断 ライン Lの両側の支持基板 1の凹部 18となる。また、 2つの連続貫通孔 20は、各支持 基板 1において凹部 18と連通する貫通孔 19となる。そして、貫通孔 19 (連続貫通孔 20)の内面および上側金属層 13の貫通孔 19に臨む部分に被着した銅めつき層 16 およびニッケル Z金めつき層 17は、各支持基板 1の内部端子 4に接続される接続配 線 8となる。なお、この実施形態においても、各支持基板 1において、下側金属層 14 ならびにこの表面に被着した銅めつき層 16およびニッケル Z金めつき層 17が、外部 端子 6を構成する。
[0045] この実施形態によれば、元基板 11が支持基板 1の個片に切り分けられる前に、下 側金属層 14および元基板 11を連続して貫通する連続貫通孔 20が、切断ラインしに 対して互いに対称をなす 2つの位置に形成される。さらに、銅めつき層 16の形成後に 、それら 2つの連続貫通孔 20の間の切断ライン L上の矩形状領域 22に凹部 21が形 成される。これにより、切断工具 12による元基板 11の切断時には、切断ライン L上に 外部端子 6および接続配線 8の 、ずれを構成する金属も存在して!/ヽな!、ので、外部 端子 6および接続配線 8を構成する金属が切断工具 12に引きづられて延びるといつ たことがない。したがって、金属ばりを生じるおそれがない。よって、この実施形態に 係る半導体装置は、外部端子 6に金属ばりを有していないだけでなぐ接続配線 8に も金属ばりを生じておらず、図 4に示す構成と比較して、外部端子 6間での電気的短 絡および外部端子 6と実装基板上のランドとの接続不良（実装不良）の発生をより確 実に防止することができる。
[0046] なお、図 3A〜図 3Fに示す製造方法では、連続貫通孔 15の形成後、銅めつき層 1 6およびニッケル Z金めつき層 17が順に形成され、その後、切断ライン Lの下側金属 層 14ならびにこの下側金属層 14上の銅めつき層 16およびニッケル Z金めつき層 17 が除去されるとした。し力しながら、銅めつき層 16の形成後（図 3C参照）、図 7Aに示 すように、切断ライン L上の領域（図 3Eにハッチングを付して示す領域)から、下側金 属層 14およびこの下側金属層 14上の銅めつき層 16が除去され、その後、元基板 11 の下面 11B側からのニッケルめっきおよび金めつきが連続して行われることによって 、図 7Bに示すように、銅めつき層 16の表面に、ニッケル Z金めつき層 17が形成され てもよ 、。銅めつき層 16が形成されて 、な 、部分 (切断ライン L上の銅めつき層 16が 除去された部分）には、ニッケルめっき層および金めつき層が成長せず、ニッケル 金めつき層 17は形成されない。したがって、切断工具 12によって元基板 11が切断さ れる時に（図 3F参照）、外部端子 6を構成する金属が切断工具 12に引きづられて延 びるといったことがない。よって、外部端子 6に金属ばりを生じるおそれがない。
[0047] 図 8は、この発明のさらに他の実施形態に係る半導体装置の構成を図解的に示す 斜視図である。この半導体装置は、支持基板 1と、支持基板 1の一方面 1A (図 8にお ける上面。以下「上面 1A」という。）上に支持される半導体チップ 2と、支持基板 1の上 面 1Aおよび半導体チップ 2を封止する封止榭脂 3とを備えている。 支持基板 1は、絶縁性を有する榭脂 (たとえば、ガラスエポキシ榭脂)力もなる。この 支持基板 1は、矩形板状に形成されている。
[0048] 支持基板 1の上面 1Aには、その一方側および他方側の各端部に、複数 (この実施 形態では、 3個）の内部端子 4が、各側端縁に沿う方向に所定間隔を空けて配置され ている。各内部端子 4は、たとえば、銅からなり、支持基板 1の上面 1Aの端縁から内 方に向けて延びる矩形薄板状に形成されて ヽる。
また、支持基板 1の上面 1Aには、それぞれ内部端子 4が形成された両端部間の中 央部に、たとえば、銅からなる平面視矩形状のダイパッド 5が形成されている。このダ ィパッド 5は、各端部における複数の内部端子 4の配列方向に沿う方向において、支 持基板 1とほぼ同じ幅（寸法)を有している。また、ダイパッド 5は、その配列方向と直 交する方向にぉ 、て、半導体チップ 2とほぼ同じ幅を有して 、る。
[0049] 一方、支持基板 1の上面 1Aと反対側の他方面 1B (図 8における下面。以下「下面 1 B」という。）には、支持基板 1の厚さ方向（上面 1Aおよび下面 1Bに直交する方向）に おいて各内部端子 4と対向する位置およびダイパッド 5に対向する複数の位置に、そ れぞれ外部端子 6が形成されて ヽる。
各外部端子 6は、図 9に示すように、支持基板 1の下面 1Bの各端縁から内方に向け て延びている。各外部端子 6は、支持基板 1の下面 1Bの端縁に沿って設けられ、相 対的に小さな厚みを有する薄部 61と、この薄部 61に対して内方に配置され、相対的 に大きな厚みを有する厚部 62とを一体的に備えている。
[0050] 各外部端子 6の薄部 61の下方には、絶縁性榭脂（たとえば、ソルダレジスト）力もな るばり防止層 51が設けられている。このばり防止層 51は、薄部 61の厚みと厚部 62の 厚みとの差 (薄部 61と厚部 62との段差）にほぼ等しい厚みを有している。また、ばり 防止層 51は、外部端子 6の長手方向において、薄部 61と同じ幅を有している。これ によって、ばり防止層 51の表面（下面）は、外部端子 6の厚部 62の表面（下面）と同 一平面上に位置し、その厚部 62の表面に段差なく連続して 、る。
[0051] 支持基板 1の 4つの端面 1Cには、各外部端子 6および支持基板 1を厚さ方向に貫 通する断面半円形状の溝 7が形成されている。
各溝 7の内面には、金属薄層からなる接続配線 8が形成されている。各接続配線 8 は、支持基板 1の上面 1A側の端部（上端部）が、内部端子 4またはダイパッド 5に接 続されている。また、各接続配線 8は、図 9に示すように、下面 1B側の端部（下端部） 力 外部端子 6に接続されている。これにより、内部端子 4とこれに対向する外部端子 6とが、接続配線 8を介して電気的に接続されている。また、ダイパッド 5とこれに対向 する外部端子 6とが、接続配線 8を介して電気的に接続されている。
[0052] 半導体チップ 2は、図 8に示すように、その機能素子が形成されている側の表面 (デ バイス形成面）を上方に向けた状態で、ダイパッド 5上にダイボンディングされている。 半導体チップ 2の表面には、複数 (この実施形態では、 6個）のパッド 9が形成されて いる。各パッド 9は、ボンディングワイヤ 10によって内部端子 4に電気接続 (ワイヤボン デイング)されている。
[0053] そして、この半導体装置は、支持基板 1の下面 1Bを図示しない実装基板 (配線基 板）に対向させて、その実装基板上のランド (電極）に外部端子 6を接合させることに より、実装基板に対する実装が達成される。
図 10A〜図 10Gは、この半導体装置の製造方法を説明するための図である。この 半導体装置は、たとえば、支持基板 1に切り分けられる前のより大きな元基板 11の状 態において、その元基板 11の一方面（上面） 11A上に半導体チップ 2を接合した後 、各半導体チップ 2の周囲を取り囲む格子状に設定された切断ライン (ダイシングライ ン) Lに沿って、ダイシングブレードなどの切断工具 12で元基板 11を切断することに より得られる。
[0054] たとえば、元基板 11の上面 11Aおよびその反対側の他方面（下面） 11Bには、当 初、それぞれ全面に金属層（たとえば、銅層）が形成されている。そして、上面 11Aの 金属層をパターユングすることによって、上面 11Aには、複数の上側金属層 13が切 断ライン Lに跨って形成されている。一方、下面 11Bの金属層をパターユングすること によって、下面 11Bには、各上側金属層 13と元基板 11の厚さ方向（上面 11Aおよび 下面 11Bと直交する方向）に対向する位置に、それぞれ下側金属層 14が切断ライン Lに跨って形成される。
[0055] その後、図 10Aおよび図 10Bに示すように、各下側金属層 14および元基板 11を 連続して貫通する断面楕円形状の連続貫通孔 15が、切断ライン Lに跨る位置に形 成される。この連続貫通孔 15は、たとえば、元基板 11の下面 11B側からのレーザカロ ェまたはエッチングカ卩ェによって形成することができる。
つづいて、元基板 11の下面 11B側からの銅めつきによって、図 10Cに示すように、 下側金属層 14の表面（下面）、連続貫通孔 15の内面および上側金属層 13の連続 貫通孔 15に臨む部分に、銅めつき層 16が形成 (被着)される。
[0056] その後、図 10Dおよび図 10Eに示すように、切断ライン Lを跨り、かつ、下側金属層 14の表面に被着している銅めつき層 16を切断ライン Lに沿う方向の全幅にわたって 覆うように、絶縁性榭脂からなる絶縁榭脂層 52が形成される。
この絶縁榭脂層 52の形成後は、元基板 11の下面 11B側からのニッケルめっきおよ び金めつきが連続して行われる。これによつて、図 10Fに示すように、銅めつき層 16 の表面に、ニッケルめっき層および金めつき層が積層されてなるニッケル Z金めつき 層 17が形成 (被着）される。このめつき工程は、元基板 11の下面 11B上における-ッ ケル Z金めつき層 17の表面（下面）が絶縁榭脂層 52の表面（下面）とほぼ同一平面 上に位置するまで続けられる。
[0057] ニッケル Z金めつき層 17の形成後は、元基板 11の上面 11Aの各ダイパッド 5上に 半導体チップ 2が接合される。そして、各半導体チップ 2のパッド 9が、ボンディングヮ ィャ 10によって内部端子 4に電気接続される。その後、図 10Gに示すように、切断ェ 具 12が元基板 11の上面 11A側から下面 11B側に抜けるように入れられて、元基板 11が切断ライン Lに沿って切断される。これにより、元基板 11は、支持基板 1の個片 に切り分けられる。
[0058] この切断によって、図 11に示すように、切断ライン Lに跨る上側金属層 13が、 2つ に分断される。その分断後の上側金属層 13の各部分は、切断ライン Lの両側の支持 基板 1の内部端子 4となる。また、切断ライン Lに沿った切断によって、切断ラインしに 跨る連続貫通孔 15は、その切断ライン Lの両側の支持基板 1の端面 1Cの溝 7として 分割される。このとき、連続貫通孔 15 (溝 7)の内面および上側金属層 13の連続貫通 孔 15に被着した銅めつき層 16およびニッケル Z金めつき層 17が、 2つに分断される 。その分断後の銅めつき層 16およびニッケル Z金めつき層 17の各部分力 切断ライ ン Lの両側の支持基板 1の内部端子 4に接続される接続配線 8となる。さらに、下側金 属層 14および銅めつき層 16が、 2つに分断される。各支持基板 1において、分断後 の下側金属層 14および銅めつき層 16の各部分ならびにその表面に被着した-ッケ ル Z金めつき層 17が、外部端子 6となる。さらにまた、下側金属層 14および銅めつき 層 16とともに、切断ライン Lに跨る絶縁榭脂層 52が、 2つに分断される。その分断後 の絶縁榭脂層 52の各部分が、切断ラインしの両側の支持基板 1のばり防止層 51とな る。そして、外部端子 6において、支持基板 1の下面 1Bとばり防止層 51とに挟まれた 部分が、相対的に小さな厚みを有する薄部 61となる。また、ばり防止層 51と接触して V、な 、部分が、相対的に大きな厚みを有する厚部 62となる。
[0059] 以上のように、元基板 11の下面 11B上の下側金属層 14の表面に銅めつき層 16が 形成された後、切断ライン L上において、その銅めつき層 16を切断ライン Lに沿う方 向の全幅にわたって覆うように絶縁榭脂層 52が形成される。そして、銅めつき層 16の 表面にニッケル Z金めつき層 17が形成された後、元基板 11が切断ライン Lに沿って 切断されることにより支持基板 1の個片に切り分けられる。
[0060] 元基板 11の切断時に、切断工具 12が元基板 11の上面 11A側から下面 11B側へ 抜けるように移動される。この元基板 11に対する切断工具 12の移動方向にぉ 、て、 絶縁榭脂層 52は、銅めつき層 16の下流側に存在している。そのため、銅めつき層 16 を構成する金属が切断工具 12に引きづられて延びることを防止することができ、外部 端子 6に金属ばりが発生することを防止することができる。よって、この半導体装置は 、外部端子 6に金属ばりを有しておらず、実装基板への実装時に、外部端子 6と実装 基板上のランドとの接続不良などの実装不良を生じるおそれがない。また、金属ばり による外部端子間での電気的短絡のような不具合を生じるおそれもない。
[0061] なお、各外部端子 6の薄部 61の下方に設けられているばり防止層 51は、薄部 61の 厚みと厚部 62の厚みとの差にほぼ等しい厚みを有し、かつ、外部端子 6の長手方向 において薄部 61と同じ幅を有しているとした。しかしながら、ばり防止層 51の厚みは 、薄部 61の厚みと厚部 62の厚みとの差よりも小さくてもよい。また、外部端子 6の長 手方向において、ばり防止層 51の幅は、薄部 61の幅よりも小さくてもよい。すなわち 、ばり防止層 51は、外部端子 6の薄部 61と厚部 62との段差によって形成される空間 内に収まるように設けられて 、ればよ!/、。 [0062] また、ばり防止層 51は必ずしも必要というわけではなぐばり防止層 51が省略され てもよい。ばり防止層 51を省略した構成の半導体装置は、たとえば、図 10Cに示す ように、下側金属層 14の表面、連続貫通孔 15の内面および上側金属層 13の連続 貫通孔 15に臨む部分に、銅めつき層 16を形成した後、図 10Dおよび図 10Eに示す 絶縁榭脂層 52を形成する工程を行わずに、その銅めつき層 16の表面において、切 断ライン Lに沿って延び、かつ、切断ライン Lを跨る所定幅の領域を除く領域に、 -ッ ケル Z金めつき層 17を形成すること〖こよって得ることができる。ばり防止層 51を省略 した構成であっても、外部端子 6が薄部 61および厚部 62を有しているので、半導体 装置の製造時に、たとえ外部端子 6の薄部 61に金属ばりが生じたとしても、その金属 ばりの長さが薄部 61と厚部 62との段差以下であれば、半導体装置の実装基板への 実装時に、その金属ばりが実装基板の表面に当接することがない。よって、外部端子 と実装基板上のランドとの接続不良などの実装不良を生じるおそれがない。
[0063] その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが 可能である。

Claims

請求の範囲
[1] 半導体チップと、
前記半導体チップを一方面上に支持する支持基板と、
前記支持基板の前記一方面に設けられ、前記半導体チップと電気接続される内部 端子と、
前記支持基板の前記一方面と反対側の他方面に設けられ、前記支持基板の端縁 に対して所定幅の間隔を空けた位置から内方に向けて延びる外部端子と、 前記支持基板の前記一方面および前記他方面間を貫通して設けられ、前記内部 端子と前記外部端子とを接続する接続配線とを含むことを特徴とする、半導体装置。
[2] 前記支持基板の端面には、前記一方面および前記他方面間にわたって、当該端 面において開放される溝が形成されており、
前記接続配線は、前記溝の内面に沿って形成されていることを特徴とする、請求項 1記載の半導体装置。
[3] 前記支持基板には、前記他方面から前記一方面に向けて凹み、前記支持基板の 端面において開放される凹部と、前記一方面および前記他方面間を貫通し、前記凹 部と連通する貫通孔とが形成されており、
前記接続配線は、前記貫通孔の内面に沿って形成されていることを特徴とする、請 求項 1記載の半導体装置。
[4] 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製 造する方法であって、
絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側 金属層を形成する工程と、
前記元基板の前記一方面と反対側の他方面にぉ 、て、前記一方側金属層に対し て前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、 前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫 通する連続貫通孔を形成する工程と、
前記他方側金属層の表面、前記連続貫通孔の内面および前記内部端子の前記連 続貫通孔に臨む部分に金属めつき層を被着させるめっき工程と、 前記めつき工程後、前記切断ライン上から、前記元基板の前記他方面上の前記他 方側金属層および前記金属めつき層を除去する金属除去工程と、
前記金属除去工程後、前記元基板と切断工具とを、前記切断工具が前記元基板 の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前 記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程 とを含むことを特徴とする、半導体装置の製造方法。
[5] 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製 造する方法であって、
絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側 金属層を形成する工程と、
前記元基板の前記一方面と反対側の他方面にぉ 、て、前記一方側金属層に対し て前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、 前記切断ラインに対して互いに対称をなす 2つの位置に、前記他方側金属層およ び前記元基板を連続して貫通する連続貫通孔を形成する工程と、
前記他方側金属層の表面、各前記連続貫通孔の内面および前記内部端子の前記 連続貫通孔に臨む部分に金属めつき層を被着させるめっき工程と、
前記めつき工程後、 2つの前記連続貫通孔の間であって、前記切断ラインに沿う方 向にお 1、て前記他方側金属層の幅以上の幅を有する領域に、前記元基板の前記他 方面側から前記一方面側へ凹み、 2つの前記連続貫通孔を連通する凹部を形成す る凹部形成工程と、
前記凹部形成工程後、前記元基板と切断工具とを、前記切断工具が前記元基板 の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前 記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程 とを含むことを特徴とする、半導体装置の製造方法。
[6] 半導体チップと、
前記半導体チップを一方面上に支持する支持基板と、
前記支持基板の前記一方面に設けられ、前記半導体チップと電気接続される内部 端子と、 前記支持基板の前記一方面と反対側の他方面に設けられ、前記支持基板の端縁 力 内方に向けて延びる外部端子と、
前記支持基板の前記一方面および前記他方面間を貫通し、前記内部端子と前記 外部端子とを接続する接続配線とを含み、
前記外部端子は、前記支持基板の端縁に沿って配置され、相対的に小さな厚みを 有する薄部と、前記薄部に対して内方に配置され、相対的に大きな厚みを有する厚 部とを一体的に備えていることを特徴とする、半導体装置。
[7] 前記薄部に対して前記支持基板と反対側に設けられ、前記薄部の厚みと前記厚部 の厚みとの差以下の厚みを有するばり防止層をさらに含むことを特徴とする、請求項 6記載の半導体装置。
[8] 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製 造する方法であって、
絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側 金属層を形成する工程と、
前記元基板の前記一方面と反対側の他方面にぉ 、て、前記一方側金属層に対し て前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、 前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫 通する連続貫通孔を形成する工程と、
前記他方側金属層の表面、前記連続貫通孔の内面および前記内部端子の前記連 続貫通孔に臨む部分に第 1金属めつき層を被着させる第 1めっき工程と、
前記第 1金属めつき層の表面において、前記切断ラインに沿って延び、かつ、前記 切断ラインを跨る所定幅の領域を除く領域に、第 2金属めつき層を被着させる第 2め つき工程と、
前記第 2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板 の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前 記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程 とを含むことを特徴とする、半導体装置の製造方法。
[9] 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製 造する方法であって、
絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側 金属層を形成する工程と、
前記元基板の前記一方面と反対側の他方面にぉ 、て、前記一方側金属層に対し て前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、 前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫 通する連続貫通孔を形成する工程と、
前記他方側金属層の表面、前記連続貫通孔の内面および前記内部端子の前記連 続貫通孔に臨む部分に第 1金属めつき層を被着させる第 1めっき工程と、
前記第 1めっき工程後、前記元基板の前記他方面上に、前記切断ラインを跨り、か つ、前記他方側金属層上の前記第 1金属めつき層を前記切断ラインに沿う方向の全 幅にわたって覆うように、絶縁性榭脂からなる絶縁榭脂層を形成する絶縁榭脂層形 成工程と、
前記第 1金属めつき層の表面に第 2金属めつき層を被着させる第 2めっき工程と、 前記第 2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板 の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前 記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程 とを含むことを特徴とする、半導体装置の製造方法。
PCT/JP2006/307777 2005-04-15 2006-04-12 半導体装置および半導体装置の製造方法 WO2006112337A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/918,211 US20090289342A1 (en) 2005-04-15 2006-04-12 Semiconductor Device and Semiconductor Device Manufacturing Method
CN2006800121029A CN101160657B (zh) 2005-04-15 2006-04-12 半导体装置及半导体装置的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005118565A JP4728032B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法
JP2005-118565 2005-04-15
JP2005118564A JP4723275B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法
JP2005-118564 2005-04-15

Publications (1)

Publication Number Publication Date
WO2006112337A1 true WO2006112337A1 (ja) 2006-10-26

Family

ID=37115060

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/307777 WO2006112337A1 (ja) 2005-04-15 2006-04-12 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20090289342A1 (ja)
KR (1) KR20080003802A (ja)
TW (1) TW200707666A (ja)
WO (1) WO2006112337A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225963A (ja) * 2014-05-28 2015-12-14 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2016032082A (ja) * 2014-07-30 2016-03-07 シチズン電子株式会社 メッキ膜の剥離防止方法、部品集合体および発光装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US8609467B2 (en) * 2009-03-31 2013-12-17 Sanyo Semiconductor Co., Ltd. Lead frame and method for manufacturing circuit device using the same
TWI624021B (zh) * 2013-04-23 2018-05-11 萬國半導體（開曼）股份有限公司 薄型功率器件及其製備方法
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
GB2532869A (en) * 2013-08-28 2016-06-01 Qubeicon Ltd Semiconductor die and package jigsaw submount
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access
US11107753B2 (en) * 2018-11-28 2021-08-31 Semiconductor Components Industries, Llc Packaging structure for gallium nitride devices
KR102612325B1 (ko) 2023-10-26 2023-12-12 주식회사 고산건업 터널내 피난 유도 픽토그램용 축광도료 조성물 및 이를 이용한 시공법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313157A (ja) * 1997-05-12 1998-11-24 Alps Electric Co Ltd プリント基板
JP2000307200A (ja) * 1999-04-23 2000-11-02 Kyocera Corp 多数個取りセラミック配線基板
JP2001177002A (ja) * 1999-10-05 2001-06-29 Murata Mfg Co Ltd モジュール基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US20020053742A1 (en) * 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
KR100259359B1 (ko) * 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313157A (ja) * 1997-05-12 1998-11-24 Alps Electric Co Ltd プリント基板
JP2000307200A (ja) * 1999-04-23 2000-11-02 Kyocera Corp 多数個取りセラミック配線基板
JP2001177002A (ja) * 1999-10-05 2001-06-29 Murata Mfg Co Ltd モジュール基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225963A (ja) * 2014-05-28 2015-12-14 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2016032082A (ja) * 2014-07-30 2016-03-07 シチズン電子株式会社 メッキ膜の剥離防止方法、部品集合体および発光装置

Also Published As

Publication number Publication date
TW200707666A (en) 2007-02-16
US20090289342A1 (en) 2009-11-26
KR20080003802A (ko) 2008-01-08

Similar Documents

Publication Publication Date Title
WO2006112337A1 (ja) 半導体装置および半導体装置の製造方法
JP3565835B1 (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
KR20120005383A (ko) 배선 기판 및 배선 기판 제조 방법
KR20080106013A (ko) 배선 기판 및 그 제조 방법
JP4703342B2 (ja) 配線基板の製造方法
US8416577B2 (en) Coreless substrate and method for making the same
US11222791B2 (en) Printed wiring board and method for manufacturing printed wiring board
US7842611B2 (en) Substrate and manufacturing method of the same
KR20060048212A (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
EP1850381A2 (en) Mounting substrate
JP2008153441A (ja) 配線基板およびその製造方法
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
US7171744B2 (en) Substrate frame
JP2006339277A (ja) 接続用基板及びその製造方法
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
KR102267167B1 (ko) 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조
TWI477212B (zh) 軟硬複合線路板及其製造方法
US11166387B2 (en) Wiring board and manufacturing method thereof
JP2002016330A (ja) 部品実装用基板およびその製造方法
JP2882085B2 (ja) フィルムキャリア回路基板及びその製造方法
JP2018088442A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680012102.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077023205

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11918211

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06731713

Country of ref document: EP

Kind code of ref document: A1