JP4703342B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4703342B2
JP4703342B2 JP2005282152A JP2005282152A JP4703342B2 JP 4703342 B2 JP4703342 B2 JP 4703342B2 JP 2005282152 A JP2005282152 A JP 2005282152A JP 2005282152 A JP2005282152 A JP 2005282152A JP 4703342 B2 JP4703342 B2 JP 4703342B2
Authority
JP
Japan
Prior art keywords
dividing
conductor
hole
conductive material
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005282152A
Other languages
English (en)
Other versions
JP2007095927A (ja
Inventor
圭一 森兼
賢史 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2005282152A priority Critical patent/JP4703342B2/ja
Publication of JP2007095927A publication Critical patent/JP2007095927A/ja
Application granted granted Critical
Publication of JP4703342B2 publication Critical patent/JP4703342B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、大判基板から多数個取りされる配線基板製造方法係り、特に、配線基板の側面に設けられるキャスタレーション導体(側面導体)の改良に関する。
一般的に、半導体素子等の電子部品が搭載される配線基板は、グリーンシートの積層体を焼成してなるセラミック製の大判基板を縦横の分割ラインに沿って分割して多数個取りされるようになっている。この大判基板には多数個分の配線基板領域が分割ラインによって区画されており、各配線基板領域に配線パターンやキャスタレーション導体が設けられている。ここで、キャスタレーション導体は、大判基板においては分割ラインに穿設されたスルーホールの内壁に設けられているが、この分割ラインに沿う分割面が各配線基板の側面となるため、多数個取りされた配線基板の側面の凹溝内の壁面にキャスタレーション導体が形成されている。このキャスタレーション導体と配線パターンは適宜個所で接続されており、配線基板の上面に搭載された電子回路素子がワイヤボンディング等によって配線パターンと接続されると共に、配線基板が実装される母基板の半田ランド上でキャスタレーション導体が半田付けされるようになっている。これにより、配線基板上の電子回路素子がキャスタレーション導体を介して外部回路と電気的に接続されることとなる。
図6は従来の配線基板のキャスタレーション導体を示す斜視図である。同図に示す配線基板1には、セラミック基板2の側面に凹溝状の切欠き3,4が設けられており、これら切欠き3,4内の壁面に銀等の良導電性材料からなる所定の厚みのキャスタレーション導体5が形成されている。また、図示はしていないが、この配線基板1の内層や外層にはキャスタレーション導体5と接続された配線パターンが設けられていると共に、配線基板1の上面に電子回路素子が搭載されており、これら電子回路素子と配線パターンとがワイヤボンディング等によって接続されている。なお、通常、キャスタレーション導体5の表面には半田濡れ性の向上や銀の半田喰われ防止を図るために、ニッケル層等の図示せぬメッキ層が被着されている(例えば、特許文献1参照)。
図7は図6に示す従来の配線基板の製造過程を示す説明図である。図7に示す大判基板6は、所要の導電部を形成したグリーンシートの積層体を焼成したものであり、縦横の分割ライン7,8によって区画されている小領域9が各配線基板1に対応しているため、この大判基板6を分割ライン7,8に沿って分割することにより配線基板1が多数個取りされる。また、大判基板6には分割ライン7,8と重なり合う所定位置に多数のスルーホール10が穿設されており、各スルーホール10の内壁に所定の厚みの未分割なキャスタレーション導体5が設けられている。つまり、この大判基板6は分割ライン7,8に沿う分割面が各配線基板1の側面となるため、多数個取りされた配線基板1の側面には、スルーホール10を2分割してなる切欠き3の内壁と4分割してなる切欠き4の内壁にそれぞれキャスタレーション導体5が設けられた状態となる。なお、スルーホール10の内壁にキャスタレーション導体5を形成する際には、スルーホール10内に銀ペースト等の導電材料を充填した後、このスルーホール10の中央部に貫通孔10aを穿設して該導電材料の一部を取り除くことにより、残存する導電材料によって所定の厚みの未分割なキャスタレーション導体5を形成できる。
特開2003−179176号公報(第3−5頁、図3)
前述したように、大判基板6から多数個取りされる配線基板1のキャスタレーション導体5は、分割ライン7,8と重なり合うスルーホール10の内壁に形成されたものなので、大判基板6を分割する前にメッキ処理を施してキャスタレーション導体5にメッキ層を被着させたとしても、分割ライン7や分割ライン8に合致するキャスタレーション導体5の端面(分割面)はメッキ層の存しない無メッキ領域になってしまう。そして、キャスタレーション導体5の該端面が無メッキのまま配線基板1が母基板上に実装されると、キャスタレーション導体5中の銀成分が該端面で半田喰われを起こしてしまうので、信頼性は著しく低下する。
そこで、キャスタレーション導体5中の銀成分の半田喰われを防止するためには大判基板6を分割して得た個片(配線基板1)にメッキ処理を施す必要があるが、このようにすると、大判基板6の状態で行うメッキ処理と比べて作業効率が低下するのみならず、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板6の状態では実施できなくなってしまうので、生産性が低下して製造コストの上昇を余儀なくされてしまう。
また、従来の製造方法では、分割ライン7,8とキャスタレーション導体5とが重なり合った状態のまま、ハーフカットやダイシング等の手法で大判基板6の分割作業を行うことになるが、セラミックと金属が混在する部位が分割面となるため分割性に難があり、分割面にバリや欠け、汚れ等が生じやすいという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、そ目的は、多数個取り用の大判基板の状態でキャスタレーション導体の全表面にメッキ処理を施すことができて分割性も良好な配線基板製造方法を提供することにある。
上記の目的を達成するために、本発明による配線基板の製造方法では、多数個取り用のグリーンシートの分割ラインと重なり合う所定位置に多数のキャスタレーション導体用スルーホールを穿設した後、これらスルーホールに導電材料を充填する導電材料充填工程と、この導電材料充填工程後に前記キャスタレーション導体用スルーホールの中央部に該スルーホールよりも小径な中央孔を穿設することによって、該スルーホールの内壁に所定の厚みの前記導電材料を残存させる導体厚設定工程と、この導体厚設定工程後に前記グリーンシートの分割ラインと前記導電材料とが重なり合う個所にそれぞれ前記スルーホールよりも小径で該導電材料を分断する分断孔を穿設することによって、該スルーホールの内壁に該分断孔を介して端面どうしが対向する複数のキャスタレーション導体を形成する導体分断工程と、この導体分断工程後に前記グリーンシートを焼成して多数個取り用の大判基板を得る焼成工程と、前記焼成工程後に前記キャスタレーション導体の全表面にメッキ層を被着させるメッキ工程と、前記メッキ工程後に前記大判基板を前記分割ラインに沿って個片に分割する分割工程とを含み、前記分割工程によって前記キャスタレーション導体を有する配線基板が多数個取りされるようにした。
このような配線基板の製造方法では、キャスタレーション導体用スルーホールの中央部に該スルーホールよりも小径な中央孔を穿設することによって、該スルーホールの内壁に所定の厚みの導電材料を残存させた後、グリーンシートの分割ラインと導電材料とが重なり合う個所にそれぞれスルーホールよりも小径で該導電材料を分断する分断孔を穿設することによって、該スルーホールの内壁に該分断孔を介して端面どうしが対向する複数のキャスタレーション導体を形成するようにしたので、多数個取り用の大判基板を個片に分割する前にキャスタレーション導体の全表面にメッキ層を被着させることができて、メッキ工程の作業効率が向上すると共に、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板の状態で実施できるようになり、信頼性を損なうことなく生産性を大幅に高めることが可能となる。また、大判基板の分割ラインとキャスタレーション導体とが重なり合わないことから、分割性が良好となり、よって分割面にバリや欠け、汚れ等が生じにくくなる。
また、上記の製造方法において、キャスタレーション導体形成工程後にグリーンシートを複数枚積層して加熱圧着する積層体形成工程を行い、この積層体形成工程後に焼成工程を行うことにより大判基板を多層基板となしておけば、一般的な配線基板の製造に適用できるため好ましい。
発明による配線基板の製造方法は、キャスタレーション導体用スルーホールの中央部に該スルーホールよりも小径な中央孔を穿設することによって、該スルーホールの内壁に所定の厚みの導電材料を残存させた後、グリーンシートの分割ラインと導電材料とが重なり合う個所にそれぞれスルーホールよりも小径で該導電材料を分断する分断孔を穿設することによって、該スルーホールの内壁に該分断孔を介して端面どうしが対向する複数のキャスタレーション導体を形成するようにしたので、多数個取り用の大判基板を個片に分割する前キャスタレーション導体の全表面にメッキ層を被着させることができて、メッキ工程の作業効率が向上すると共に、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板の状態で実施できるようになって、信頼性を損なうことなく生産性を大幅に高めることが可能となる。また、大判基板の分割ラインとキャスタレーション導体とが重なり合わないことから、分割面にバリや欠け、汚れ等が生じにくくなる。
発明の実施の形態を図面を参照して説明すると、図1は本発明の実施形態例に係る配線基板のキャスタレーション導体を示す斜視図、図2は該キャスタレーション導体の断面図、図3〜図5は該配線基板の製造工程図である。
図1および図2に示す配線基板11は、図示せぬ電子回路素子が上面に搭載される多層構造のセラミック基板12と、このセラミック基板12の内層や外層に設けられた図示せぬ配線パターンと、セラミック基板12の側面の切欠き13,14内の壁面に設けられたキャスタレーション導体15とを備えた構成になっており、セラミック基板12の側面に切欠き13,14に隣接する小径な切除部16を設けることによって、該側面とキャスタレーション導体15とを離隔させてある。この配線基板11の配線パターンは適宜個所でキャスタレーション導体15と接続されており、この配線パターンと電子回路素子とがワイヤボンディング等によって接続されるようになっている。また、キャスタレーション導体15は、この配線基板11が実装される図示せぬ母基板の半田ランド上で半田付けされるため、配線基板11上の電子回路素子がキャスタレーション導体15を介して外部回路と電気的に接続されることとなる。なお、このキャスタレーション導体15の全表面には、半田濡れ性の向上や銀の半田喰われ防止を図るためにニッケルや金等からなるメッキ層17が被着させてある。
キャスタレーション導体15の構造について詳しく説明すると、セラミック基板12の側面には、後述するスルーホール23を2分割してなる切欠き13と4分割してなる切欠き14が複数個所に設けられていると共に、各切欠き13の幅方向両端と該側面との間、および各切欠き14の幅方向両端と該側面との間にそれぞれ、後述する分断孔26を2分割してなる切除部16が設けられている。これら切欠き13,14や切除部16は、いずれもセラミック基板12の上下両面に至る凹溝状に形成されている。そして、切欠き13,14内の壁面に銀等の良導電性材料からなる所定の厚みのキャスタレーション導体15が設けられているが、後述するように切除部16はキャスタレーション導体15の一部を切除するようにして形成されるため、キャスタレーション導体15の幅方向の端面15aは切除部16の深さ相当分だけセラミック基板12の側面よりも内側に位置している。つまり、図5に示す大判基板27から配線基板11を多数個取りする製造過程で、この大判基板27の分割ライン21,22と各配線基板11のキャスタレーション導体15とは重なり合わない。そのため、この配線基板11は大判基板27の状態でキャスタレーション導体15の全表面にメッキ層17が被着できるようになっている。
この配線基板11の製造方法を詳しく説明すると、まず、図3(a)に示すように、多数個取り用のグリーンシート20の縦横の分割ライン21,22と重なり合う所定位置に、パンチングマシン等によってキャスタレーション導体15用の多数のスルーホール23を穿設する。このとき、図示せぬ配線パターン用のスルーホールも穿設しておく。そして、図3(b)に示すように、これらスルーホール23や配線パターン用スルーホールに銀ペースト24を充填した後、図3(c)に示すように、各スルーホール23の中央部を貫通する中央孔23aを穿設して、各スルーホール23の内壁に銀を主成分とする所定の厚みの円筒状導体25を形成する。このとき、中央孔23aの直径をスルーホール23の直径よりも例えば200μm小さく設定しておくことにより、膜厚が約100μmの円筒状導体25を形成することができる。なお、本実施形態例では、スルーホール23が平面視円形であるが、平面視楕円形や平面視方形等のスルーホールであってもよい。
次に、図4に示すように、グリーンシート20の分割ライン21,22と円筒状導体25とが重なり合う個所にそれぞれ、同一スルーホール23内の円筒状導体25を分断する例えば直径が200μmの分断孔26を穿設して、分断された円筒状導体25をキャスタレーション導体15となす。すなわち、分割ライン21のみ、または分割ライン22のみと重なり合うスルーホール23内の円筒状導体25は、2個所の分断孔26により二分されるため、この分断孔26を介して端面15aどうしが対向する2個のキャスタレーション導体15が得られる。また、分割ライン21,22の交差部と重なり合うスルーホール23内の円筒状導体25は4個所の分断孔26により四分されるため、この分断孔26を介して端面15aどうしが対向する4個のキャスタレーション導体15が得られる。なお、分断孔26の大きさや形状は、同一スルーホール23内の円筒状導体25が確実に分断でき、かつキャスタレーション導体15の導体量が不足しなければ、任意に選択可能である。
この後、グリーンシート20に図示せぬ配線パターン等を印刷し、次いで、所定枚数のグリーンシート20を図示せぬ積層治具に積層して、これを真空パック状態で図示せぬ静水圧プレス装置に入れて加熱圧着することにより積層体となす。そして、この積層体を焼成することにより、図5に示すような多数個取り用の大判基板27を得る。この大判基板27は、縦横の分割ライン21,22によって区画されている小領域28が各配線基板11に対応している。
次に、大判基板27の表面に露出する導体部分にニッケルメッキや金メッキを施し、各キャスタレーション導体5にメッキ層17を被着させる。このとき、各小領域28のキャスタレーション導体15は、分断孔26の深さ相当分だけ分割ライン21,22よりも内側に位置しているため、大判基板27の状態で各キャスタレーション導体15の全表面にメッキ層17を被着させることができる。しかる後、この大判基板27を分割ライン21,22に沿って分割することにより、図1および図2に示すような配線基板11を多数個取りできる。なお、この分割工程で、分割ライン21,22に沿う大判基板27の分割面は各配線基板11の側面となり、この側面の切欠き13,14はスルーホール23を分割して形成されたものである。つまり、分割ライン21のみ、または分割ライン22のみと重なり合うスルーホール23は、二分割されて配線基板11の切欠き13となり、分割ライン21,22の交差部と重なり合うスルーホール23は四分割されて配線基板11の切欠き14となる。同様に、分割ライン21や分割ライン22と重なり合う分断孔26は二分割されて配線基板11の切除部16となる。
このように本実施形態例にあっては、配線基板11の製造過程で、キャスタレーション導体15の幅方向の端面15aを分割ライン21,22よりも内側に位置させるため、多数個取り用の大判基板27を個片に分割する前に、該端面15aを含むキャスタレーション導体15の全表面にメッキ層17を被着させることができて、メッキ工程の作業効率が向上する。また、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も、大判基板27の状態で実施することができる。したがって、キャスタレーション導体15中の銀成分の半田喰われを防止して信頼性を確保しつつ、生産性を大幅に高めることができる。しかも、分割ライン21,22とキャスタレーション導体15とが重なり合わないので、大判基板27の分割性は良好であり、それゆえ分割面にバリや欠け、汚れ等が生じにくくなって良品率の向上が期待できる。
また、本実施形態例では、キャスタレーション導体15を形成する際に、まずスルーホール23に中央孔23aを穿設して所定の厚みの円筒状導体25を形成した後、分断孔26を穿設して円筒状導体25から複数のキャスタレーション導体15を得ているため、通常のパンチングマシン等で容易かつ正確に所望のキャスタレーション導体15を形成できる。
なお、上記の実施形態例では、セラミック基板12が多層基板である配線基板11とその製造方法について説明したが、セラミック基板が単層の配線基板であっても本発明を適用できることは言うまでもない。
本発明の実施形態例に係る配線基板のキャスタレーション導体を示す斜視図である。 該キャスタレーション導体の断面図である。 該配線基板の製造工程図である。 該配線基板の製造工程図である。 該配線基板の製造工程図である。 従来の配線基板のキャスタレーション導体を示す斜視図である。 図6に示す従来の配線基板の製造過程を示す説明図である。
符号の説明
11 配線基板
12 セラミック基板
13,14 切欠き
15 キャスタレーション導体
15a 端面
16 切除部
17 メッキ層
20 セラミックグリーンシート
21,22 分割ライン
23 スルーホール
23a 中央孔
24 銀ペースト
25 円筒状導体
26 分断孔
27 大判基板

Claims (2)

  1. 多数個取り用のグリーンシートの分割ラインと重なり合う所定位置に多数のキャスタレーション導体用スルーホールを穿設した後、これらスルーホールに導電材料を充填する導電材料充填工程と、
    この導電材料充填工程後に前記キャスタレーション導体用スルーホールの中央部に該スルーホールよりも小径な中央孔を穿設することによって、該スルーホールの内壁に所定の厚みの前記導電材料を残存させる導体厚設定工程と、
    この導体厚設定工程後に前記グリーンシートの分割ラインと前記導電材料とが重なり合う個所にそれぞれ前記スルーホールよりも小径で該導電材料を分断する分断孔を穿設することによって、該スルーホールの内壁に該分断孔を介して端面どうしが対向する複数のキャスタレーション導体を形成する導体分断工程と、
    この導体分断工程後に前記グリーンシートを焼成して多数個取り用の大判基板を得る焼成工程と、
    前記焼成工程後に前記キャスタレーション導体の全表面にメッキ層を被着させるメッキ工程と、
    前記メッキ工程後に前記大判基板を前記分割ラインに沿って個片に分割する分割工程とを含み、
    前記分割工程によって前記キャスタレーション導体を有する配線基板が多数個取りされるようにしたことを特徴とする配線基板の製造方法。
  2. 請求項1の記載において、前記導体分断工程後に前記グリーンシートを複数枚積層して加熱圧着する積層体形成工程を行い、この積層体形成工程後に前記焼成工程を行うことにより前記大判基板を多層基板となしたことを特徴とする配線基板の製造方法。
JP2005282152A 2005-09-28 2005-09-28 配線基板の製造方法 Expired - Fee Related JP4703342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005282152A JP4703342B2 (ja) 2005-09-28 2005-09-28 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005282152A JP4703342B2 (ja) 2005-09-28 2005-09-28 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007095927A JP2007095927A (ja) 2007-04-12
JP4703342B2 true JP4703342B2 (ja) 2011-06-15

Family

ID=37981267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005282152A Expired - Fee Related JP4703342B2 (ja) 2005-09-28 2005-09-28 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4703342B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294246A (ja) * 2007-05-25 2008-12-04 Koa Corp 低温焼成セラミックス多層基板の端面電極形成方法
JP2009158892A (ja) * 2007-12-28 2009-07-16 Nec Corp 多層配線基板及びその製造方法
KR101001352B1 (ko) * 2008-09-04 2010-12-14 삼성전기주식회사 패키지용 기판
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
JP5869246B2 (ja) * 2011-07-15 2016-02-24 京セラ株式会社 コイル内蔵基板および電子モジュール
JP5942581B2 (ja) * 2012-05-15 2016-06-29 株式会社デンソー 多層基板の製造方法
JP6130278B2 (ja) * 2013-09-19 2017-05-17 京セラ株式会社 多数個取り配線基板
CN109803494B (zh) * 2017-11-17 2020-07-17 健鼎(无锡)电子有限公司 电路板及其制造方法
TWI651030B (zh) * 2017-11-27 2019-02-11 健鼎科技股份有限公司 電路板及其製造方法
CN115767882B (zh) * 2023-01-09 2023-06-09 苏州浪潮智能科技有限公司 差分信号传输电路、电路板、电子设备及电路制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126024A (ja) * 1996-10-24 1998-05-15 Hitachi Aic Inc 端面スルーホール配線板
JP2001077507A (ja) * 1999-09-02 2001-03-23 Sumitomo Metal Electronics Devices Inc 多数個取り基板のキャスタレーション構造の製造方法
JP2003178928A (ja) * 2001-10-05 2003-06-27 Murata Mfg Co Ltd 積層セラミック電子部品、集合電子部品および積層セラミック電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126024A (ja) * 1996-10-24 1998-05-15 Hitachi Aic Inc 端面スルーホール配線板
JP2001077507A (ja) * 1999-09-02 2001-03-23 Sumitomo Metal Electronics Devices Inc 多数個取り基板のキャスタレーション構造の製造方法
JP2003178928A (ja) * 2001-10-05 2003-06-27 Murata Mfg Co Ltd 積層セラミック電子部品、集合電子部品および積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JP2007095927A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4703342B2 (ja) 配線基板の製造方法
JP5763962B2 (ja) セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
WO2006112337A1 (ja) 半導体装置および半導体装置の製造方法
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP2008153441A (ja) 配線基板およびその製造方法
JP2009170561A (ja) 配線基板およびその製造方法
JP6317115B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
WO2021097614A1 (zh) 集成式微型焊板结构及其制作工艺
JP5738109B2 (ja) 多数個取り配線基板
JP6258810B2 (ja) 配線基板の製造方法
JP2006147901A (ja) 積層電子部品、その製造方法およびその特性測定方法
JP5314370B2 (ja) セラミック部品の製造方法
JP2008187198A (ja) 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
JPH1126913A (ja) 配線基板の製造方法
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
JP2009194000A (ja) 多数個取り配線基板
JP2019047005A (ja) 多数個取りセラミック基板およびその製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP2006041310A (ja) 多数個取り配線基板
JPH0669662A (ja) 多層プリント配線板
JP2005340538A (ja) 多数個取り配線基板
JP2006128299A (ja) 多数個取り配線基板および電子装置
KR20020065261A (ko) 세라믹 적층 부품 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R150 Certificate of patent or registration of utility model

Ref document number: 4703342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees