TWI651030B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI651030B
TWI651030B TW106141177A TW106141177A TWI651030B TW I651030 B TWI651030 B TW I651030B TW 106141177 A TW106141177 A TW 106141177A TW 106141177 A TW106141177 A TW 106141177A TW I651030 B TWI651030 B TW I651030B
Authority
TW
Taiwan
Prior art keywords
hole
board
sub
layer
holes
Prior art date
Application number
TW106141177A
Other languages
English (en)
Other versions
TW201927099A (zh
Inventor
趙新
楊海
孫奇
楊偉雄
Original Assignee
健鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 健鼎科技股份有限公司 filed Critical 健鼎科技股份有限公司
Priority to TW106141177A priority Critical patent/TWI651030B/zh
Application granted granted Critical
Publication of TWI651030B publication Critical patent/TWI651030B/zh
Publication of TW201927099A publication Critical patent/TW201927099A/zh

Links

Abstract

一種電路板的製造方法,包括:提供多層板;其中,多層板具有頂面及底面;實施第一鑽孔步驟,以在多層板形成貫穿頂面及底面的第一通孔;實施鍍通孔步驟,以在第一通孔的孔壁鍍設有第一傳導層;實施第一塞孔步驟,以將樹脂填滿第一通孔內;以及實施第二鑽孔步驟,包含:朝向多層板的第一傳導層進行鑽孔,以在多層板形成貫穿頂面及底面且呈間隔分佈的兩個第一貫孔;其中,每個第一貫孔是部分地重疊於第一通孔、且移除部分的第一傳導層,以使第一傳導層形成為彼此分離的兩個第一子傳導層。本發明另提供一種電路板。

Description

電路板及其製造方法
本發明涉及一種電路板及其製造方法,尤其涉及一種具有多層板結構的電路板及其製造方法。
一般印刷電路板(PCB)中設計有球柵陣列封裝(BGA)的部分是網路(NET)最為密集的區域。現有的高密度互連(HDI)電路板的製造方法是以鐳射孔多層堆疊的方式來實現。隨著未來印刷電路板的產品設計的密度越來越高,印刷電路板中球柵陣列封裝(BGA)的部分的網路的密度也越來越高。因此現有的電路板的製造方法已越來越難符合製程上的需求。再者,由於鐳射孔多層堆疊的方式需要逐層遞增,因此製程所需的壓合次數多且產品的生產週期長。
於是,本發明人認為上述缺陷可改善,乃特潛心研究並配合科學原理的運用,終於提出一種設計合理且有效改善上述缺陷的本發明。
本發明實施例在於提供一電路板及其製造方法,能有效改善現有的電路板及其製造方法所存在的缺陷(如:有效減少製程所需的壓合次數及有效縮短產品的生產週期)。
本發明實施例公開一種電路板的製造方法,包括:提供一多層板;其中,所述多層板具有一頂面及一底面;實施一第一鑽孔步驟,以在所述多層板形成有貫穿所述頂面及所述底面的一第一 通孔;實施一鍍通孔步驟,以在所述第一通孔的孔壁鍍設有一第一傳導層;實施一第一塞孔步驟,以將樹脂填滿所述第一通孔內;以及實施一第二鑽孔步驟,包含:朝向所述多層板的所述第一傳導層進行鑽孔,以在所述多層板形成有貫穿所述頂面及所述底面且呈間隔分佈的兩個第一貫孔;其中,每個所述第一貫孔是部分地重疊於所述第一通孔、且移除部分的所述第一傳導層,以使所述第一傳導層形成為彼此分離的兩個第一子傳導層。
本發明實施例另公開一種電路板,包括:一多層板,具有一頂面及一底面、且形成有貫穿所述頂面及所述底面的一第一通孔及兩個第一貫孔;其中,兩個所述第一貫孔呈間隔分佈,並且每個所述第一貫孔是部分地重疊於所述第一通孔、且定義有一第一重疊區域;以及兩個第一子傳導層,分別形成於未與所述第一重疊區域重疊的所述第一通孔的孔壁上,並且兩個所述第一子傳導層是各自連接所述多層板的所述頂面及所述底面;其中,兩個所述第一子傳導層彼此電性絕緣。
綜上所述,本發明實施例所公開的電路板及其製造方法能通過彼此分離的兩個第一子傳導層的設計,取代傳統高密度互連電路板中的鐳射孔多層堆疊的設計,從而有效減少電路板在製造過程中的壓合次數(疊孔的密度),並且可以有效縮短電路板的生產週期。
為能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與附圖,但是此等說明與附圖僅用來說明本發明,而非對本發明的保護範圍作任何的限制。
100‧‧‧多層板
101‧‧‧頂面
102‧‧‧底面
1‧‧‧頂導電層
2‧‧‧底導電層
3‧‧‧板結構
4‧‧‧絕緣層
5‧‧‧通孔
51‧‧‧第一通孔
511‧‧‧第一傳導層
512‧‧‧第一子傳導層
513‧‧‧次外層金屬墊
514‧‧‧外層金屬墊
515‧‧‧柱狀導體
516‧‧‧內層金屬墊
52‧‧‧第二通孔
521‧‧‧第二傳導層
522‧‧‧第二子傳導層
523‧‧‧次外層金屬墊
524‧‧‧外層金屬墊
525‧‧‧柱狀導體
526‧‧‧內層金屬墊
53‧‧‧第三通孔
6、6’‧‧‧樹脂
7‧‧‧第一貫孔
8‧‧‧第二貫孔
9‧‧‧外層絕緣層
91‧‧‧盲孔
R1‧‧‧第一重疊區域
R2‧‧‧第二重疊區域
R3‧‧‧第三重疊區域
圖1為本發明實施例電路板的製造方法的步驟S101示意圖。
圖2為圖1的多層板沿II-II剖線的剖視示意圖。
圖3為本發明實施例電路板的製造方法的步驟S102至步驟S104 示意圖。
圖4為圖3的多層板沿IV-IV剖線的剖視示意圖。
圖5為本發明實施例電路板的製造方法的步驟S105示意圖。
圖6為圖5的多層板沿VI-VI剖線的剖視示意圖。
圖7為本發明實施例電路板的製造方法的步驟S106示意圖。
圖8為圖7的多層板沿VIII-VIII剖線的剖視示意圖。
圖9為本發明實施例電路板的製造方法的步驟S107示意圖。
圖10為圖9的多層板沿X-X剖線的剖視示意圖。
圖11為本發明實施例電路板的製造方法的步驟S108示意圖。
圖12為圖10的多層板沿XII-XII剖線的剖視示意圖。
圖13為本發明另一實施例中的第一貫孔的數量為四個且第一子傳導層的數量也為四個的示意圖。
圖14為本發明另一實施例中的其中一個板結構在對應於第一子傳導層及第二子傳導層的位置上各自電性連接有一內層金屬墊的示意圖。
圖15為本發明另一實施例中的第一通孔呈非圓形的示意圖。
請參閱圖1至圖15,為本發明的實施例,需先說明的是,本實施例對應附圖所提及的相關數量與外型,僅用來具體地說明本發明的實施方式,以便於了解本發明的內容,而非用來侷限本發明的保護範圍。
[電路板的製造方法]
如圖1至圖12,本實施例公開一種電路板的製造方法。所述電路板的製造方法包含步驟S101至步驟S108。必須說明的是,本實施例所載之各步驟的順序與實際的操作方式可視需求而調整,並不限於本實施例所載。
如圖1及圖2,步驟S101為提供一多層板100。所述多層板100具有一頂面101及一底面102。所述多層板100在頂面101設有一頂導電層1、並且在底面102設有一底導電層2。其中,所述頂導電層1及底導電層2各自為一銅箔。再者,所述多層板100包含由頂面101至底面102依序堆疊的多層板結構3。
進一步地說,每層所述板結構3是由一銅箔基板(絕緣基板的兩面鋪設有銅箔)裁切為適合的尺寸後再通過內層線路蝕刻製程所形成。每層所述板結構3與其鄰近的板結構3之間夾設有一絕緣層4(如:樹脂膠片),所述頂導電層1與其鄰近的板結構3之間夾設有絕緣層4,並且所述底導電層2與其鄰近的板結構3之間也夾設有絕緣層4。其中,所述多層板100是由頂導電層1、底導電層2、多層板結構3、及多層絕緣層4通過一次壓合的方式所形成。
如圖3及圖4,步驟S102為實施一第一鑽孔步驟,包含:利用鑽孔機對所述多層板100進行鑽孔,以在所述多層板100形成有貫穿所述頂面101及底面102且彼此不重疊的多個通孔5(本實施例為三個)。更詳細地說,多個所述通孔包含有一第一通孔51、一第二通孔52、及一第三通孔53,並且所述第二通孔52是鄰近於第一通孔51,而所述第三通孔53是鄰近於第二通孔52。其中,本實施例所採用的鑽孔方式為機械鑽孔。
必須說明的是,由於本實施例的第一通孔51與第二通孔52及其相對應的結構或元件的關係是大致相同於第二通孔52與第三通孔53及其相對應的結構或元件的關係。為了避免過於贅述,因此以下僅說明第一通孔51與第二通孔52及其相對應的結構或元件的關係(如下述的第一傳導層511、第二傳導層521、第一貫孔7、及第二貫孔8)。
請繼續參閱圖3及圖4,步驟S103為實施一鍍通孔步驟(包含:除膠渣、化學銅、及電鍍銅等子步驟),以在所述第一通孔51的孔壁及第二通孔52的孔壁分別鍍設有厚度足夠的一第一傳導層511及一第二傳導層521(如:金屬銅層),並且所述第一傳導層511及第二傳導層521皆電性連接於所述頂導電層1、底導電層2及多層板100中的不同的信號線路(圖未繪示)。
請繼續參閱圖3及圖4,步驟S104為實施一第一塞孔步驟,以將樹脂6填滿於所述第一通孔51及第二通孔52內。進一步地說,由於在步驟S103的鍍通孔步驟中,所述頂導電層1及底導電層2的厚度(如:銅層的厚度)會被增加;且在步驟S104的第一塞孔步驟中,所述樹脂6會局部地突伸出頂導電層1及底導電層2。為了有利於後續的製造流程(如下述第二鑽孔步驟S105),因此在本實施例中,所述第一塞孔步驟較佳地是進一步包含對樹脂6實施一平面化作業,以使樹脂6的相反兩端分別共平面於多層板100的頂面101及底面102(如圖4)。並且在實施所述平面化作業時,所述頂導電層1及底導電層2的厚度可以通過研磨的方式而降低。其中,上述研磨的方式可以例如是採用八軸研磨機進行研磨,但本發明不受限於此。
如圖5及圖6,步驟S105為實施一第二鑽孔步驟,包含:利用鑽孔機朝向多層板100的第一傳導層511進行鑽孔,以在所述多層板100形成有貫穿頂面101及底面102且呈間隔分佈的兩個第一貫孔7。其中,每個所述第一貫孔7是部分地重疊於第一通孔51、且移除部分的第一傳導層511,以使所述第一傳導層511形成為彼此分離的兩個第一子傳導層512。再者,所述第二鑽孔步驟也包含:利用鑽孔機朝向多層板100的第二傳導層521進行鑽孔,以在所述多層板100形成有貫穿頂面101及底面102的一第二貫 孔8。其中,兩個所述第一貫孔7的其中一個第一貫孔7是部分地重疊於第二通孔52、且移除部分的第二傳導層521;並且所述第二貫孔8與部分地重疊於第二通孔52的第一貫孔7呈間隔分佈、且移除部分的第二傳導層521,以使所述第二傳導層521形成為彼此分離的兩個第二子傳導層522。較佳地,上述第一貫孔7及第二貫孔8的孔徑是分別大於第一通孔51及第二通孔52的孔徑,但本發明不受限於此。
進一步地說,本實施例的電路板的製造方法能通過第二鑽孔步驟而使得所述第一傳導層511形成為彼此分離的兩個第一子傳導層512,且使得所述第二傳導層521形成為彼此分離的兩個第二子傳導層522。其中,上述兩個第一子傳導層512能分別電性連接多層板100的頂面、底面、及多層板100中的不同的信號線路以形成一第一信號網路及一第二信號網路(圖未繪示),並且上述兩個第二子傳導層522能分別電性連接多層板100的頂面、底面、及多層板100中的不同的信號線路以形成一第三信號網路及一第四信號網路(圖未繪示)。
藉此,本實施例的電路板的製造方法能以彼此分離的兩個第一子傳導層512及兩個第二子傳導層522的設計,取代傳統高密度互連電路板中的鐳射孔多層堆疊的設計,從而有效減少電路板在製造過程中的壓合次數(疊孔的密度),並且可以有效縮短電路板的生產週期。
再者,本實施例的電路板的製造方法能通過所述第二通孔52鄰近於第一通孔51,以及兩個所述第一貫孔7的其中一個第一貫孔7部分地重疊於第二通孔52(也就是第一通孔51及第二通孔52至少共用一個第一貫孔7),從而有效地減少第二鑽孔步驟中鑽孔所需的數量,並且有效地提升多層板100中線路佈局的密度。
另,由於本實施例的樹脂6的相反兩端是分別共平面於多層板100的頂面101及底面102,因此有利於提升第二鑽孔步驟中鑽 孔機對第一傳導層511及第二傳導層521的鑽孔效果,從而提升電路板的製程良率。
值得一提的是,本發明實施例的電路板的製造發法雖然是以兩個所述第一貫孔7分別地且部分地重疊於第一通孔51,以使所述第一傳導層511形成為彼此分離的兩個第一子傳導層512,但本發明不受限於此。舉例來說,所述第一貫孔7的數量可以為三個以上,並且所述第一子傳導層512的數量也可以為三個以上。如圖13,在本發明的另一實施例中,所述第一貫孔7的數量為四個,並且所述第一子傳導層512的數量也為四個。
如圖7及圖8,步驟S106為實施一第二塞孔步驟,以將樹脂6’填滿上述兩個第一貫孔7及一個第二貫孔8內。藉此,兩個所述第一子傳導層512能通過在第一通孔51(如步驟S104所述)及兩個第一貫孔7內填滿樹脂6、6’,而彼此電性隔離。再者,本實施例的兩個第二子傳導層522能通過在第二通孔52(如步驟S104所述)、第二貫孔8、及與第二通孔52重疊的第一貫孔7內填滿樹脂6、6’,而彼此電性隔離。進一步地說,為了有利於後續的製造流程(如下述次外層影像轉移步驟S107),所述第二塞孔步驟較佳地是進一步包含對樹脂6’實施一平面化作業,以使樹脂6’的相反兩端分別共平面於多層板100的頂面101及底面102,但本發明不受限於此。
如圖9及圖10,步驟S107為對所述多層板100實施一個次外層影像轉移步驟,以在多層板100的頂面101及底面102上各自形成有一個次外層線路(圖未繪示),並且使得每個第一子傳導層512及每個第二子傳導層522的位於頂面101及底面102的位置上皆連接有一個次外層金屬墊513、523。其中,多個所述次外層金屬墊513、523是包含於次外層線路中。
如圖11及圖12,步驟S108為對所述多層板100實施一外層影像轉移步驟,以在每個次外層線路的上方形成有一外層絕緣層9,並且在每個外層絕緣層9的上方形成有一外層線路(圖未繪示)。更詳細地說,所述外層影像轉移步驟能使得每個所述次外層金屬墊513、523上形成有一外層金屬墊514、524及連接於次外層金屬墊513、523及外層金屬墊514、524之間的一柱狀導體515、525。其中,多個所述外層金屬墊514、524是包含於外層線路中,並且多個所述柱狀導體515、525是分別設置於外層絕緣層9的盲孔91中。藉此,每個所述外層金屬墊514、524能通過對應的柱狀導體515、525及次外層金屬墊513、523而電性連接於對應的子傳導層(第一子傳導層512及第二子傳導層522的其中之一)。
[電路板]
以上為本實施例的電路板的製造方法的說明,而以下接著說明本實施例的電路板的具體構造。必須說明的是,雖然本實施例的電路板是通過上述電路板的製造方法所製成,但本發明不受限於此。也就是說,本發明的電路板也可以是通過其它的電路板的製造方法所製成。
本實施例另公開一種電路板。所述電路板包含一多層板100、兩個第一子傳導層512、及兩個第二子傳導層522。
以下將分別說明本實施例電路板的各個元件具體構造,而後再適時說明電路板的各個元件間的連接關係。需先說明的是,為了便於理解本實施例,所以圖式僅呈現電路板的局部構造,以便於清楚地呈現電路板的各個元件構造與連接關係。
如圖5及圖6,所述多層板100具有一頂面101及一底面102、 且形成有貫穿所述頂面101及底面102的一第一通孔51及兩個第一貫孔7。其中,兩個所述第一貫孔7呈間隔分佈,並且每個所述第一貫孔7是部分地重疊於第一通孔51、且定義有一第一重疊區域R1。再者,所述多層板100也形成有貫穿所述頂面101及底面102的一第二通孔52及一第二貫孔8。所述第二通孔52是鄰近於第一通孔51且未與第一通孔51重疊。所述第二貫孔8是部分地重疊於第二通孔52且定義有一第二重疊區域R2。兩個所述第一貫孔7的其中一個第一貫孔7是部分地重疊於第二通孔52且與第二貫孔8呈間隔分佈。兩個所述第一貫孔7的其中一個第一貫孔7的重疊於第二通孔52的部分定義為一第三重疊區域R3。
在本實施例中,兩個所述第一子傳導層512分別呈弧形且形成於未與第一重疊區域R1重疊的第一通孔51的孔壁上,並且兩個所述第一子傳導層512是各自連接多層板100的頂面101、底面102、及多層板100中的不同的信號線路。其中,兩個所述第一子傳導層512彼此電性絕緣,並且兩個所述第一子傳導層512的弧心(圖未標號)大致彼此重疊。再者,兩個所述第二子傳導層522分別呈弧形且形成於未與第二重疊區域R2及第三重疊區域R3重疊的第二通孔52的孔壁上,並且兩個所述第二子傳導層522是各自連接多層板100的頂面101、底面102、及多層板100中的不同的信號線路。其中,兩個所述第二子傳導層522彼此電性絕緣,並且兩個所述第二子傳導層522的弧心(圖未標號)大致彼此重疊。
更詳細地說,所述多層板100包含由頂面101至底面102依序堆疊的多層板結構3,多個所述板結構3的至少部分板結構3在對應於每個第一子傳導層512及每個第二子傳導層522的位置上各自電性連接有一內層金屬墊516、526(如圖14),並且每個所述內層金屬墊516、526的連接第一子傳導層512(或第二子傳導層522)的部分呈弧形。再者,每個所述內層金屬墊516、526 是分別電性於多層板100中的不同的信號線路。
必須說明的是,本實施例雖然是以第一通孔51呈圓形且兩個第一子傳導層512分別呈弧形為例作說明,但本發明不受限於此。舉例來說,在本發明的另一實施例中,所述第一通孔51也可以呈非圓形(如圖15的第一通孔51為呈橢圓形的一槽孔),而所述第一子傳導層512也可以是部分地呈弧形且部分地呈平面狀。更詳細地說,在此實施例中,所述第一貫孔7的數量為六個,並且所述第一子傳導層512的數量也為六個;其中,部分的所述第一子傳導層512呈弧形(如圖15中的位於左右兩側的兩個第一子傳導層512呈弧形,且兩個第一子傳導層512的弧心未彼此重疊),而另一部分的所述第一子傳導層512呈平面狀(如圖15中的位於中間部分的四個第一子傳導層512呈平面狀)。類似地,在本發明未繪示的實施例中,所述第二通孔52也可以呈非圓形,而所述第二子傳導層522也可以是部分地呈弧形且部分地呈平面狀,在此便不多做贅述。
[本發明實施例的技術功效]
綜上所述,本發明實施例所公開的電路板及其製造方法能通過彼此分離的兩個第一子傳導層512及兩個第二子傳導層522的設計,取代傳統高密度互連電路板中的鐳射孔多層堆疊的設計,從而有效減少電路板在製造過程中的壓合次數(疊孔的密度),並且可以有效縮短電路板的生產週期。
再者,本實施例的電路板的製造方法能通過所述第二通孔52鄰近於第一通孔51,以及兩個所述第一貫孔7的其中一個第一貫孔7部分地重疊於第二通孔52(也就是第一通孔51及第二通孔52至少共用一個第一貫孔7),從而有效地減少第二鑽孔步驟中鑽孔所需的數量,並且有效地提升多層板100中線路佈局的密度。
另,由於本實施例的樹脂6的相反兩端是分別共平面於多層 板100的頂面101及底面102,因此有利於提升第二鑽孔步驟中鑽孔機對第一傳導層511及第二傳導層521的鑽孔效果,從而提升電路板的製程良率。
最後,本實施例的兩個所述第一子傳導層512能通過在第一通孔51及兩個第一貫孔7內填滿樹脂6,而彼此電性隔離;並且兩個第二子傳導層522能通過在第二通孔52、第二貫孔8、及與第二通孔52重疊的第一貫孔7內填滿樹脂6,而彼此電性隔離,從而避免短路的情況發生。
以上所述僅為本發明的優選可行實施例,並非用來侷限本發明的保護範圍,凡依本發明申請專利範圍所做的均等變化與修飾,皆應屬本發明的權利要求書的保護範圍。

Claims (7)

  1. 一種電路板的製造方法,包括:提供一多層板;其中,所述多層板具有一頂面及一底面;實施一第一鑽孔步驟,以在所述多層板形成有貫穿所述頂面及所述底面的一第一通孔;實施一鍍通孔步驟,以在所述第一通孔的孔壁鍍設有一第一傳導層;實施一第一塞孔步驟,以將樹脂填滿所述第一通孔內;實施一第二鑽孔步驟,包含:朝向所述多層板的所述第一傳導層進行鑽孔,以在所述多層板形成有貫穿所述頂面及所述底面且呈間隔分佈的兩個第一貫孔;其中,每個所述第一貫孔是部分地重疊於所述第一通孔、且移除部分的所述第一傳導層,以使所述第一傳導層形成為彼此分離的兩個第一子傳導層;實施一第二塞孔步驟,以將樹脂填滿兩個所述第一貫孔內;對所述多層板實施一個次外層影像轉移步驟,以在每個所述第一子傳導層的位於所述頂面及所述底面的位置上皆連接有一個次外層金屬墊;以及對所述多層板實施一外層影像轉移步驟,以在每個所述次外層金屬墊上形成有一外層金屬墊及連接於所述次外層金屬墊及所述外層金屬墊之間的一柱狀導體。
  2. 如請求項1所述的電路板的製造方法,其中,所述多層板包含由所述頂面至所述底面依序堆疊的多層板結構,並且所述多層板是由多個所述板結構通過一次壓合的方式所形成。
  3. 如請求項1所述的電路板的製造方法,其中,所述第一塞孔步驟包含:對所述樹脂實施一平面化作業,以使所述樹脂的相反兩端分別共平面於所述多層板的所述頂面及所述底面。
  4. 如請求項1所述的電路板的製造方法,其中,所述第一鑽孔步 驟包含:在鄰近所述第一通孔的所述多層板部位形成有貫穿所述頂面及所述底面的一第二通孔;所述鍍通孔步驟包含:在所述第二通孔的孔壁鍍設有一第二傳導層;所述第一塞孔步驟包含:將樹脂填滿所述第二通孔內;並且所述第二鑽孔步驟包含:朝向所述多層板的所述第二傳導層進行鑽孔,以在所述多層板形成有貫穿所述頂面及所述底面的一第二貫孔;其中,兩個所述第一貫孔的其中一個所述第一貫孔是部分地重疊於所述第二通孔、且移除部分的所述第二傳導層;並且所述第二貫孔與部分地重疊於所述第二通孔的所述第一貫孔呈間隔分佈、且移除部分的所述第二傳導層,以使所述第二傳導層形成為彼此分離的兩個第二子傳導層。
  5. 一種電路板,包括:一多層板,具有一頂面及一底面、且形成有貫穿所述頂面及所述底面的一第一通孔及兩個第一貫孔;其中,兩個所述第一貫孔呈間隔分佈,並且每個所述第一貫孔是部分地重疊於所述第一通孔、且定義有一第一重疊區域;以及兩個第一子傳導層,分別形成於未與所述第一重疊區域重疊的所述第一通孔的孔壁上,並且兩個所述第一子傳導層是各自連接所述多層板的所述頂面及所述底面;其中,兩個所述第一子傳導層是彼此電性絕緣;其中,每個所述第一子傳導層的位於所述頂面及所述底面的位置上皆連接有一個次外層金屬墊,並且每個所述次外層金屬墊上形成有一外層金屬墊及連接於所述次外層金屬墊及所述外層金屬墊之間的一柱狀導體。
  6. 如請求項5所述的電路板,其中,所述多層板包含由所述頂面至所述底面依序堆疊的多層板結構,多個所述板結構的至少部分所述板結構在對應於每個所述第一子傳導層的位置上各自電性連接有一內層金屬墊,並且每個所述內層金屬墊的連接所 述第一子傳導層的部分呈弧形。
  7. 如請求項5所述的電路板,其中,所述多層板形成有貫穿所述頂面及所述底面的一第二通孔及一第二貫孔,所述第二通孔鄰近所述第一通孔,所述第二貫孔是部分地重疊於所述第二通孔且定義有一第二重疊區域,兩個所述第一貫孔的其中一個所述第一貫孔是部分地重疊於所述第二通孔且與所述第二貫孔呈間隔分佈,並且兩個所述第一貫孔的其中一個所述第一貫孔的重疊於所述第二通孔的部分定義為一第三重疊區域;其中,所述電路板進一步包括:兩個第二子傳導層,分別形成於未與所述第二重疊區域及所述第三重疊區域重疊的所述第二通孔的孔壁上,並且兩個所述第二子傳導層是各自連接所述多層板的所述頂面及所述底面;其中,兩個所述第二子傳導層是彼此電性絕緣。
TW106141177A 2017-11-27 2017-11-27 電路板及其製造方法 TWI651030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106141177A TWI651030B (zh) 2017-11-27 2017-11-27 電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106141177A TWI651030B (zh) 2017-11-27 2017-11-27 電路板及其製造方法

Publications (2)

Publication Number Publication Date
TWI651030B true TWI651030B (zh) 2019-02-11
TW201927099A TW201927099A (zh) 2019-07-01

Family

ID=66214007

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141177A TWI651030B (zh) 2017-11-27 2017-11-27 電路板及其製造方法

Country Status (1)

Country Link
TW (1) TWI651030B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0718464U (ja) * 1993-09-10 1995-03-31 オリンパス光学工業株式会社 プリント基板
JP2007095927A (ja) * 2005-09-28 2007-04-12 Koa Corp 配線基板およびその製造方法
US20080163486A1 (en) * 2002-10-08 2008-07-10 Dai Nippon Printing Co., Ltd Component built-in wiring board and manufacturing method of component built-in wiring board
WO2014128892A1 (ja) * 2013-02-21 2014-08-28 株式会社Pfu プリント基板及びプリント基板の製造方法
TW201707529A (zh) * 2015-06-26 2017-02-16 英特爾公司 緊密通孔結構及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0718464U (ja) * 1993-09-10 1995-03-31 オリンパス光学工業株式会社 プリント基板
US20080163486A1 (en) * 2002-10-08 2008-07-10 Dai Nippon Printing Co., Ltd Component built-in wiring board and manufacturing method of component built-in wiring board
JP2007095927A (ja) * 2005-09-28 2007-04-12 Koa Corp 配線基板およびその製造方法
WO2014128892A1 (ja) * 2013-02-21 2014-08-28 株式会社Pfu プリント基板及びプリント基板の製造方法
TW201707529A (zh) * 2015-06-26 2017-02-16 英特爾公司 緊密通孔結構及其製造方法

Also Published As

Publication number Publication date
TW201927099A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
TWI446847B (zh) 佈線板,其製造方法及半導體封裝
JP6337775B2 (ja) 配線基板及び配線基板の製造方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
US20090224378A1 (en) Package structure with embedded die and method of fabricating the same
US20080308315A1 (en) Multilayer printed circuit board and method of fabricating the same
TWI599281B (zh) 封裝載板及其製作方法
TWI393229B (zh) 封裝基板的製作方法及其結構
CN109803494B (zh) 电路板及其制造方法
KR20130053289A (ko) 인쇄회로기판의 제조방법
TWI761723B (zh) 全向內埋模組及製作方法、封裝結構及製作方法
TWI651030B (zh) 電路板及其製造方法
TWI462660B (zh) 電路板及其製作方法
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
TW201023319A (en) Packaging substrate and method for fabricating the same
TWI463929B (zh) 電路板及其製作方法
TWI231552B (en) Method for forming circuits patterns of interlayer for semiconductor package substrate
TWI505757B (zh) A circuit board with embedded components
TWI505759B (zh) 印刷電路板及其製造方法
KR20100132358A (ko) 범프비아를 구비한 인쇄회로기판의 제조방법
JP2006270079A (ja) 配線基板及び配線基板の製造方法
JP4667070B2 (ja) 配線基板及び配線基板の製造方法
TW202310693A (zh) 電路板及其製造方法