TWI446847B - 佈線板，其製造方法及半導體封裝 - Google Patents

佈線板，其製造方法及半導體封裝 Download PDF

Info

Publication number
TWI446847B
TWI446847B TW098115511A TW98115511A TWI446847B TW I446847 B TWI446847 B TW I446847B TW 098115511 A TW098115511 A TW 098115511A TW 98115511 A TW98115511 A TW 98115511A TW I446847 B TWI446847 B TW I446847B
Authority
TW
Taiwan
Prior art keywords
wiring
layer
wiring board
wiring layer
disposed
Prior art date
Application number
TW098115511A
Other languages
English (en)
Other versions
TW201002171A (en
Inventor
Toshihisa Yoda
Shunichiro Matsumoto
Masako Sato
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW201002171A publication Critical patent/TW201002171A/zh
Application granted granted Critical
Publication of TWI446847B publication Critical patent/TWI446847B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

佈線板，其製造方法及半導體封裝
本申請案主張2008年5月15日所提出之日本專利申請案第2008-128196號之優先權，藉此以提及方式併入該日本專利申請案之整個內容。
本發明係有關於一種佈線板，在該佈線板中交替地堆疊複數個佈線層與複數個絕緣層，及該等佈線層經由在該等絕緣層中所形成之介層孔而彼此電性連接；一種用以製造該佈線板之方法；以及一種半導體封裝。
關於一資訊及通信裝置之效能與功能的提高之要求，需高密度地安裝做為該裝置之中心電子組件以實現該功能之半導體封裝。根據該高密度安裝，增加一用以安裝半導體晶片或半導體裝置之佈線板的安裝密度。通常使用一多層佈線板做為一用於該安裝密度的目的之板，其中交替地堆疊複數個佈線層與複數個絕緣層，以及該等佈線層經由在該等絕緣層中所形成之介層孔而彼此電性連接。依據一在該板上所要安裝之半導體晶片的高度整合，及一要連接至該板之半導體裝置的端子之窄間距，亦必須小型化該佈線板之連接端。在該板之最外層的佈線中，特別需要最大化佈線密度。特別地，關於該最外層之佈線的設計規則，例如，提高外部連接端之連接墊與表面之防焊層開口間之位置準確性。例如，日本未審查專利申請案公告第JP-A-2003-152311號揭露一種用以製造一相關技藝佈線板之方法，其中藉由使用微影技術及雷射準確地形成開口。日本未審查專利申請案公告第JP-A-2000-244125號揭露一種用以製造該相關技藝佈線板之方法，其中藉由使用雷射而不使用感光樹脂為防焊層之材料來形成開口。
在該相關技藝佈線板之最外層的佈線之設計中，由一防焊層覆蓋具有圓形形狀之類的每一連接墊之邊緣。因此，必須準確地形成對應於該連接墊之該防焊層的開口，以及該形成準確性影響該板面之佈線密度的設計規則。為了改善該等開口之形成準確性，如JP-A-2003-152311及JP-A-2000-244125所揭露，使用雷射技術。然而，在該相關技藝方法中，無法進一步提高該佈線密度。
本發明之說明態樣提供一種佈線板，其中可以高密度形成該佈線板之最外佈線層的佈線；一種用以製造該佈線板之方法；以及一種半導體封裝。
依據本發明之一第一說明態樣，一佈線板設有複數個佈線層；複數個絕緣層，其中該等絕緣層與該等佈線層係交替地堆疊，以及該等佈線層經由在該等絕緣層中所形成之介層孔而彼此電性連接；一連接墊，該連接墊係配置在該等佈線層中之至少一在最外佈線層之內側的佈線層上；以及一外部連接端，該外部連接端係配置在該連接墊上，及從該佈線板之一表面突出。該外部連接端穿過該最外佈線層。
以下，將參考圖1A至10I來描述本發明之示範性具體例。
(第一具體例)
在本發明之一第一具體例中，將描述穿過一最外佈線層之外部連接端。
圖1A顯示在大量生產製程中之本發明的一佈線板片10。在一堆疊步驟後，沿著虛線將該佈線板片10切割及分割成個別佈線板1，藉此做為最後產品，以及藉此併入電子裝置中。
圖1B顯示該佈線板1之一表面。該佈線板1之表面係由連接墊2、配置在一內佈線層上之連接墊3、佈線6及一防焊層7所形成。
圖1C顯示分別在該等連接墊2、3上所配置且從該佈線板1之該表面突出之外部連接端4、5。同樣地，其它外部連接端亦連接至其它連接墊。使用焊料凸塊做為該等外部連接端。
圖1D係沿著圖1B中之一切割線A-A的該佈線板1之剖面圖。該切割線A-A包含彼此相鄰之該等連接墊2、3的中心。該第一具體例提供由6層所配置之該佈線板1，其中在一核心層之每一側上堆疊3層。該佈線板1包括一核心層100、一在該核心層100上之佈線層11、一第一絕緣層12、一在該核心層100上之第二佈線層13、一第二絕緣層14、一在該核心層100上之第三佈線層(最外佈線層)15、該防焊層7以及該等外部連接端4、5。由一虛點點線表示一在該佈線板1上所要安裝之半導體晶片或半導體裝置150之形狀。在該堆疊結構中，將該第一絕緣層12及該第二佈線層13視為一組稱為"在該核心層上之第二層101"的層。將該第二絕緣層14、該第三佈線層15及該防焊層7視為一組稱為"在該核心層上之第三層102"的層。在該第一具體例中，在該核心層100上之第三層102係該佈線板1之最外層，以及因此該第三層102在下面稱為"最外層102"。同樣地，在該核心層100上之第三佈線層15係一最外佈線層，以及因此該第三佈線層15在下面稱為"最外佈線層15"。
圖1E係在圖1D中之一"B"部分的詳細視圖，以及在該最外層102之附近顯示該等連接墊、該等佈線、該等絕緣層及該等外部連接端之結構。橫跨該等佈線6而彼此相鄰的該等外部連接端4及5係配置在該最外層102上。該外部連接端4係配置在該連接墊2上，及從該最外層102之一板面8突出，其中該最外層102在該板面8中具有該防焊層7。該外部連接端5係配置在該最外佈線層15之內側的該佈線層(在該第一具體例中，在該核心層上之第二佈線層)13上之連接墊3上，以及穿過該最外層102，以從該板面8突出。為了該半導體晶片或該半導體裝置150之連接狀態係實質上平行於該板面8，該外部連接端4之頂部9從該板面8算起之高度10a相同高度於該外部連接端5之頂部9從該板面8算起之高度10a。
該等連接墊3係配置在該核心層100上之在該最外佈線層15之內側的該第二佈線層13中。在另一情況中，該等連接墊3可以配置在該核心層上之在該最外佈線層15之更遠內側的該佈線層11中。在該內側進一步配置一佈線層的情況中，該等連接墊3可以配置在該另外內側佈線層上。依據該等設計狀況，可增加或減少堆疊層之數目。該核心層100之後面側的堆疊結構可以形成相同於上述該等3層之堆疊，以及因此省略它的敘述。在另一情況中，本發明之佈線板可以設有一種配置，其中在沒有一核心層之情況下，堆疊複數個佈線。
(第一具體例之效果)
將描述該第一具體例在該最外佈線層15中之佈線密度的提高方面及在可靠性之改善方面的效果。為了比較，在圖2A至2C中顯示一相關技藝佈線板之佈線結構。
圖2A以相似於圖1B之方式顯示一相關技藝佈線板1b之一表面。該佈線板1b之該表面係由連接墊2、佈線6及防焊層7所構成。圖2B顯示一在該連接墊2上所配置且從該佈線板1b之該表面突出之外部連接端4。同樣地，其它外部連接端4亦連接至其它連接墊2。
圖2C係沿著圖2A中之一切割線D-D所取得之該相關技藝佈線板1b的詳細剖面圖，及對應於圖1E。特別地，關於在該最外佈線層15中之佈線6，圖2C顯示在該等連接墊2、凸塊間距x[μm]及該焊墊與該防焊層之重疊部分的長度z[μm]間之相互關係。在該最外佈線層之一相關技藝佈線設計中，在佈線寬度接近最小可允許設計值之窄部分中的相鄰佈線焊墊間之中間位置上配置佈線。由x[μm]表示該凸塊間距，由y[μm]表示該防焊層之開口直徑，以及由z[μm]表示該焊墊與該防焊層之重疊部分的長度。通常，該等佈線之寬度P0[μm]係設定成等於該等佈線間之絕緣部分的寬度Q0[μm]。因此，在中間位置設置兩個佈線之實施例中，根據圖2C所示之由2個佈線及3個絕緣部分所構成之間隔配置由P0={x-(y+2×z)}/5來表示佈線寬度P0。獲得P0=15μm，其中x=185μm，y=90μm，以及z=10μm。
在該第一具體例中，將描述在相似於上述相關技藝佈線設計之圖1E的窄部分中設置兩個佈線的實施例。自2個佈線及3個絕緣部分所構成之間隔配置，以P1={x-(y+z)}/5來表示佈線寬度P1。在一實際製造實施例中，當該凸塊間距x係185μm，該防焊層開口直徑y係90μm，以及該焊墊與該防焊層之重疊部分的長度z係10μm時，獲得P1=17μm。相較於P0=15μm之相關技藝佈線，該第一具體例之佈線可具有2μm之餘量。因此，可抑制因該佈線寬度之不足所造成之傳導失敗及因該絕緣部分之窄寬度所造成之絕緣失敗。依據半導體裝置之高密度安裝的需求，佈線係設定成具有一窄寬度，其中在該窄寬度下，該等佈線之傳導阻抗及該絕緣層之絕緣阻抗接近個別可允許設計值。在該第一具體例中，可在該最外層中實現佈線之高密度配置而沒有減少可靠性。
(第一具體例之變型)
圖4係在一對應於圖1E之佈線板的最外層之附近的剖面圖，及顯示尚未配置該等外部連接端之狀態。在像焊料凸塊之外部連接端連接至一半導體晶片或一半導體裝置之連接端的情況中，不需要形成從該佈線板之該表面突出之該等外部連接端。因此，如圖4所示，可使用一具有要插入外部連接端之空間30的佈線板50。
(第一具體例之應用實施例1)
圖5顯示一半導體封裝結構之一示範性具體例，其中在本發明之佈線板上由焊料凸塊安裝一半導體晶片200。該半導體封裝結構包括該半導體晶片200、該半導體晶片200之連接端201、像焊料凸塊之外部連接端202、一填充樹脂203及一佈線板51。在該佈線板上安裝該半導體晶片200前，使像焊料凸塊之該等外部連接端可連接至該半導體晶片之佈線板連接面的情況中，可使用圖4之佈線板50。
(第一具體例之應用實施例2)
圖6顯示一半導體封裝結構之另一示範性具體例，其中在本發明之佈線板上由焊料凸塊安裝一半導體裝置310。該半導體裝置310包括一半導體晶片300、一中間板301以及用以連接該半導體晶片300及該中間板301之連接凸塊302及連接端303。由像焊料凸塊之外部連接端304在一佈線板320上安裝該半導體裝置310。在該佈線板320上安裝該半導體裝置310前，使像焊料凸塊之該等外部連接端可連接至該半導體裝置310之佈線板連接面的情況中，可使用圖4之佈線板50。
(第二具體例)
在該第一具體例中，在該最外佈線層之內側的該佈線層上的一連接墊上只配置相鄰外部連接端中之一。相較下，一第二具體例具有一種結構，其中在該最外佈線層之內側的該佈線層上的連接墊上配置兩個相鄰外部連接端。
圖3係詳細顯示該第二具體例之剖面的視圖，及對應於該第一具體例中之圖1E的剖面詳細視圖。該等外部連接端5係以相似於圖1E之外部連接端5的方式配置在該最外佈線層15之內側的該第二佈線層13上的連接墊3上，以及穿過該最外層102，以從該板面8突出。以相似於該第一具體例之方式調整該外部連接端5之頂部9從該板面8算起之高度10b。該等連接墊3係配置在該第二佈線層13中，或者在另一情況中，可以配置在更遠內側上且在該核心層上之該佈線層11中。在該內側上進一步配置一佈線層的情況中，該等連接墊3可以配置在另外內側佈線層上。依據該等設計狀況，可增加或減少堆疊層之數目。可以以相似於該第一具體例之方式不同地配置該核心層100及其它堆疊層，以及因此省略其詳細描述。
(第二具體例之效果)
接下來，將參考圖3來描述該最外佈線層之佈線密度的提高之實現及該第二具體例之可靠性的改善。在該最外層102中，沒有形成該防焊層之開口周圍與該等焊墊之重疊部分。因此，可避免因該等重疊部分而造成對該佈線設計之尺寸限制。以一相似於該第一具體例之方式，在佈線寬度接近最小可允許設計值之窄部分中的相鄰外部連接端間之中間位置上配置佈線。由x[μm]表示該凸塊間距，由y[μm]表示該防焊層之開口直徑，以及設置兩個佈線。根據自2個佈線及3個絕緣部分所構成之間隔配置由P2={x-y)/5來表示佈線寬度P2[μm]。在一實際製造實施例中，當該凸塊間距x=185μm及該開口直徑y=90μm時，獲得P2=19μm。如圖2C所示，在該最外佈線層15上設置該等連接墊之相關技藝情況中，獲得15μm。因此，該第二具體例之佈線可具有4μm之餘量。再者，可抑制因該佈線寬度之不足所造成之傳導失敗及因該絕緣部分之絕緣失敗。甚至在依據半導體裝置之高密度安裝的需求之情況中，佈線係設置成具有一窄寬度，其中在該窄寬度下，該等佈線之傳導阻抗及該絕緣層之絕緣阻抗係在個別可允許設計值之附近，可在該最外層中實現佈線之高密度配置而沒有減少可靠性。
(第二具體例之變型)
圖7係在一對應於圖3之板中的最外層之附近的剖面圖，及顯示尚未配置該等外部連接端之狀態。在像焊料凸塊之外部連接端連接至一半導體晶片或一半導體裝置之連接端的情況中，不需要形成從該佈線板之該表面突出之該等外部連接端。因此，如圖7所示，可使用一具有要插入外部連接端之空間31的佈線板60。
(第二具體例之應用實施例1)
圖8顯示該第二具體例之一半導體封裝結構的具體例。如圖8所示，在本發明之佈線板上由焊料凸塊安裝一半導體晶片。該半導體封裝結構包括該半導體晶片200、該半導體晶片200之連接端201、像焊料凸塊之該等外部連接端202、該填充樹脂203及一佈線板61。在該佈線板上安裝該半導體晶片200前，使像焊料凸塊之該等外部連接端連接至該半導體晶片之佈線板連接面的情況中，可使用圖7之佈線板。
(第二具體例之應用實施例2)
圖9顯示一半導體封裝結構之具體例，其中在本發明之佈線板上由焊料凸塊安裝一半導體裝置410。該半導體裝置410包括該半導體晶片300、該中間板301以及用以連接該半導體晶片300及該中間板301之該等連接凸塊302及連接端303。由像焊料凸塊之外部連接端304在一佈線板420上安裝該半導體裝置410。在該佈線板420上安裝該半導體裝置410前，使像焊料凸塊之該等外部連接端連接至該半導體裝置410之佈線板連接面的情況中，可使用圖7之佈線板60。
(第三具體例)
本發明之一第三具體例係有關於一用以製造該第一及第二具體例之佈線板的方法。依據該製造方法，在一6-層佈線板中(其中在圖1D示之核心層的每一側上堆疊3層)，配置穿過該最外佈線層15之外部連接端。
將參考圖10A至10G來詳細描述該方法。藉由在一做為核心之包銅積層板的表面銅箔中形成(圖案化)佈線來開始及由該等連接墊之表面處理來完成該佈線板之堆疊步驟。
圖10A係顯示形成該核心層之佈線之狀態的視圖。在該做為核心之包銅積層板的表面銅箔上先實施一形成(圖案化)佈線之製程。然後，電鍍一通孔，以使該核心之兩個表面上的佈線層導電。例如，可由一已知佈線板形成製程(減成法)實施形成該佈線層11之步驟。該佈線板形成製程係一連串之步驟，其包括：該等通孔之鑽孔；該等通孔之內壁的清洗；該等通孔之內部的電鍍；無電銅電鍍；一圖案光阻之施加；該圖案光阻之曝光、顯影及硬化；電解銅電鍍；該圖案光阻之移除；以及蝕刻。
圖10B至10F係在該核心層100上形成該第二佈線層之步驟的視圖。
圖10B顯示在該第一絕緣層12中形成介層孔23之狀態。在上面已形成有圖10A之佈線的該核心層100上配置該第一絕緣層12。之後，為了電性連接該核心層100之佈線層11至在下一較高層之佈線層，藉由使用二氧化碳之類的雷射處理來形成該等介層孔23。可使用像環氧或聚醯亞胺之樹脂做為該第一絕緣層12之材料。在該雷射處理中，該處理光阻樹脂之殘留物(未顯示)黏附至該處理空間之側壁及底部的表面，以造成像連接失敗之故障的發生之可能性，以及因此藉由使用一強鹼溶液(去膠渣)來移除該等殘留物。接下來，形成該核心層100之下一較高層的佈線層。
圖10C顯示對該開口有該等介層孔23之第一絕緣層12的整個表面施加做為一種子層之無電銅電鍍層24之狀態。圖10D顯示形成及圖案化一用以形成該第二佈線層之圖案光阻層22的狀態。接下來，實施電解銅電鍍。
圖10E顯示在該核心層上形成該第二佈線層13之狀態。在對應於圖10D所示之圖案光阻層22的圖案化之部分中由電銅電鍍來形成一佈線層。之後，移除該做為一種子層之無電銅部分及該圖案光阻層，以形成該第二佈線層13。
圖10F顯示形成該最外佈線層15之狀態。為了在該核心層上之第二佈線層13上方進一步形成一佈線層，相似於該核心層上之形成第二佈線層13之情況，堆疊該第二絕緣層14；實施無電銅電鍍；形成一圖案光阻層(未顯示)；以及實施電解銅電鍍，藉此在該核心層上形成該第三佈線層15。在形成該佈線層之步驟中，配置"空間"30a，其中該等空間在形成的同時從該等連接墊朝該佈線板之該表面穿過該最外佈線層，以及外部連接端將插入該等空間。在該第三具體例中，該核心層上之第三佈線層15相當於該最外佈線層。
圖10G顯示在該佈線板之該表面中形成一防焊層之狀態。在該最外佈線層15之該表面上實施該防焊層7之施加、曝光、顯影及硬化的製程，以形成該防焊層之外形。同時，形成穿過該最外層102之開口30b。此時，必需在該佈線層(在該具體例中，相當於該核心層上之第二佈線層)13上所配置之該等連接端3的開口30a與該防焊層7中之開口30b間做定位。
圖10H顯示在該等連接墊上實施一表面處理之狀態。在該最外佈線層15上或在該最外佈線層15之內側的佈線層上所配置之連接墊2或3的表面上由無電鍍施加鍍鎳層28及鍍金層29。
圖10I顯示在該佈線板上形成該等外部連接端之狀態。藉由使用像焊料之材料，在該等連接墊3上形成穿過該最外層102之外部連接端5，以及在該等連接墊2上形成在該最外佈線層15上之外部連接端4，藉此完成該用以製造本發明之佈線板的方法。
該第三具體例顯示該等外部連接端，其中該等外部連接端係形成用以連接至該核心層上之第二佈線層上所配置之連接墊。如需要的話，可以在一位於更遠內側之佈線層上配置連接墊，以及可以在其上形成該等外部連接端。
做為該第三具體例之後製程，可以在該佈線板上安裝一半導體晶片或一半導體裝置。
(第三具體例之效果)
該等佈線板形成步驟可改善用以製造一具有藉由基於該高密度佈線之該表面安裝設計而獲得最小尺寸之電子組件的方法之功能及可靠性。再者，該等佈線板形成步驟可改善該佈線板之一產量。
(第三具體例之變型1)
將描述一用以製造一對應於圖4之佈線板的方法之變型1。在像焊料凸塊之外部連接端連接至一半導體晶片或一半導體裝置之連接端的情況中，可形成該佈線板，而無需有連接該等外部連接端之步驟。該佈線板可製造有要插入該等外部連接端之空間30。因此，可簡化該佈線板之形成步驟，以及可改善該佈線板之可靠性。在一後製程中，可在該佈線板上安裝一半導體晶片或一半導體裝置。在一迴焊(reflow)步驟中，該半導體晶片或該半導體裝置經由像焊料凸塊之該等外部連接端電性地且機械地連接至該佈線板。之後，以樹脂填充該半導體晶片或該半導體裝置與該佈線板間之空間，藉此完成該安裝。
(第三具體例之變型2)
將描述一用以製造一對應於圖7之佈線板的方法之變型2。在像焊料凸塊之外部連接端連接至一半導體晶片或一半導體裝置之連接端的情況中，可製造該佈線板，而無需有連接該等外部連接端之步驟。該佈線板可製造有要插入該等外部連接端之空間31。因此，可簡化該佈線板之形成步驟，以及可改善該佈線板之可靠性。在一後製程中，可在該佈線板上安裝一半導體晶片或一半導體裝置。在一迴焊步驟中，該半導體晶片或該半導體裝置經由像焊料凸塊之該等外部連接端電性地且機械地連接至該佈線板。之後，以樹脂填充該半導體晶片或該半導體裝置與該佈線板間之空間，藉此完成該安裝。
(第三具體例之變型3)
將描述一用以製造一佈線板之方法的變型3，其中同時鑽孔在該佈線板之該表面中的該防焊層及在該防焊層下方之該絕緣層。
參考圖4或圖7，鑽孔該防焊層7及在該防焊層下方之該絕緣層，以形成要插入該等外部連接端之該等空間30或31。在用以形成該等空間之鑽孔中，可使用一電氣或機械方法。例如，藉由使用二氧化碳、釔鋁石榴石(YAG)或準分子之雷射同時鑽孔該防焊層7及該絕緣層的兩個層。依據這樣的鑽孔方法，可達到像因該設計規則之放寬而造成製造產量之改善及形成該防焊層7之步驟的製造產量之改善的效果。該設計規則之放寬係因該防焊層7相對於該絕緣層之定位的準確性所造成。
雖然已詳細描述本發明之示範性具體例，但是本發明並非侷限於上述具體例，以及在不脫離本發明之精神的範圍內可對上述具體例實施各種修改及替代。
1．．．佈線板
1b．．．相關技藝佈線板
2．．．連接墊
3．．．連接墊
4．．．外部連接端
5．．．外部連接端
6．．．佈線
7．．．防焊層
8．．．板面
9．．．頂部
10．．．佈線板片
10a．．．高度
10b．．．高度
11．．．佈線層
12．．．第一絕緣層
13．．．第二佈線層
14．．．第二絕緣層
15．．．第三佈線層
22．．．圖案光阻層
23．．．介層孔
24．．．無電銅電鍍層
28．．．鍍鎳層
29．．．鍍金層
30．．．空間
30a．．．空間
30b．．．開口
31．．．空間
50．．．佈線板
51．．．佈線板
60．．．佈線板
61．．．佈線板
100．．．核心層
101．．．第二層
102．．．第三層
150．．．半導體晶片或半導體裝置
200．．．半導體晶片
201．．．連接端
202．．．外部連接端
203．．．填充樹脂
300．．．半導體晶片
301．．．中間板
302．．．連接凸塊
303．．．連接端
304．．．外部連接端
310．．．半導體裝置
320．．．佈線板
410．．．半導體裝置
420．．．佈線板
600．．．佈線板
x．．．凸塊間距
y．．．防焊層之開口直徑
z．．．焊墊與防焊層之重疊部分的長度
P0．．．佈線之寬度
P1．．．佈線之寬度
P2．．．佈線之寬度
Q0．．．佈線間之絕緣部分的寬度
Q1．．．佈線間之絕緣部分的寬度
Q2．．．佈線間之絕緣部分的寬度
圖1A係顯示在大量生產步驟中本發明之一佈線板片10的視圖。
圖1B係顯示本發明之一第一具體例的一佈線板1之一表面的視圖。
圖1C係顯示在該第一具體例中在連接墊上所配置之外部連接端的視圖。
圖1D係顯示在該第一具體例中沿著一包含相鄰連接墊之中心的切割線A-A(圖1B)所取得之該佈線板1的剖面之視圖。
圖1E係詳細顯示圖1C中之一"B"部分的視圖。
圖2A係顯示一相關技藝佈線板1b之一表面的視圖。
圖2B係顯示該相關技藝佈線板1b之一外部連接端的視圖。
圖2C係顯示沿著一包含相鄰連接墊之中心的切割線D-D(圖2A)所取得之該相關技藝佈線板1b的剖面之視圖。
圖3係顯示本發明之一第二具體例的一佈線板之剖面的詳細視圖。
圖4係顯示該第一具體例之變型的一佈線板50之剖面的視圖。
圖5係顯示在該第一具體例之應用實施例1中的一半導體封裝之視圖，其中在一佈線板51上安裝一半導體晶片200。
圖6係顯示在該第一具體例之應用實施例2中的一半導體封裝之視圖，其中在一佈線板320上安裝一半導體裝置310。
圖7係顯示該第二具體例之變型的一佈線板600之剖面的視圖。
圖8係顯示在該第二具體例之應用實施例1中的一半導體封裝之視圖，其中在一佈線板61上安裝該半導體晶片200。
圖9係顯示在該第二具體例之應用實施例2中的一半導體封裝之視圖，其中在一佈線板420上安裝一半導體裝置410。
圖10A係顯示在一用以製造本發明之一第三具體例的一佈線板之方法中一核心之佈線的形成之狀態的視圖。
圖10B係顯示在該用以製造該第三具體例之佈線板的方法中在一第一絕緣層12中形成介層孔之狀態的視圖。
圖10C係顯示在該用以製造該第三具體例之佈線板的方法中施加無電銅電鍍層24之狀態的視圖。
圖10D係顯示在該用以製造該第三具體例之佈線板的方法中圖案化一圖案光阻層22之狀態的視圖。
圖10E係顯示在該用以製造該第三具體例之佈線板的方法中形成一第二佈線層13之狀態的視圖。
圖10F係顯示在該用以製造該第三具體例之佈線板的方法中形成一最外佈線層15之狀態的視圖。
圖10G係顯示在該用以製造該第三具體例之佈線板的方法中在該板之該表面中形成一防焊層7之狀態的視圖。
圖10H係顯示在該用以製造該第三具體例之佈線板的方法中在連接墊上實施一表面處理之狀態的視圖。
圖10I係顯示在該用以製造該第三具體例之佈線板的方法中在該佈線板上形成外部連接端之狀態的視圖。
1．．．佈線板
2．．．連接墊
3．．．連接墊
4．．．外部連接端
5．．．外部連接端
7．．．防焊層
11．．．佈線層
12．．．第一絕緣層
13．．．第二佈線層
14．．．第二絕緣層
15．．．第三佈線層
100．．．核心層
101．．．第二層
102．．．第三層
150．．．半導體晶片或半導體裝置

Claims (14)

  1. 一種佈線板，包括：複數個佈線層，包含一為最靠近該佈線板表面之最外佈線層之第一佈線層，及一在該第一佈線層內側之第二佈線層，其較該第一佈線層遠於該佈線板表面；複數個絕緣層，該等絕緣層係與該等佈線層交替地堆疊，該等佈線層經由在該等絕緣層中所形成之介層孔而彼此電性連接，以及一最外絕緣層係配置於該第一佈線層與該第二佈線層之間；一防焊層，係堆疊於該第一佈線層上；複數個第一連接墊，係配置於該第一佈線層之高度；複數個第一開口，係分別形成在該防焊層中，從而曝露該等第一連接墊；複數個第一焊料凸塊，係分別穿過該等第一開口而配置於該等第一連接墊上，從而突出超過該防焊層之表面；複數個第二連接墊，係配置於該第二佈線層之高度；複數個第二開口，係分別形成在該防焊層及該最外絕緣層之中，從而曝露該等第二連接墊；複數個第二焊料凸塊，係分別穿過該等第二開口而配置於該等第二連接墊上，從而突出超過該防焊層之表面；以及複數個佈線，係配置於該第一佈線層之高度，且位於該等第二焊料凸塊與該等第一連接墊之間。
  2. 一種佈線板，包括：複數個佈線層，包含一為最靠近該佈線板表面之最外佈線層之第一佈線層，及一在該第一佈線層內側之第二佈線層，其較該第一佈線層遠於該佈線板表面；複數個絕緣層，該等絕緣層係與該等佈線層交替地堆疊，該等佈線層經由在該等絕緣層中所形成之介層孔而彼此電性連接，以及一最外絕緣層係配置於該第一佈線層與該第二佈線層之間；一防焊層，係堆疊於該第一佈線層上；複數個第一連接墊，係配置於該第一佈線層之高度；複數個第一開口，係分別形成在該防焊層中，從而曝露該等第一連接墊；複數個第二連接墊，係配置於該第二佈線層之高度；複數個第二開口，係分別形成在該防焊層及該最外絕緣層之中，從而曝露該等第二連接墊；以及複數個佈線，係配置於該第一佈線層之高度，且位於該等第二開口與該等第一連接墊之間，其中，該等第二開口係被形成用於插入複數個外部連接端，而該等外部連接端係用於連接被安裝在該佈線板上之一半導體晶片或半導體裝置。
  3. 一種半導體封裝，其中，藉由使用該外部連接端，在申請專利範圍第1項之佈線板 上安裝一半導體晶片或一半導體裝置。
  4. 一種半導體封裝，其中，具有該外部連接端之半導體晶片或半導體裝置係安裝在申請專利範圍第2項之佈線板上，以及該外部連接端連接至該佈線板之該連接墊。
  5. 一種佈線板之製造方法，在該佈線板中交替地堆疊有複數個佈線層與複數個絕緣層，該複數個佈線層包含一為最靠近該佈線板表面之最外佈線層之第一佈線層，及一在該第一佈線層內側之第二佈線層，其較該第一佈線層遠於該佈線板表面，以及該等佈線層經由在該等絕緣層中所形成之介層孔而彼此電性連接，以及一最外絕緣層係配置於該第一佈線層與該第二佈線層之間，該方法包括：形成一防焊層之步驟，該防焊層係堆疊於該第一佈線層上，形成複數個第一連接墊之步驟，該等第一連接墊係配置於該第一佈線層之高度，形成複數個第一開口之步驟，該等第一開口係分別形成在該防焊層中，從而曝露該等第一連接墊，形成複數個第一焊料凸塊之步驟，該等第一焊料凸塊係分別穿過該等第一開口而配置於該等第一連接墊上，從而突出超過該防焊層之表面，形成複數個第二連接墊之步驟，該等第二連接墊係配置於 該第二佈線層之高度，形成複數個第二開口之步驟，該等第二開口係分別形成在該防焊層及該最外絕緣層之中，從而曝露該等第二連接墊，形成複數個第二焊料凸塊之步驟，該等第二焊料凸塊係分別穿過該等第二開口而配置於該等第二連接墊上，從而突出超過該防焊層之表面，形成複數個佈線之步驟，該等佈線係配置於該第一佈線層之高度，且位於該等第二焊料凸塊與該等第一連接墊之間。
  6. 一種佈線板之製造方法，在該佈線板中交替地堆疊有複數個佈線層與複數個絕緣層，該複數個佈線層包含一為最靠近該佈線板表面之最外佈線層之第一佈線層，及一在該第一佈線層內側之第二佈線層，其較該第一佈線層遠於該佈線板表面，以及該等佈線層經由在該等絕緣層中所形成之介層孔而彼此電性連接，以及一最外絕緣層係配置於該第一佈線層與該第二佈線層之間，該方法包括：形成一防焊層之步驟，該防焊層係堆疊於該第一佈線層上，形成複數個第一連接墊之步驟，該等第一連接墊係配置於該第一佈線層之高度，形成複數個第一開口之步驟，該等第一開口係分別形成在該防焊層中，從而曝露該等第一連接墊，形成複數個第二連接墊之步驟，該等第二連接墊係配置於 該第二佈線層之高度，形成複數個第二開口之步驟，該等第二開口係分別形成在該防焊層及該最外絕緣層之中，從而曝露該等第二連接墊，以及形成複數個佈線之步驟，該等佈線係配置於該第一佈線層之高度，且位於該等第二開口與該等第一連接墊之間，其中，該等第二開口係被形成用於插入複數個外部連接端，而該等外部連接端係用於連接被安裝在該佈線板上之一半導體晶片或半導體裝置。
  7. 如申請專利範圍第6項之佈線板之製造方法，其中，藉由同時鑽孔該防焊層及該絕緣層，以形成該空間。
  8. 如申請專利範圍第7項之佈線板之製造方法，其中，藉由使用雷射以形成該空間。
  9. 如申請專利範圍第1項之佈線板，其中，該第一佈線層係以一防焊層覆蓋，藉由整體地穿透該防焊層、該第一佈線層及一絕緣層而形成一用以曝露該連接墊之空間，及該外部連接端係設置於曝露在該空間中之該連接墊。
  10. 如申請專利範圍第9項之佈線板，其中，另一連接墊係設置於該第一佈線層上，另一用以曝露該另一連接墊之空間係形成在該防焊層上，及 另一外部連接端係設置於曝露在該另一空間中之該另一連接墊上。
  11. 如申請專利範圍第10項之佈線板，其中，該第一佈線層包含一佈線圖案，及該佈線圖案係設置於該另一連接墊及與該另一連接墊相鄰的空間之間。
  12. 如申請專利範圍第2項之佈線板，其中，該第一佈線板係以一防焊層覆蓋，及藉由整體地穿透該防焊層、該第一佈線層及一絕緣層而形成該用以曝露該連接墊及插入該外部連接端之空間。
  13. 如申請專利範圍第12項之佈線板，其中，另一連接墊係設置於該第一佈線層上，及另一用以曝露該另一連接墊之空間係形成在該防焊層上。
  14. 如申請專利範圍第13項之佈線板，其中，該第一佈線層包含一佈線圖案，及該佈線圖案係設置於該另一連接墊及與該另一連接墊相鄰的空間之間。
TW098115511A 2008-05-15 2009-05-11 佈線板，其製造方法及半導體封裝 TWI446847B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008128196A JP2009277916A (ja) 2008-05-15 2008-05-15 配線基板及びその製造方法並びに半導体パッケージ

Publications (2)

Publication Number Publication Date
TW201002171A TW201002171A (en) 2010-01-01
TWI446847B true TWI446847B (zh) 2014-07-21

Family

ID=41315960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098115511A TWI446847B (zh) 2008-05-15 2009-05-11 佈線板，其製造方法及半導體封裝

Country Status (5)

Country Link
US (1) US8119927B2 (zh)
JP (1) JP2009277916A (zh)
KR (1) KR101550467B1 (zh)
CN (1) CN101582406A (zh)
TW (1) TWI446847B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI419277B (zh) * 2010-08-05 2013-12-11 Advanced Semiconductor Eng 線路基板及其製作方法與封裝結構及其製作方法
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
JP6316609B2 (ja) 2014-02-05 2018-04-25 新光電気工業株式会社 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN106817836A (zh) * 2015-12-02 2017-06-09 富葵精密组件(深圳)有限公司 电路板及其制作方法
US20180350630A1 (en) * 2017-06-01 2018-12-06 Qualcomm Incorporated Symmetric embedded trace substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286392A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 印刷回路基板
JPH1126945A (ja) * 1997-07-07 1999-01-29 Toagosei Co Ltd 多層プリント配線板の製造方法
KR20070086862A (ko) * 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP4127442B2 (ja) * 1999-02-22 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及びその製造方法
JP3232562B2 (ja) 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
JP2002289911A (ja) * 2000-12-06 2002-10-04 Ibiden Co Ltd 光通信用デバイス
JP3910379B2 (ja) * 2001-06-12 2007-04-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ボール・グリッド・アレイ・モジュール用の多層基板の製造方法
JP2003152311A (ja) 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
KR101550467B1 (ko) 2015-09-04
CN101582406A (zh) 2009-11-18
US20090284943A1 (en) 2009-11-19
KR20090119704A (ko) 2009-11-19
US8119927B2 (en) 2012-02-21
JP2009277916A (ja) 2009-11-26
TW201002171A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
TWI446847B (zh) 佈線板，其製造方法及半導體封裝
US6545353B2 (en) Multilayer wiring board and semiconductor device
JP4061318B2 (ja) メッキによるチップ内蔵型プリント回路基板およびその製造方法
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US8586875B2 (en) Wiring board and method for manufacturing the same
US20110042128A1 (en) Coreless packaging substrate and method for fabricating the same
TWI449480B (zh) 多層配線基板
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
JP3577421B2 (ja) 半導体装置用パッケージ
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP2010103435A (ja) 配線基板及びその製造方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
JP4906903B2 (ja) 電子部品内蔵基板の製造方法
JP2020088005A (ja) 配線基板及び半導体装置
TWI393229B (zh) 封裝基板的製作方法及其結構
JP5865769B2 (ja) 多層配線基板の製造方法
TWI651022B (zh) 多層線路結構及其製作方法
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
KR20040076165A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US9484276B2 (en) Semiconductor mounting device and method for manufacturing semiconductor mounting device
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법