JP2020088005A - 配線基板及び半導体装置 - Google Patents

配線基板及び半導体装置 Download PDF

Info

Publication number
JP2020088005A
JP2020088005A JP2018215656A JP2018215656A JP2020088005A JP 2020088005 A JP2020088005 A JP 2020088005A JP 2018215656 A JP2018215656 A JP 2018215656A JP 2018215656 A JP2018215656 A JP 2018215656A JP 2020088005 A JP2020088005 A JP 2020088005A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring board
mounting portion
shield pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018215656A
Other languages
English (en)
Other versions
JP7344639B2 (ja
Inventor
森 健一
Kenichi Mori
健一 森
岳人 寺澤
Taketo Terasawa
岳人 寺澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018215656A priority Critical patent/JP7344639B2/ja
Priority to US16/683,651 priority patent/US11205632B2/en
Publication of JP2020088005A publication Critical patent/JP2020088005A/ja
Application granted granted Critical
Publication of JP7344639B2 publication Critical patent/JP7344639B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162Top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/148Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】屈曲性を向上させることができる配線基板を提供する。【解決手段】配線基板11は、複数の配線層と複数の絶縁層とが交互に積層された構造を有する。配線基板11は、電子部品が実装される実装部と、電子部品が実装されずに屈曲可能に構成された非実装部11Bとを有する。複数の配線層のうち配線層26は、シールドパターン26Bを有する。非実装部11Bに配置されたシールドパターン26Bには、複数の貫通孔26Xが所定間隔で配列されている。各貫通孔26Xの平面形状は、屈曲部C1,C2を有する形状に形成されている。【選択図】図3

Description

本発明は、配線基板及び半導体装置に関するものである。
従来、ウェアラブル端末等に用いる配線基板は、屈曲した状態で使用される場合がある。配線基板が屈曲した状態で使用されると、屈曲部に配置した配線パターンやビア配線が屈曲時の応力により剥離し、導通不良が発生するおそれがある。そこで、屈曲部におけるビア配線のピッチや径を調整する対策が提案されている(例えば、特許文献1参照)。
特開2000−114728号公報
ところが、配線基板の多層化に伴い、更なる屈曲性の向上が求められている。
本発明の一観点によれば、複数の配線層と複数の絶縁層とが交互に積層された構造を有する配線基板であって、電子部品が実装される実装部と、電子部品が実装されずに屈曲可能に構成された非実装部と、を有し、前記複数の配線層のうち少なくとも1つの配線層は、シールドパターンを有し、前記非実装部に配置された前記シールドパターンには、複数の貫通孔が所定間隔で配列されており、前記各貫通孔の平面形状は、少なくとも1つの屈曲部を有する形状に形成されている。
本発明の一観点によれば、屈曲性を向上させることができるという効果を奏する。
第1実施形態の半導体装置を示す概略平面図。 第1実施形態の配線基板を示す概略断面図(図1、図3及び図4における2−2断面図)。 第1実施形態の配線基板を示す概略平面図。 (a)〜(c)は、第1実施形態の配線基板を示す概略平面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 (a),(b)は、第1実施形態の配線基板の製造方法を示す概略断面図。 第1実施形態の配線基板の製造方法を示す概略断面図。 第1実施形態の配線基板の製造方法を示す概略断面図。 第1実施形態の配線基板の製造方法を示す概略断面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略断面図。 シミュレーション結果を示すグラフ。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
(第1実施形態)
以下、図1〜図11に従って第1実施形態を説明する。
図1に示すように、半導体装置10は、配線基板11と、配線基板11に実装された1つ又は複数の電子部品12とを有している。電子部品12としては、例えば、半導体素子、チップ部品(チップコンデンサ、チップ抵抗やチップインダクタ等)や水晶振動子などを用いることができる。半導体素子としては、例えば、CPU(Central Processing Unit)チップ、MPU(Micro Processing Unit)チップやGPU(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体素子としては、例えば、DRAM(Dynamic Random Access Memory)チップ、SRAM(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることもできる。
配線基板11は、可撓性を有するフレキシブル基板である。ここで、可撓性とは、曲げや撓みを持たせることができる性質をいう。
配線基板11は、電子部品12が実装される実装部11Aと、電子部品12が実装されずに屈曲可能に構成された非実装部11Bとを有している。本例の配線基板11は、3つの実装部11Aと2つの非実装部11Bとが交互に並んで設けられている。具体的には、3つの実装部11Aと2つの非実装部11Bとは、配線基板11の長手方向(図1における左右方向)に沿って交互に並んで設けられている。
非実装部11Bは、あらかじめ所定の方向に屈曲させることを想定して設計された屈曲可能部である。非実装部11Bは、例えば、実装部11A及び非実装部11Bの並設方向(図中矢印参照)に屈曲させることを想定して設計されている。このような非実装部11Bを1箇所以上設けることにより、その非実装部11Bにおいて配線基板11を並設方向に容易に屈曲させることができる。なお、本実施形態では、実装部11A及び非実装部11Bの並設方向が配線基板11の長手方向と一致している。このように、本例の配線基板11では、実装部11A及び非実装部11Bの並設方向又は配線基板11の長手方向を、非実装部11Bを屈曲させる屈曲方向としている。
非実装部11Bは、隣り合う実装部11Aを接続するように形成されている。非実装部11Bは、例えば、配線基板11の長手方向と平面視で直交する短手方向(図1における上下方向)の寸法が実装部11Aの短手方向の寸法よりも短くなっている。
配線基板11は、複数の配線層と複数の絶縁層とが交互に積層された構造を有する多層配線基板である。
図2に示すように、配線基板11は、絶縁層21と、配線層22と、絶縁層23と、配線層24と、絶縁層25と、配線層26と、絶縁層27と、配線層28と、絶縁層29と、配線層30と、絶縁層31と、配線層32と、ソルダーレジスト層33とが順次積層された構造を有している。このように、本実施形態の配線基板11は、一般的なビルドアップ法を用いて作製される配線基板(つまり、支持基材としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの)とは異なり、支持基材を含まない所謂コアレス基板の形態を有している。
本実施形態では、便宜上、配線基板11のソルダーレジスト層33側を上側、絶縁層21側を下側とし、ソルダーレジスト層33側に位置する各部位の面を上面、絶縁層21側に位置する各部位の面を下面とする。但し、配線基板11は、天地逆の状態で用いることができ、又は任意の角度で用いることができる。また、本明細書において、「平面視」とは、対象物をソルダーレジスト層33の上面(又は、絶縁層21の下面)の法線方向から視ることを言い、「平面形状」とは、対象物をソルダーレジスト層33の上面(又は、絶縁層21の下面)の法線方向から視た形状のことを言う。また、本明細書における「平行」や「直交」は、厳密に平行や直交の場合のみでなく、本実施形態における作用効果を奏する範囲内で概ね平行や直交の場合も含まれる。
絶縁層21,23,25,27,29,31の材料としては、例えば、ヤング率が低く可撓性を有する絶縁性樹脂を用いることができる。絶縁層21,23,25,27,29,31の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。また、絶縁層21,23,25,27,29,31の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることもできる。絶縁層21,23,25,27,29,31は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。なお、絶縁層21,23,25,27,29,31の厚さは、例えば、20〜45μm程度とすることができる。
配線層22,24,26,28,30,32の材料としては、例えば、銅(Cu)や銅合金を用いることができる。配線層22,24,26,28,30,32の厚さは、例えば、10〜20μm程度とすることができる。また、配線層22,24,26,28,30,32のラインアンドスペース(L/S)は、例えば、10μm/10μm〜20μm/20μm程度とすることができる。ここで、ラインアンドスペース(L/S)は、配線の幅と、隣り合う配線同士の間隔とを示す。
絶縁層21は、配線基板11の最下層に形成されている。配線層22は、絶縁層21の上面に形成されている。配線層22は、配線基板11の最下層の配線層である。配線層22は、信号線等を構成する配線パターン22Aと、電磁ノイズ等のノイズを遮蔽するシールドパターン22Bとを有している。シールドパターン22Bは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層23は、配線層22を被覆するように絶縁層21の上面に形成されている。配線層24は、絶縁層23の上面に形成されている。配線層24は、絶縁層23を厚さ方向に貫通するビア配線V1を介して配線層22と電気的に接続されている。配線層24は、例えば、ビア配線V1と一体に形成されている。配線層24は、信号線等を構成する配線パターン24Aと、電磁ノイズ等のノイズを遮蔽するシールドパターン24Bとを有している。シールドパターン24Bは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層25は、配線層24を被覆するように絶縁層23の上面に形成されている。配線層26は、絶縁層25の上面に形成されている。配線層26は、絶縁層25を厚さ方向に貫通するビア配線V2を介して配線層24と電気的に接続されている。配線層26は、例えば、ビア配線V2と一体に形成されている。配線層26は、信号線等を構成する配線パターン26Aと、電磁ノイズ等のノイズを遮蔽するシールドパターン26Bとを有している。シールドパターン26Bは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層27は、配線層26を被覆するように絶縁層25の上面に形成されている。配線層28は、絶縁層27の上面に形成されている。配線層28は、絶縁層27を厚さ方向に貫通するビア配線V3を介して配線層26と電気的に接続されている。配線層28は、例えば、ビア配線V3と一体に形成されている。配線層28は、信号線等を構成する配線パターン28Aと、電磁ノイズ等のノイズを遮蔽するシールドパターン28Bとを有している。シールドパターン28Bは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層29は、配線層28を被覆するように絶縁層27の上面に形成されている。配線層30は、絶縁層29の上面に形成されている。配線層30は、絶縁層29を厚さ方向に貫通するビア配線V4を介して配線層28と電気的に接続されている。配線層30は、例えば、ビア配線V4と一体に形成されている。配線層30は、信号線等を構成する配線パターン30Aと、電磁ノイズ等のノイズを遮蔽するシールドパターン30Bとを有している。シールドパターン30Bは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層31は、配線層30を被覆するように絶縁層29の上面に形成されている。配線層32は、絶縁層31の上面に形成されている。配線層32は、絶縁層31を厚さ方向に貫通するビア配線V5を介して配線層30と電気的に接続されている。配線層32は、例えば、ビア配線V5と一体に形成されている。配線層32は、信号線等を構成する配線パターン32Aと、電磁ノイズ等のノイズを遮蔽するシールドパターン32Bとを有している。シールドパターン32Bは、例えば、図示しないグランド電源と接続されるグランドパターンである。
ここで、ビア配線V1,V2,V3,V4,V5は、例えば、図2において上側(ソルダーレジスト層33側)から下側(絶縁層21側)に向かうに連れて幅が小さくなるテーパ状に形成されている。例えば、ビア配線V1,V2,V3,V4,V5は、下面が上面よりも小さくなる略逆円錐台形状に形成されている。ビア配線V1,V2,V3,V4,V5の上面の直径は、例えば、60〜70μm程度とすることができる。
ソルダーレジスト層33は、配線層32を被覆するように絶縁層31の上面に形成されている。ソルダーレジスト層33の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層33は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、ソルダーレジスト層33の材料としては、感光性樹脂を主成分とする絶縁性樹脂に限らず、例えば、絶縁層21,23,25,27,29,31と同じ絶縁性樹脂を用いてもよい。ソルダーレジスト層33の厚さは、例えば、15〜35μm程度とすることができる。
ソルダーレジスト層33には、当該ソルダーレジスト層33を厚さ方向に貫通して配線層32の上面の一部を接続パッドP1として露出させるための複数の開口部33Xが形成されている。接続パッドP1は、例えば、図1に示した電子部品12の接続端子と電気的に接続されるパッドとして機能する。電子部品12は、例えば、ソルダーレジスト層33の上面側に実装される。
開口部33Xから露出する配線層32上(つまり、接続パッドP1上)には、必要に応じて、表面処理層が形成されている。表面処理層の例としては、金(Au)層、ニッケル(Ni)層/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni層/パラジウム(Pd)層/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。ここで、Au層はAu又はAu合金からなる金属層、Ni層はNi又はNi合金からなる金属層、Pd層はPd又はPd合金からなる金属層である。これらNi層、Au層、Pd層としては、例えば、無電解めっき法により形成された金属層(無電解めっき金属層)を用いることができる。また、表面処理層の他の例としては、接続パッドP1の表面に、OSP(Organic Solderability Preservative)処理などの酸化防止処理を施して形成されるOSP膜を用いることができる。OSP膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。
本例の配線基板11では、非実装部11Bにおける配線層数が、実装部11Aにおける配線層数よりも少なくなっている。詳述すると、配線層22,24は、実装部11Aのみに配置されている。すなわち、配線層22,24は、非実装部11Bに配置されていない。また、配線層26,28,30,32は、実装部11A及び非実装部11Bの双方に配置されている。このため、本例の配線基板11では、非実装部11Bにおける配線層数が配線層26,28,30,32の4層になっている一方で、実装部11Aにおける配線層数が配線層22,24,26,28,30,32の6層になっている。このように非実装部11Bにおける配線層数を実装部11Aにおける配線層数よりも少なくすることにより、非実装部11Bにおける配線層の形成密度を低減することができ、良好な屈曲性を確保することができる。
本例のビア配線V1,V2,V3,V4,V5は、実装部11Aのみに配置されている。すなわち、本例の非実装部11Bには、ビア配線V1,V2,V3,V4,V5が配置されていない。このように、屈曲可能に構成された非実装部11Bにはビア配線V1,V2,V3,V4,V5を配置せず、屈曲させることが想定されていない実装部11Aのみにビア配線V1,V2,V3,V4,V5を配置するようにした。これにより、非実装部11Bを折り曲げる際(屈曲させる際)に、ビア配線V1,V2,V3,V4,V5の剥離等に伴う導通不良の発生を好適に抑制できる。
一方、配線パターン22A,24A,26A,28A,30A,32Aは、実装部11A及び非実装部11Bのいずれに配置してもよい。但し、本例の配線基板11では、配線層22,24が非実装部11Bに形成されない形態を採用しているため、配線パターン22A,24Aは非実装部11Bに形成されていない。また、非実装部11Bに配置された配線層26,28,30,32のうち最外層に位置する配線層26,32では、配線パターン26A,32Aを非実装部11Bに形成しないことが好ましい。これは、非実装部11Bにおいて、配線パターン26A,32Aを形成すると、それら配線パターン26A,32Aを外側から被覆するシールドパターンを形成することができないためである。なお、本例の配線基板11では、例えば、配線層28における配線パターン28Aが実装部11A及び非実装部11Bの双方に形成されている。
シールドパターン22B,24B,26B,28B,30B,32Bは、実装部11A及び非実装部11Bのいずれに配置してもよい。但し、本例の配線基板11では、配線層22,24が非実装部11Bに形成されない形態を採用しているため、シールドパターン22B,24Bは非実装部11Bに形成されていない。本例の配線基板11では、例えば、配線層26,28,30,32におけるシールドパターン26B,28B,30B,32Bが実装部11A及び非実装部11Bの双方に形成されている。
非実装部11Bに配置されたシールドパターン26B,28B,30B,32Bには、厚さ方向に貫通する複数の貫通孔26X,28X,30X,32Xがそれぞれ形成されている。
次に、図3及び図4に従って、非実装部11Bに配置された配線層26,28,30,32の構造について詳述する。なお、図3及び図4(a)は、非実装部11Bに配置された配線層26の平面形状を示している。また、図4(b)は非実装部11Bに配置された配線層28の平面形状を示し、図4(c)は非実装部11Bに配置された配線層30の平面形状を示している。なお、図4(a)〜図4(c)は、互いに同じ平面位置における配線層26,28,30の平面形状をそれぞれ示している。
図3に示すように、非実装部11Bに配置された配線層26は、複数の貫通孔26Xが形成されたシールドパターン26Bを有している。複数の貫通孔26Xは、所定間隔で配列されている。複数の貫通孔26Xは、例えば、屈曲方向において所定の間隔を空けて設けられるとともに、屈曲方向と平面視で直交する方向(本実施形態では、配線基板11の短手方向)において所定の間隔を空けて設けられている。
各貫通孔26Xの平面形状は、少なくとも1つの屈曲部を有する形状に形成されている。本例の各貫通孔26Xの平面形状は、2つの屈曲部C1,C2を有するクランク状に形成されている。詳述すると、各貫通孔26Xは、屈曲方向と直交する短手方向に沿って延びる開口部41と、開口部41の端部から屈曲方向に沿って延びる開口部42と、開口部42の端部から短手方向に沿って延び、開口部41と短手方向にずれた位置に形成された開口部43とを有している。開口部41と開口部43は、例えば、互いに同じ平面形状及び同じ大きさに形成されている。複数の貫通孔26Xは、例えば、互いに同じ平面形状及び大きさに形成されている。また、複数の貫通孔26Xは、例えば、互いに同じ方向を向いて配置されている。これら複数の貫通孔26Xによって、シールドパターン26Bは略格子状に画定されている。
シールドパターン26Bは、例えば、所定の方向に沿って延びるとともに互いに平行に形成された複数の支持部44と、隣り合う支持部44の間に形成され、隣り合う支持部44を接続するように形成された連結部45とを有している。連結部45は、例えば、支持部44と連続して一体に形成されている。
各支持部44は、例えば、屈曲方向と平面視で交差する方向に延びるように形成されている。本例の各支持部44は、屈曲方向(ここでは、配線基板11の長手方向)と平面視で直交する方向(ここでは、配線基板11の短手方向)に延びるように形成されている。各支持部44は、例えば、所定の幅を持って直線状に延びるように形成されている。複数の支持部44は、例えば、屈曲方向において所定の間隔を空けて設けられている。図3に示した例では、支持部44を3つ設けるようにしたが、支持部44の数は特に限定されない。支持部44を2つ設けるようにしてもよいし、支持部44を4つ以上設けるようにしてもよい。
複数の連結部45は、例えば、隣り合う支持部44の間で、配線基板11の短手方向において所定の間隔を空けて設けられている。複数の連結部45は、例えば、屈曲方向において所定の間隔を空けて設けられている。本例では、屈曲方向に沿って並んで設けられた複数の連結部45が短手方向において同じ位置に並んで設けられている。また、複数の連結部45は、例えば、互いに同じ平面形状及び同じ大きさに形成されている。複数の連結部45は、例えば、互いに同じ方向を向いて配置されている。
各連結部45の平面形状は、少なくとも1つの屈曲部を有する形状に形成されている。本例の各連結部45の平面形状は、2つの屈曲部C3,C4を有するクランク状に形成されている。詳述すると、各連結部45は、屈曲方向に沿って延びる延出部46と、延出部46の端部から屈曲方向と直交する短手方向に沿って延びる接続部47と、接続部47の端部から屈曲方向に沿って延びる延出部48とを有している。すなわち、各連結部45では、接続部47が延出部46に対して略直角に屈曲して形成されており、延出部48が接続部47に対して略直角に屈曲して形成されている。各連結部45では、延出部46と接続部47との接続部分に屈曲部C3が形成されており、接続部47と延出部48との接続部分に屈曲部C4が形成されている。各連結部45では、延出部46と延出部48とが短手方向において互いにずれた位置に設けられている。これら延出部46と延出部48とは、例えば、互いに同じ平面形状及び同じ大きさに形成されている。そして、延出部46の端部が隣り合う支持部44のうち一方の支持部44に接続され、延出部48の端部が隣り合う支持部44のうち他方の支持部44に接続されている。例えば、隣り合う支持部44と延出部46と接続部47と延出部48とは連続して一体に形成されている。
このように、シールドパターン26Bでは、隣り合う支持部44の間に形成された連結部45の平面形状を、屈曲部C3,C4を有する形状に形成した。これにより、連結部45にばね性を持たせることができるため、そのばね性によって良好な屈曲性を確保することができる。
ここで、支持部44の屈曲方向の長さ(つまり、支持部44の幅寸法)L1は、例えば、25〜100μm程度とすることができる。屈曲方向に隣り合う支持部44の間の離間距離L2は、例えば、225〜400μm程度とすることができる。延出部46の屈曲方向の長さL3は、例えば、100〜150μm程度とすることができる。接続部47の屈曲方向の長さ(つまり、接続部47の幅寸法)L4は、例えば、25〜100μm程度とすることができる。延出部48の屈曲方向の長さL5は、例えば、100〜150μm程度とすることができる。連結部45全体の短手方向の長さ(つまり、接続部47の短手方向の長さ)L6は、例えば、200〜300μm程度とすることができる。延出部46の短手方向の長さ(つまり、延出部46の幅寸法)L7は、例えば、25〜100μm程度とすることができる。延出部48の短手方向の長さ(つまり、延出部48の幅寸法)L8は、例えば、25〜100μm程度とすることができる。短手方向に隣り合う連結部45の間の離間距離L9は、例えば、100〜150μm程度とすることができる。短手方向に隣り合う延出部46の間の離間距離(つまり、貫通孔26Xの開口部41の短手方向の長さ)L10は、例えば、250〜300μm程度とすることができる。短手方向に隣り合う延出部48の間の離間距離(つまり、貫通孔26Xの開口部43の短手方向の長さ)L11は、例えば、250〜300μm程度とすることができる。以上説明した各部材の寸法は、シールドパターン26Bに求められるシールド性能及び曲げ弾性率等に基づいて適宜設定される。
本実施形態では、支持部44の幅寸法L1と、接続部47の幅寸法L4と、延出部46の幅寸法L7と、延出部48の幅寸法L8とが同じ長さになるように設定されている。また、本実施形態では、屈曲方向に隣り合う支持部44の間の離間距離L2が、短手方向に隣り合う延出部46の間の離間距離L10(又は、短手方向に隣り合う延出部48の間の離間距離L11)よりも長くなるように設定されている。これにより、連結部45に比べて剛性の高い構造を有する支持部44の間隔を広く確保することができるため、良好な屈曲性を確保することができる。
図4(b)に示すように、非実装部11Bに配置された配線層28は、配線パターン28Aと、シールドパターン28Bとを有している。配線パターン28Aは、例えば、屈曲方向に沿って延びるように形成されている。本例では、2本の配線パターン28Aが屈曲方向に沿って延びるように形成されている。2本の配線パターン28Aは、例えば、互いに平行に形成されている。シールドパターン28Bは、例えば、配線パターン28Aを短手方向の両側から挟むように形成されている。シールドパターン28Bには、貫通孔26X(図4(a)参照)と同じ平面形状を有する貫通孔28Xが形成されている。貫通孔28Xは、例えば、貫通孔26Xと同じ大きさに形成されており、貫通孔26Xと同じ間隔で配列されている。本実施形態では、積層方向(図2の上下方向)に隣り合う貫通孔26X,28Xが平面視で重なるように形成されている。シールドパターン28Bは、貫通孔28Xによって画定された支持部54及び連結部55を有している。これら支持部54及び連結部55は、支持部44及び連結部45とそれぞれ同じ形状を有している。
図4(c)に示すように、配線層30の有するシールドパターン30Bには、貫通孔26X(図4(a)参照)と同じ平面形状を有する貫通孔30Xが形成されている。貫通孔30Xは、例えば、貫通孔26Xと同じ大きさに形成されており、貫通孔26Xと同じ間隔で配列されている。本実施形態では、積層方向に隣り合う貫通孔28X,30Xが平面視で重なるように形成されている。シールドパターン30Bは、貫通孔30Xによって画定された支持部64及び連結部65を有している。これら支持部64及び連結部65は、支持部44及び連結部45とそれぞれ同じ形状を有している。
図4(b)に破線で示したように、配線パターン28Aと積層方向に隣接するシールドパターン26Bは、配線パターン28Aと平面視で重なるように形成されている。例えば、シールドパターン26Bの支持部44は、平面視において配線パターン28Aを横切るように形成されている。例えば、シールドパターン26Bの連結部45は、短手方向に延びる接続部47が平面視において配線パターン28Aを横切るように形成されている。本例の接続部47は、2本の配線パターン28Aのうち1本の配線パターン28Aを横切るように形成されている。同様に、配線パターン28Aと積層方向に隣接するシールドパターン30Bも、配線パターン28Aと平面視で重なるように形成されている。
なお、図示は省略するが、図2に示した配線層32の有するシールドパターン32Bには、貫通孔26Xと同じ平面形状を有する貫通孔32Xが形成されている。貫通孔32Xは、例えば、貫通孔26Xと同じ大きさに形成されており、貫通孔26Xと同じ間隔で配列されている。本実施形態では、積層方向に隣り合う貫通孔30X,32Xが平面視で重なるように形成されている。
非実装部11Bに配置された各シールドパターン26B,28B,30B,32Bは、それらシールドパターン26B,28B,30B,32Bに要求される所望のシールド性能を維持できる程度の面積を有している。シールドパターン26B,28B,30B,32Bの材料が銅である場合には、非実装部11Bに配置された各シールドパターン26B,28B,30B,32Bの残銅率は、所望のシールド性能を維持できる範囲内で任意に設定することができる。例えば、非実装部11Bに配置された各シールドパターン26B,28B,30B,32Bの残銅率は、30〜40%程度に設定することができる。ここで、残銅率とは、ある絶縁層上の面積に占める銅層の面積の比率である。
次に、図5〜図10に従って、配線基板11の製造方法について説明する。本実施形態では、支持基板上に1個ずつ配線基板を作製した後に支持基板を除去する工程の例を示すが、支持基板上に複数の配線基板となる部分を作製して支持基板を除去した後に個片化して各配線基板とする工程としてもよい。なお、説明の便宜上、最終的に配線基板11の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図5(a)に示すように、まず、支持基板70を準備する。支持基板70としては、例えば、金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。支持基板70の厚さは、例えば、18〜100μm程度とすることができる。
続いて、支持基板70の上面に、その上面全面を被覆する絶縁層21を形成する。絶縁層21として樹脂フィルムを用いる場合には、例えば、支持基板70上に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら130〜190℃程度の温度で熱処理して硬化させることにより絶縁層21を形成することができる。また、液状又はペースト状の絶縁性樹脂を支持基板70の上面にスピンコート法などにより塗布し、その塗布した絶縁性樹脂を130〜190℃程度の温度で熱処理して硬化させることにより絶縁層21を形成することもできる。
次いで、図5(b)に示す工程では、絶縁層21の上面に、その上面全面を被覆するシード層71を形成する。シード層71は、例えば、無電解めっき法(例えば、無電解銅めっき法)やスパッタ法により形成することができる。
次に、図6(a)に示す工程では、シード層71の上面に、開口パターン72Xを有するレジスト層72を形成する。開口パターン72Xは、配線層22(図2参照)の形成領域に対応する部分のシード層71の上面を露出するように形成される。レジスト層72の材料としては、例えば、感光性のドライフィルム又は液状のフォトレジスト(例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。例えば、感光性のドライフィルムを用いる場合には、絶縁層21の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層72を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層72を形成することができる。
続いて、図6(b)に示す工程では、レジスト層72の開口パターン72Xから露出されたシード層71の上面に導電層73を形成する。例えば、レジスト層72をめっきマスクとして、開口パターン72Xから露出されたシード層71の上面に、そのシード層71をめっき給電層に利用する電解めっき法(例えば、電解銅めっき法)を施すことにより、シード層71上に導電層73を形成する。
次いで、レジスト層72をアルカリ性の剥離液(例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど)により除去する。
次に、図7(a)に示す工程では、導電層73をエッチングマスクとして、不要なシード層71をエッチングにより除去する。シード層71が無電解銅めっき層である場合には、例えば、硫酸過水系のエッチング液を用いたウェットエッチングにより不要なシード層71を除去する。これにより、シード層71と導電層73とからなる配線層22が形成される。この配線層22は、配線パターン22Aと、実装部11Aのみに設けられたシールドパターン22Bとを有している。配線層22は、非実装部11Bには形成されていない。なお、これ以降の図7(b)〜図11では、シード層71と導電層73との図示を省略し、配線層22(又は配線層22A,22B)として図示する。
続いて、図7(b)に示す工程では、絶縁層21の上面に、配線層22を覆うように絶縁層23を形成する。絶縁層23は、例えば、絶縁層21と同様の方法により形成することができる。
次いで、図8(a)に示す工程では、絶縁層23に、当該絶縁層23を厚さ方向に貫通して配線層22の上面の一部を露出するビアホール23Xを形成する。ビアホール23Xは、実装部11Aのみに形成される。ビアホール23Xは、例えば、COレーザやYAGレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層23が感光性樹脂を用いて形成されている場合には、例えば、フォトリソグラフィ法により所要のビアホール23Xを形成するようにしてもよい。
次に、ビアホール23Xをレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホール23Xの底部に露出する配線層22の露出面に付着した樹脂スミア(樹脂残渣)を除去する。
続いて、図8(b)に示す工程では、ビアホール23Xにビア導体を充填してビア配線V1を形成するとともに、そのビア配線V1を介して配線層22と電気的に接続される配線層24を絶縁層23の上面に積層する。配線層24は、配線パターン24Aと、実装部11Aのみに設けられたシールドパターン24Bとを有している。但し、配線層24は、非実装部11Bには形成されていない。これらビア配線V1及び配線層24は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次いで、図9に示す工程では、図7(b)及び図8(a)に示した工程と同様に、絶縁層23の上面に、配線層24の上面の一部を露出するビアホール25Xを有する絶縁層25を形成する。
次に、図10に示す工程では、図8(b)に示した工程と同様に、ビアホール25Xにビア導体を充填してビア配線V2を形成するとともに、そのビア配線V2を介して配線層24と電気的に接続される配線層26を絶縁層25の上面に形成する。配線層26は、配線パターン26Aと、実装部11A及び非実装部11Bの双方に設けられたシールドパターン26Bとを有している。このとき、非実装部11Bに設けられたシールドパターン26Bには、屈曲部C1,C2(図3参照)を有する複数の貫通孔26Xが形成されている。
続いて、図11に示す工程では、図9及び図10に示した工程と同様の工程を繰り返すことにより、絶縁層27と、配線層28と、絶縁層29と、配線層30と、絶縁層31と、配線層32とを順次形成する。
次いで、絶縁層31の上面に、配線層32の上面の一部を接続パッドP1として露出させるための開口部33Xを有するソルダーレジスト層33を形成する。ソルダーレジスト層33は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法によりパターニングすることにより形成することができる。なお、必要に応じて、接続パッドP1上に表面処理層を形成するようにしてもよい。
その後、支持基板70を除去することで、図1及び図2に示した配線基板11を製造することができる。支持基板70として銅箔を用いた場合には、例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより支持基板70を除去することができる。なお、ソルダーレジスト層33を形成する工程は、支持基板70を除去する工程の後に行ってもよい。
次に、本実施形態の作用効果を説明する。
(1)非実装部11Bに配置されたシールドパターン26Bに、平面形状が屈曲部C1,C2を有する形状に形成された複数の貫通孔26Xを所定間隔で配列した。これにより、シールドパターンが貫通孔を有しないベタパターンである場合に比べて、シールドパターン26Bの曲げ弾性率を低減することができ、非実装部11Bの曲げ弾性率を低減することができる。この結果、非実装部11Bにおける屈曲性を向上させることができる。
(2)また、シールドパターン26Bに複数の貫通孔26Xが形成されると、それら複数の貫通孔26Xによって画定されるシールドパターン26Bにも屈曲部(本実施形態では、屈曲部C3,C4)が形成される。この屈曲部を有するシールドパターン26Bにばね性を持たせることができるため、そのばね性によって良好な屈曲性を確保することができる。
(3)シールドパターン26Bを、所定の方向(本実施形態では、屈曲方向と直交する方向)に沿って延びるとともに互いに平行に形成された複数の支持部44と、隣り合う支持部44の間に形成された連結部45とを有する構造に形成した。さらに、連結部45の平面形状を、屈曲部C3,C4を有する形状に形成した。これにより、連結部45にばね性を持たせることができるため、そのばね性によって良好な屈曲性を確保することができる。
(4)支持部44を屈曲方向と直交する方向に延びるように形成した。この構成によれば、連結部45に比べて剛性の高い構造を有する支持部44が屈曲方向と直交する方向に延びるように形成される。このため、非実装部11Bにおける屈曲性が支持部44によって阻害されることを好適に抑制できる。
(5)連結部45を、全体として屈曲方向に沿って延びるように形成した。この構成によれば、支持部44に比べて剛性の低い構造を有し、且つばね性を有する連結部45が屈曲方向に沿って延びるように形成される。このため、非実装部11Bの曲げ弾性率を効果的に低減することができ、非実装部11Bにおける屈曲性をより向上させることができる。
(6)非実装部11Bにおいて積層方向に隣接するシールドパターン26B,28B,30B,32Bに設けられた貫通孔26X,28X,30X,32Xを平面視で重なるように形成した。この構成によれば、積層方向に隣接する貫通孔26X,28X,30X,32X同士が平面視で重なっているため、それら貫通孔26X,28X,30X,32Xを通じてガスが抜けやすくなる。このため、各貫通孔26X,28X,30X,32Xをデガスホールとして機能させることができる。各貫通孔26X,28X,30X,32Xがデガスホールとして機能することにより、配線基板11の内部にボイドが発生することを好適に抑制できる。なお、デガスホールとは、配線基板の製造工程において、加熱の際に配線基板の内部で発生するガスを外部に逃がすためのガス抜き用の孔である。
(7)配線パターン28Aと積層方向に隣接するシールドパターン26Bを、配線パターン28Aと平面視で重なるように形成した。これにより、シールドパターン26Bのシールド性能を向上させることができる。
(第1実施形態の変更例)
なお、上記第1実施形態は、以下のように変更して実施することができる。
・上記第1実施形態では、シールドパターン26Bの連結部45の接続部47を、延出部46,48の延出方向(ここでは、屈曲方向と一致する方向)と直交する方向に延びるように形成した。換言すると、接続部47を、支持部44の延出方向と平行な方向に延びるように形成した。しかし、接続部47の構造はこれに限定されない。
例えば図12に示すように、連結部45の接続部47を、延出部46,48の延出方向(ここでは、屈曲方向と一致する方向)と交差する方向に延びるように形成してもよい。例えば、接続部47を、平面視において支持部44の延出方向に対して傾斜させるように形成してもよい。なお、他のシールドパターン28B,30B,32Bについても同様に変更することができる。
また、上記第1実施形態では、シールドパターン26Bの連結部45の延出部46,48を屈曲方向に沿って延びるように形成した。換言すると、延出部46,48を、支持部44の延出方向と直交する方向に延びるように形成した。しかし、延出部46,48の構造はこれに限定されない。例えば、連結部45の延出部46,48を、支持部44の延出方向と交差する方向に延びるように形成してもよい。すなわち、延出部46,48を、平面視において支持部44の延出方向に対して傾斜させるように形成してもよい。なお、他のシールドパターン28B,30B,32Bについても同様に変更することができる。
(第2実施形態)
以下、図13に従って第2実施形態を説明する。この実施形態の配線基板は、非実装部に設けられたシールドパターンの構造が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。先の図1〜図12に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図13に示すように、非実装部11Bに配置されたシールドパターン26Bには、厚さ方向に貫通する複数の貫通孔26Yが形成されている。複数の貫通孔26Yは、所定間隔で配列されている。複数の貫通孔26Yは、例えば、屈曲方向において所定の間隔を空けて設けられるとともに、屈曲方向と平面視で直交する短手方向において所定の間隔を空けて設けられている。
本例の各貫通孔26Yの平面形状は、1つの屈曲部C5を有するV字状に形成されている。複数の貫通孔26Yは、例えば、互いに同じ平面形状及び同じ大きさに形成されている。複数の貫通孔26Yは、例えば、互いに同じ方向を向いて配置されている。これら複数の貫通孔26Yによって、シールドパターン26Bは略格子状に画定されている。
本例のシールドパターン26Bは、屈曲方向と平面視で交差する短手方向に沿って延びるとともに互いに平行に形成された複数の支持部84と、隣り合う支持部84の間に形成され、隣り合う支持部84を接続するように形成された連結部85とを有している。
各支持部84は、例えば、所定の幅を持って直線状に延びるように形成されている。複数の支持部84は、例えば、屈曲方向において所定の間隔を空けて設けられている。図13に示した例では、支持部84を3つ設けるようにしたが、支持部84の数は特に限定されない。支持部84を2つ設けるようにしてもよいし、支持部84を4つ以上設けるようにしてもよい。
複数の連結部85は、例えば、隣り合う支持部84の間で、屈曲方向と直交する短手方向において所定の間隔を空けて設けられている。複数の連結部85は、例えば、屈曲方向において所定の間隔を空けて設けられている。本例では、屈曲方向に並んで設けられた複数の連結部85が短手方向において同じ位置に並んで設けられている。複数の連結部85は、例えば、互いに同じ平面形状及び互いに同じ大きさに形成されている。複数の連結部85は、例えば、互いに同じ方向を向いて配置されている。
本例の各連結部85の平面形状は、1つの屈曲部C6を有するV字状に形成されている。詳述すると、各連結部85は、支持部84の延出方向と交差する方向に沿って延びる延出部86と、延出部86の端部から支持部84の延出方向及び延出部86の延出方向の双方と交差する方向に沿って延びる延出部87とを有している。本例の延出部87は、支持部84の延出方向と交差する方向であって、且つ延出部86の延出方向と直交する方向に延びるように形成されている。すなわち、本例の各連結部85では、延出部87が延出部86に対して略直角に屈曲して形成されている。各連結部85では、延出部86と延出部87との接続部分に屈曲部C6が形成されている。各連結部85では、例えば、延出部86と延出部87とが短手方向において互いに同じ位置に設けられている。これら延出部86と延出部87とは、例えば、互いに同じ平面形状に形成されるとともに、互いに同じ大きさに形成されている。そして、延出部86の端部が隣り合う支持部84のうち一方の支持部84に接続され、延出部87の端部が隣り合う支持部84のうち他方の支持部84に接続されている。例えば、隣り合う支持部84と延出部86と延出部87とは連続して一体に形成されている。
このように、シールドパターン26Bでは、隣り合う支持部84の間に形成された連結部85の平面形状を、屈曲部C6を有する形状に形成した。これにより、連結部85にばね性を持たせることができるため、そのばね性によって良好な屈曲性を確保することができる。
ここで、支持部84の屈曲方向の長さ(つまり、支持部84の幅寸法)L21は、例えば、25〜100μm程度とすることができる。延出部86の幅寸法L22は、例えば、25〜100μm程度とすることができる。延出部87の幅寸法L23は、例えば、25〜100μm程度とすることができる。屈曲方向に隣り合う支持部84の間の離間距離L24は、例えば、250〜350μm程度とすることができる。短手方向に隣り合う連結部85の間の離間距離L25は、例えば、350〜450μm程度とすることができる。以上説明した各部材の寸法は、シールドパターン26Bに求められるシールド性能及び曲げ弾性率等に基づいて適宜設定される。
本実施形態では、支持部84の幅寸法L21と、延出部86の幅寸法L22と、延出部87の幅寸法L23とが同じ長さになるように設定されている。また、本実施形態では、屈曲方向に隣り合う支持部84の間の離間距離L24が、短手方向に隣り合う連結部85の間の離間距離L25よりも短くなるように設定されている。
なお、図示は省略するが、配線層28,30,32の有するシールドパターン28B,30B,32B(図2参照)には、貫通孔26Yと同じ平面形状を有する貫通孔が貫通孔26Yと同じ間隔で形成されている。例えば、積層方向に隣り合う配線層26,28,30,32に形成された貫通孔は平面視で重なるように形成されている。
以上説明した本実施形態によれば、上記第1実施形態と同様の効果を奏することができる。
(他の実施形態)
上記各実施形態は、以下のように変更して実施することができる。上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。なお、以下の説明では、シールドパターン26Bの変更例を中心に説明するが、他のシールドパターン28B,30B,32Bについても同様に変更することができる。
・上記第1実施形態では、シールドパターン26Bの支持部44を、屈曲方向と直交する方向に沿って延びるように形成したが、これに限定されない。
例えば図14に示すように、支持部44を、屈曲方向に沿って延びるように形成してもよい。この場合には、屈曲方向と直交する短手方向に隣り合う支持部44の間に連結部45が形成される。なお、図14に示したシールドパターン26Bは、図3に示したシールドパターン26Bを平面視で右回り(時計回り)に90度回転した構造になっている。
・上記第2実施形態では、シールドパターン26Bの支持部84を、屈曲方向と直交する方向に沿って延びるように形成したが、これに限定されない。
例えば図15に示すように、支持部84を、屈曲方向に沿って延びるように形成してもよい。この場合には、屈曲方向と直交する短手方向に隣り合う支持部84の間に連結部85が形成される。なお、図15に示したシールドパターン26Bは、図13に示したシールドパターン26Bを平面視で左回り(反時計回り)に90度回転した構造になっている。
・上記第1実施形態では、積層方向に隣接するシールドパターン26B,28B,30B,32Bに形成された貫通孔26X,28X,30X,32Xを平面視で重なるように配置したが、これに限定されない。
例えば図16に示すように、積層方向に隣り合う貫通孔26X,28Xを平面視において互いにずれた位置に形成するようにしてもよい。例えば、各貫通孔28Xを、各貫通孔26Xと平面視で千鳥状に配置し、各貫通孔26Xと平面視で部分的に重なるように形成してもよい。この構成によれば、貫通孔26X,28Xによって画定されるシールドパターン26B,28Bが平面視で互いにずれた位置に形成される。このため、貫通孔26X,28Xを形成して屈曲性を向上させつつも、シールドパターン26B,28Bによって広範囲の領域を覆うことができる。これにより、シールドパターン26B,28Bによるシールド性能を向上させることができる。
なお、ここでは、上記第1実施形態のシールドパターン26B,28Bについて説明したが、上記第2実施形態のシールドパターン26B,28Bについても同様に変更することができる。
・上記第1実施形態のシールドパターン26Bでは、屈曲方向に沿って並んで設けられた複数の連結部45を、短手方向において同じ位置に並んで設けるようにしたが、これに限定されない。
例えば図17に示すように、屈曲方向に並んで設けられた複数の連結部45を、短手方向において互いにずれた位置に形成するようにしてもよい。例えば、屈曲方向に隣り合う連結部45を千鳥状に配置するようにしてもよい。図17に示した例では、各連結部45の延出部46が、屈曲方向に隣り合う連結部45の延出部48と短手方向に同じ位置に配置されている。
なお、ここでは、上記第1実施形態のシールドパターン26Bについて説明したが、上記第2実施形態のシールドパターン26Bについても同様に変更することができる。
・上記各実施形態における連結部45,85の構造は特に限定されない。すなわち、連結部45,85の平面形状は、少なくとも1つの屈曲部を有する形状であれば、その形状は特に限定されない。例えば、連結部45,85の平面形状を、3つ以上の屈曲部を有する形状に変更してもよい。例えば、連結部45,85の平面形状を、U字状やW字状に形成してもよい。
・上記第1実施形態では、支持部44の幅寸法L1と、接続部47の幅寸法L4と、延出部46の幅寸法L7と、延出部48の幅寸法L8とを同じ長さに設定したが、幅寸法L1,L4,L7,L8を異なる長さに設定してもよい。例えば、接続部47の幅寸法L4を、支持部44の幅寸法L1及び延出部46,48の幅寸法L7,L8の各々よりも短くなるように設定してもよい。また、支持部44の幅寸法L1を、接続部47の幅寸法L4及び延出部46,48の幅寸法L7,L8の各々よりも長くなるように設定してもよい。
・上記第2実施形態では、支持部84の幅寸法L21と、延出部86の幅寸法L22と、延出部87の幅寸法L23とを同じ長さに設定したが、幅寸法L21,L22,L23を異なる長さに設定してもよい。例えば、支持部84の幅寸法L21を、延出部86,87の幅寸法L22,L23の各々よりも長くなるように設定してもよい。
・上記第1実施形態では、非実装部11Bに配置されたシールドパターン26B,28B,30B,32Bを互いに略同じ平面形状に形成するようにした。これに限らず、例えば、非実装部11Bに配置されたシールドパターン26B,28B,30B,32Bを互いに異なる平面形状に形成してもよい。例えば、シールドパターン26B,28B,30Bにおいて、連結部45,55,65を互いに異なる平面形状に形成してもよい。
また、上記第1実施形態では、非実装部11Bに配置されたシールドパターン26B,28B,30B,32Bの全てに、屈曲部を有する貫通孔26X,28X,30X,32Xを形成した。これに限らず、非実装部11Bにおいて、屈曲部を有する貫通孔が形成されていないシールドパターンを設けるようにしてもよい。例えば、非実装部11Bに配置されたシールドパターン26B,28B,30B,32Bのうち少なくとも1層のシールドパターンに、屈曲部を有する貫通孔が形成されていればよい。
例えば図18に示す配線基板11では、非実装部11Bに配置されたシールドパターン26B,32Bには、屈曲部を有する貫通孔が形成されていない。これらシールドパターン26B,32Bは、非実装部11Bにおける絶縁層25,31の上面にそれぞれベタ状に形成されている。シールドパターン26Bは、例えば、非実装部11Bにおける絶縁層25の上面の略全面を被覆するように形成されている。シールドパターン32Bは、例えば、非実装部11Bにおける絶縁層31の上面の略全面を被覆するように形成されている。このように、図18に示した配線基板11では、非実装部11Bに配置されたシールドパターン26B,28B,30B,32Bのうち最外層に位置するシールドパターン26B,32Bをベタ状に形成している。
なお、ここでは、上記第1実施形態の配線基板11について説明したが、上記第2実施形態の配線基板11についても同様に変更することができる。
・上記各実施形態における実装部11A及び非実装部11Bにおける配線層数は特に限定されない。例えば、非実装部11Bにおける配線層数は、実装部11Aにおける配線層数と同じ層数であってもよい。
・上記各実施形態では、最下層の配線層22の下面全面を絶縁層21で覆うようにしたが、配線層22の下面の一部を絶縁層21から露出させるようにしてもよい。
・上記各実施形態では、配線基板11をコアレス基板に具体化したが、これに限定されない。例えば、配線基板11を、コア基板を有する配線基板に具体化してもよい。
(曲げ弾性率のシミュレーション)
配線基板11と同様の層構造、つまり実装部11Aの配線層数が6層で、非実装部11Bの配線層数が4層の配線基板に関し、曲げ弾性率についてシミュレーションを実施した。シミュレーションは、解析ツール(具体的には、Ansys Workbench v18)を用い、1/2対象モデルで実施した。
(シミュレーション条件)
まず、実施例1〜4のモデル構造と、比較例1のモデル構造とについて説明する。
実施例1〜4及び比較例1のモデル構造は、図2に示した構造の配線基板11と同様の層構造を有している。実施例1と実施例2と実施例3と実施例4と比較例1とでは、非実装部11Bに配置されたシールドパターン26B,28B,30B,32Bの構造が互いに異なっている。但し、各例のモデル構造では、シールドパターン26B,28B,30B,32Bが互いに同じ構造に形成されており、シールドパターン26B,28B,30B,32Bが平面視で全て重なるように形成されている。このため、以下の説明では、各例のシールドパターン26Bの構造のみについて説明する。
実施例1のシールドパターン26Bは、図3に示した構造と同様の構造を有しており、クランク状の平面形状を有する複数の貫通孔26Xが形成された構造を有している。すなわち、実施例1のシールドパターン26Bは、屈曲方向と直交する方向に沿って延びる支持部44と、隣り合う支持部44の間に形成され、2つの屈曲部C3,C4を有するクランク状に形成された連結部45とを有している。支持部44の幅寸法L1と接続部47の幅寸法L4と延出部46の幅寸法L7と延出部48の幅寸法L8とが50μmに設定されている。屈曲方向に隣り合う支持部44の間の離間距離L2が350μmに設定され、短手方向に隣り合う延出部46の間の離間距離L10が300μmに設定されている。延出部46の屈曲方向の長さL3が125μmに設定され、延出部48の屈曲方向の長さL5が125μmに設定され、短手方向に隣り合う連結部45の間の離間距離L9が125μmに設定されている。
実施例2のシールドパターン26Bは、図14に示した構造と同様の構造を有しており、クランク状の平面形状を有する複数の貫通孔26Xが形成された構造を有している。すなわち、実施例2のシールドパターン26Bは、屈曲方向に沿って延びる支持部44と、隣り合う支持部44の間に形成され、2つの屈曲部C3,C4を有するクランク状に形成された連結部45とを有している。各部材の寸法は実施例1と同じである。
実施例3のシールドパターン26Bは、図13に示した構造と同様の構造を有しており、V字状の平面形状を有する複数の貫通孔26Yが形成された構造を有している。すなわち、実施例3のシールドパターン26Bは、屈曲方向と直交する方向に沿って延びる支持部84と、隣り合う支持部84の間に形成され、1つの屈曲部C6を有するV字状に形成された連結部85とを有している。支持部84の幅寸法L21と延出部86の幅寸法L22と延出部87の幅寸法L23とが50μmに設定されている。隣り合う支持部84の間の離間距離L24が300μmに設定され、短手方向に隣り合う連結部85の間の離間距離L25が400μmに設定されている。
実施例4のシールドパターン26Bは、図15に示した構造と同様の構造を有しており、V字状の平面形状を有する貫通孔26Yが形成された構造を有している。すなわち、実施例4のシールドパターン26Bは、屈曲方向に沿って延びる支持部84と、隣り合う支持部84の間に形成され、1つの屈曲部C6を有するV字状に形成された連結部85とを有している。各部材の寸法は実施例3と同じである。
以上説明した実施例1〜4におけるシールドパターン26Bは、互いに略同じ残銅率になるように各寸法が設定されている。
比較例1のシールドパターン26Bは、貫通孔が形成されていないベタパターンのみを有している。
以上説明した実施例1〜4及び比較例1の非実装部11Bにおける曲げ弾性率についてシミュレーションを実施したところ、図19の結果が得られた。
(シミュレーション結果)
図19に示すように、比較例1の貫通孔を形成しない場合に比べて、実施例1,2のクランク状の貫通孔26Xを形成した場合や、実施例3,4のV字状の貫通孔26Yを形成した場合には、非実装部11Bの曲げ弾性率を低減できることが確認された。具体的には、屈曲部を有する貫通孔26X,26Yを形成した実施例1〜4では、貫通孔を形成しない比較例1よりも、非実装部11Bの曲げ弾性率を50%以上低減している。
また、実施例1のように支持部44を屈曲方向と直交する方向に沿って延出させると、支持部44を屈曲方向に沿って延出させる場合(実施例2)よりも、非実装部11Bの曲げ弾性率を更に60%程度低減できることが確認された。同様に、実施例3のように支持部84を屈曲方向と直交する方向に沿って延出させると、支持部84を屈曲方向に沿って延出させる場合(実施例4)よりも、非実装部11Bの曲げ弾性率を更に60%程度低減できることが確認された。
さらに、実施例1のようにクランク状の平面形状を有する貫通孔26Xを形成した場合は、実施例3のようにV字状の平面形状を有する貫通孔26Yを形成した場合よりも、非実装部11Bの曲げ弾性率が低減する度合いが大きいことが確認された。具体的には、実施例1では、実施例3よりも、非実装部11Bの曲げ弾性率を更に15%程度低減している。
以上のことから、非実装部11Bに配置されたシールドパターンに、屈曲部を有する貫通孔を形成することで、非実装部11Bの曲げ弾性率を低減できることが分かる。とくに、連結部45,85に比べて剛性の高い構造を有する支持部44,84を、屈曲方向と直交する方向に沿って延出させることにより、非実装部11Bの曲げ弾性率を効果的に低減できることが分かる。
10 半導体装置
11 配線基板
11A 実装部
11B 非実装部
12 電子部品
21,23,25,27,29,31 絶縁層
22,24,26,28,30,32 配線層
26B,28B,30B,32B シールドパターン
26X,26Y,28X,30X,32X 貫通孔
28A 配線パターン
44,54,64,84 支持部
45,55,65,85 連結部
C1,C2,C5 屈曲部
C3,C4,C6 屈曲部
V1〜V5 ビア配線

Claims (10)

  1. 複数の配線層と複数の絶縁層とが交互に積層された構造を有する配線基板であって、
    電子部品が実装される実装部と、
    電子部品が実装されずに屈曲可能に構成された非実装部と、を有し、
    前記複数の配線層のうち少なくとも1つの配線層は、シールドパターンを有し、
    前記非実装部に配置された前記シールドパターンには、複数の貫通孔が所定間隔で配列されており、
    前記各貫通孔の平面形状は、少なくとも1つの屈曲部を有する形状に形成されている配線基板。
  2. 前記非実装部に配置された前記シールドパターンは、所定の方向に沿って延びるとともに互いに平行に形成された複数の支持部と、隣り合う前記支持部の間に形成され、隣り合う前記支持部を接続するように形成された連結部とを有し、
    前記連結部の平面形状は、少なくとも1つの屈曲部を有する形状に形成されている請求項1に記載の配線基板。
  3. 前記所定の方向は、前記非実装部が屈曲される屈曲方向と直交する方向である請求項2に記載の配線基板。
  4. 前記所定の方向は、前記非実装部が屈曲される屈曲方向である請求項2に記載の配線基板。
  5. 前記連結部の平面形状は、2つの屈曲部を有するクランク状に形成されている請求項2〜4のいずれか一項に記載の配線基板。
  6. 前記連結部の平面形状は、1つの屈曲部を有するV字状に形成されている請求項2〜4のいずれか一項に記載の配線基板。
  7. 前記シールドパターンを第1シールドパターンとし、前記貫通孔を第1貫通孔としたときに、
    前記複数の配線層は、前記第1シールドパターンを有する配線層と積層方向に隣接するとともに、第2シールドパターンを有する他の配線層を有し、
    前記非実装部に配置された第2シールドパターンには、前記第1貫通孔と同じ形状を有する複数の第2貫通孔が所定間隔で配列されており、
    前記第1貫通孔と前記第2貫通孔とが平面視で重なるように形成されている請求項1〜6のいずれか一項に記載の配線基板。
  8. 前記複数の配線層は、前記シールドパターンを有する配線層と積層方向に隣接するとともに、前記非実装部に配置された配線パターンを有する他の配線層を有し、
    前記シールドパターンは、前記配線パターンと平面視で重なるように形成されている請求項1〜7のいずれか一項に記載の配線基板。
  9. 積層方向に隣接する前記配線層同士を電気的に接続するビア配線を有し、
    前記ビア配線は、前記実装部のみに配置されている請求項1〜8のいずれか一項に記載の配線基板。
  10. 請求項1〜9のいずれか一項に記載の配線基板と、
    前記配線基板に実装された電子部品と、を有する半導体装置。
JP2018215656A 2018-11-16 2018-11-16 配線基板及び半導体装置 Active JP7344639B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018215656A JP7344639B2 (ja) 2018-11-16 2018-11-16 配線基板及び半導体装置
US16/683,651 US11205632B2 (en) 2018-11-16 2019-11-14 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018215656A JP7344639B2 (ja) 2018-11-16 2018-11-16 配線基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2020088005A true JP2020088005A (ja) 2020-06-04
JP7344639B2 JP7344639B2 (ja) 2023-09-14

Family

ID=70727914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018215656A Active JP7344639B2 (ja) 2018-11-16 2018-11-16 配線基板及び半導体装置

Country Status (2)

Country Link
US (1) US11205632B2 (ja)
JP (1) JP7344639B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115551189A (zh) * 2021-06-29 2022-12-30 富佳生技股份有限公司 多层柔性线路板的制造方法、多层柔性线路板及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124056U (ja) * 1984-01-31 1985-08-21 パイオニア株式会社 フレキシブルプリント基板
JP2008160120A (ja) * 2006-12-22 2008-07-10 Hon Hai Precision Industry Co Ltd 印刷回路基板
JP2010129874A (ja) * 2008-11-28 2010-06-10 Toshiba Corp プリント配線板
WO2013099603A1 (ja) * 2011-12-29 2013-07-04 株式会社村田製作所 高周波信号線路及び電子機器
JP2017159615A (ja) * 2016-03-11 2017-09-14 日本ゼオン株式会社 金属張積層体
US20180224716A1 (en) * 2015-07-15 2018-08-09 Lg Innotek Co., Ltd. Camera module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4265001B2 (ja) 1998-09-30 2009-05-20 パナソニック株式会社 フレキシブルプリント基板
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
KR102329799B1 (ko) * 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124056U (ja) * 1984-01-31 1985-08-21 パイオニア株式会社 フレキシブルプリント基板
JP2008160120A (ja) * 2006-12-22 2008-07-10 Hon Hai Precision Industry Co Ltd 印刷回路基板
JP2010129874A (ja) * 2008-11-28 2010-06-10 Toshiba Corp プリント配線板
WO2013099603A1 (ja) * 2011-12-29 2013-07-04 株式会社村田製作所 高周波信号線路及び電子機器
US20180224716A1 (en) * 2015-07-15 2018-08-09 Lg Innotek Co., Ltd. Camera module
JP2017159615A (ja) * 2016-03-11 2017-09-14 日本ゼオン株式会社 金属張積層体

Also Published As

Publication number Publication date
JP7344639B2 (ja) 2023-09-14
US11205632B2 (en) 2021-12-21
US20200161271A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US6803664B2 (en) Semiconductor package
TWI487450B (zh) 佈線基板及其製造方法
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
TWI446847B (zh) 佈線板,其製造方法及半導體封裝
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
US9247654B2 (en) Carrier substrate and manufacturing method thereof
JP3577421B2 (ja) 半導体装置用パッケージ
JP2016063130A (ja) プリント配線板および半導体パッケージ
US20160037629A1 (en) Printed wiring board
JP2016171119A (ja) 回路基板及びその製造方法
JP5989329B2 (ja) プリント回路基板の製造方法
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US9491871B2 (en) Carrier substrate
JP7068957B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US11019722B2 (en) Wiring substrate
KR20170059536A (ko) 캐비티 인쇄회로기판 제조 방법
JP7344639B2 (ja) 配線基板及び半導体装置
JP2016171118A (ja) 回路基板及びその製造方法
JP2010103435A (ja) 配線基板及びその製造方法
JP5574132B2 (ja) 配線基板および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R150 Certificate of patent or registration of utility model

Ref document number: 7344639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150