JP2020088005A - 配線基板及び半導体装置 - Google Patents

配線基板及び半導体装置 Download PDF

Info

Publication number
JP2020088005A
JP2020088005A JP2018215656A JP2018215656A JP2020088005A JP 2020088005 A JP2020088005 A JP 2020088005A JP 2018215656 A JP2018215656 A JP 2018215656A JP 2018215656 A JP2018215656 A JP 2018215656A JP 2020088005 A JP2020088005 A JP 2020088005A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring board
mounting portion
shield pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018215656A
Other languages
English (en)
Other versions
JP7344639B2 (ja
Inventor
森　健一
Kenichi Mori
健一 森
岳人 寺澤
Taketo Terasawa
岳人 寺澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018215656A priority Critical patent/JP7344639B2/ja
Priority to US16/683,651 priority patent/US11205632B2/en
Publication of JP2020088005A publication Critical patent/JP2020088005A/ja
Application granted granted Critical
Publication of JP7344639B2 publication Critical patent/JP7344639B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】屈曲性を向上させることができる配線基板を提供する。【解決手段】配線基板１１は、複数の配線層と複数の絶縁層とが交互に積層された構造を有する。配線基板１１は、電子部品が実装される実装部と、電子部品が実装されずに屈曲可能に構成された非実装部１１Ｂとを有する。複数の配線層のうち配線層２６は、シールドパターン２６Ｂを有する。非実装部１１Ｂに配置されたシールドパターン２６Ｂには、複数の貫通孔２６Ｘが所定間隔で配列されている。各貫通孔２６Ｘの平面形状は、屈曲部Ｃ１，Ｃ２を有する形状に形成されている。【選択図】図３

Description

本発明は、配線基板及び半導体装置に関するものである。
従来、ウェアラブル端末等に用いる配線基板は、屈曲した状態で使用される場合がある。配線基板が屈曲した状態で使用されると、屈曲部に配置した配線パターンやビア配線が屈曲時の応力により剥離し、導通不良が発生するおそれがある。そこで、屈曲部におけるビア配線のピッチや径を調整する対策が提案されている（例えば、特許文献１参照）。
特開２０００−１１４７２８号公報
ところが、配線基板の多層化に伴い、更なる屈曲性の向上が求められている。
本発明の一観点によれば、複数の配線層と複数の絶縁層とが交互に積層された構造を有する配線基板であって、電子部品が実装される実装部と、電子部品が実装されずに屈曲可能に構成された非実装部と、を有し、前記複数の配線層のうち少なくとも１つの配線層は、シールドパターンを有し、前記非実装部に配置された前記シールドパターンには、複数の貫通孔が所定間隔で配列されており、前記各貫通孔の平面形状は、少なくとも１つの屈曲部を有する形状に形成されている。
本発明の一観点によれば、屈曲性を向上させることができるという効果を奏する。
第１実施形態の半導体装置を示す概略平面図。 第１実施形態の配線基板を示す概略断面図（図１、図３及び図４における２−２断面図）。 第１実施形態の配線基板を示す概略平面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板を示す概略平面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の配線基板の製造方法を示す概略断面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略断面図。 シミュレーション結果を示すグラフ。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図１１に従って第１実施形態を説明する。
図１に示すように、半導体装置１０は、配線基板１１と、配線基板１１に実装された１つ又は複数の電子部品１２とを有している。電子部品１２としては、例えば、半導体素子、チップ部品（チップコンデンサ、チップ抵抗やチップインダクタ等）や水晶振動子などを用いることができる。半導体素子としては、例えば、ＣＰＵ（Central Processing Unit）チップ、ＭＰＵ（Micro Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。
配線基板１１は、可撓性を有するフレキシブル基板である。ここで、可撓性とは、曲げや撓みを持たせることができる性質をいう。
配線基板１１は、電子部品１２が実装される実装部１１Ａと、電子部品１２が実装されずに屈曲可能に構成された非実装部１１Ｂとを有している。本例の配線基板１１は、３つの実装部１１Ａと２つの非実装部１１Ｂとが交互に並んで設けられている。具体的には、３つの実装部１１Ａと２つの非実装部１１Ｂとは、配線基板１１の長手方向（図１における左右方向）に沿って交互に並んで設けられている。
非実装部１１Ｂは、あらかじめ所定の方向に屈曲させることを想定して設計された屈曲可能部である。非実装部１１Ｂは、例えば、実装部１１Ａ及び非実装部１１Ｂの並設方向（図中矢印参照）に屈曲させることを想定して設計されている。このような非実装部１１Ｂを１箇所以上設けることにより、その非実装部１１Ｂにおいて配線基板１１を並設方向に容易に屈曲させることができる。なお、本実施形態では、実装部１１Ａ及び非実装部１１Ｂの並設方向が配線基板１１の長手方向と一致している。このように、本例の配線基板１１では、実装部１１Ａ及び非実装部１１Ｂの並設方向又は配線基板１１の長手方向を、非実装部１１Ｂを屈曲させる屈曲方向としている。
非実装部１１Ｂは、隣り合う実装部１１Ａを接続するように形成されている。非実装部１１Ｂは、例えば、配線基板１１の長手方向と平面視で直交する短手方向（図１における上下方向）の寸法が実装部１１Ａの短手方向の寸法よりも短くなっている。
配線基板１１は、複数の配線層と複数の絶縁層とが交互に積層された構造を有する多層配線基板である。
図２に示すように、配線基板１１は、絶縁層２１と、配線層２２と、絶縁層２３と、配線層２４と、絶縁層２５と、配線層２６と、絶縁層２７と、配線層２８と、絶縁層２９と、配線層３０と、絶縁層３１と、配線層３２と、ソルダーレジスト層３３とが順次積層された構造を有している。このように、本実施形態の配線基板１１は、一般的なビルドアップ法を用いて作製される配線基板（つまり、支持基材としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの）とは異なり、支持基材を含まない所謂コアレス基板の形態を有している。
本実施形態では、便宜上、配線基板１１のソルダーレジスト層３３側を上側、絶縁層２１側を下側とし、ソルダーレジスト層３３側に位置する各部位の面を上面、絶縁層２１側に位置する各部位の面を下面とする。但し、配線基板１１は、天地逆の状態で用いることができ、又は任意の角度で用いることができる。また、本明細書において、「平面視」とは、対象物をソルダーレジスト層３３の上面（又は、絶縁層２１の下面）の法線方向から視ることを言い、「平面形状」とは、対象物をソルダーレジスト層３３の上面（又は、絶縁層２１の下面）の法線方向から視た形状のことを言う。また、本明細書における「平行」や「直交」は、厳密に平行や直交の場合のみでなく、本実施形態における作用効果を奏する範囲内で概ね平行や直交の場合も含まれる。
絶縁層２１，２３，２５，２７，２９，３１の材料としては、例えば、ヤング率が低く可撓性を有する絶縁性樹脂を用いることができる。絶縁層２１，２３，２５，２７，２９，３１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。また、絶縁層２１，２３，２５，２７，２９，３１の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることもできる。絶縁層２１，２３，２５，２７，２９，３１は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。なお、絶縁層２１，２３，２５，２７，２９，３１の厚さは、例えば、２０〜４５μｍ程度とすることができる。
配線層２２，２４，２６，２８，３０，３２の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。配線層２２，２４，２６，２８，３０，３２の厚さは、例えば、１０〜２０μｍ程度とすることができる。また、配線層２２，２４，２６，２８，３０，３２のラインアンドスペース（Ｌ／Ｓ）は、例えば、１０μｍ／１０μｍ〜２０μｍ／２０μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。
絶縁層２１は、配線基板１１の最下層に形成されている。配線層２２は、絶縁層２１の上面に形成されている。配線層２２は、配線基板１１の最下層の配線層である。配線層２２は、信号線等を構成する配線パターン２２Ａと、電磁ノイズ等のノイズを遮蔽するシールドパターン２２Ｂとを有している。シールドパターン２２Ｂは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層２３は、配線層２２を被覆するように絶縁層２１の上面に形成されている。配線層２４は、絶縁層２３の上面に形成されている。配線層２４は、絶縁層２３を厚さ方向に貫通するビア配線Ｖ１を介して配線層２２と電気的に接続されている。配線層２４は、例えば、ビア配線Ｖ１と一体に形成されている。配線層２４は、信号線等を構成する配線パターン２４Ａと、電磁ノイズ等のノイズを遮蔽するシールドパターン２４Ｂとを有している。シールドパターン２４Ｂは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層２５は、配線層２４を被覆するように絶縁層２３の上面に形成されている。配線層２６は、絶縁層２５の上面に形成されている。配線層２６は、絶縁層２５を厚さ方向に貫通するビア配線Ｖ２を介して配線層２４と電気的に接続されている。配線層２６は、例えば、ビア配線Ｖ２と一体に形成されている。配線層２６は、信号線等を構成する配線パターン２６Ａと、電磁ノイズ等のノイズを遮蔽するシールドパターン２６Ｂとを有している。シールドパターン２６Ｂは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層２７は、配線層２６を被覆するように絶縁層２５の上面に形成されている。配線層２８は、絶縁層２７の上面に形成されている。配線層２８は、絶縁層２７を厚さ方向に貫通するビア配線Ｖ３を介して配線層２６と電気的に接続されている。配線層２８は、例えば、ビア配線Ｖ３と一体に形成されている。配線層２８は、信号線等を構成する配線パターン２８Ａと、電磁ノイズ等のノイズを遮蔽するシールドパターン２８Ｂとを有している。シールドパターン２８Ｂは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層２９は、配線層２８を被覆するように絶縁層２７の上面に形成されている。配線層３０は、絶縁層２９の上面に形成されている。配線層３０は、絶縁層２９を厚さ方向に貫通するビア配線Ｖ４を介して配線層２８と電気的に接続されている。配線層３０は、例えば、ビア配線Ｖ４と一体に形成されている。配線層３０は、信号線等を構成する配線パターン３０Ａと、電磁ノイズ等のノイズを遮蔽するシールドパターン３０Ｂとを有している。シールドパターン３０Ｂは、例えば、図示しないグランド電源と接続されるグランドパターンである。
絶縁層３１は、配線層３０を被覆するように絶縁層２９の上面に形成されている。配線層３２は、絶縁層３１の上面に形成されている。配線層３２は、絶縁層３１を厚さ方向に貫通するビア配線Ｖ５を介して配線層３０と電気的に接続されている。配線層３２は、例えば、ビア配線Ｖ５と一体に形成されている。配線層３２は、信号線等を構成する配線パターン３２Ａと、電磁ノイズ等のノイズを遮蔽するシールドパターン３２Ｂとを有している。シールドパターン３２Ｂは、例えば、図示しないグランド電源と接続されるグランドパターンである。
ここで、ビア配線Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５は、例えば、図２において上側（ソルダーレジスト層３３側）から下側（絶縁層２１側）に向かうに連れて幅が小さくなるテーパ状に形成されている。例えば、ビア配線Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５は、下面が上面よりも小さくなる略逆円錐台形状に形成されている。ビア配線Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５の上面の直径は、例えば、６０〜７０μｍ程度とすることができる。
ソルダーレジスト層３３は、配線層３２を被覆するように絶縁層３１の上面に形成されている。ソルダーレジスト層３３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層３３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、ソルダーレジスト層３３の材料としては、感光性樹脂を主成分とする絶縁性樹脂に限らず、例えば、絶縁層２１，２３，２５，２７，２９，３１と同じ絶縁性樹脂を用いてもよい。ソルダーレジスト層３３の厚さは、例えば、１５〜３５μｍ程度とすることができる。
ソルダーレジスト層３３には、当該ソルダーレジスト層３３を厚さ方向に貫通して配線層３２の上面の一部を接続パッドＰ１として露出させるための複数の開口部３３Ｘが形成されている。接続パッドＰ１は、例えば、図１に示した電子部品１２の接続端子と電気的に接続されるパッドとして機能する。電子部品１２は、例えば、ソルダーレジスト層３３の上面側に実装される。
開口部３３Ｘから露出する配線層３２上（つまり、接続パッドＰ１上）には、必要に応じて、表面処理層が形成されている。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、表面処理層の他の例としては、接続パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。
本例の配線基板１１では、非実装部１１Ｂにおける配線層数が、実装部１１Ａにおける配線層数よりも少なくなっている。詳述すると、配線層２２，２４は、実装部１１Ａのみに配置されている。すなわち、配線層２２，２４は、非実装部１１Ｂに配置されていない。また、配線層２６，２８，３０，３２は、実装部１１Ａ及び非実装部１１Ｂの双方に配置されている。このため、本例の配線基板１１では、非実装部１１Ｂにおける配線層数が配線層２６，２８，３０，３２の４層になっている一方で、実装部１１Ａにおける配線層数が配線層２２，２４，２６，２８，３０，３２の６層になっている。このように非実装部１１Ｂにおける配線層数を実装部１１Ａにおける配線層数よりも少なくすることにより、非実装部１１Ｂにおける配線層の形成密度を低減することができ、良好な屈曲性を確保することができる。
本例のビア配線Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５は、実装部１１Ａのみに配置されている。すなわち、本例の非実装部１１Ｂには、ビア配線Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５が配置されていない。このように、屈曲可能に構成された非実装部１１Ｂにはビア配線Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５を配置せず、屈曲させることが想定されていない実装部１１Ａのみにビア配線Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５を配置するようにした。これにより、非実装部１１Ｂを折り曲げる際（屈曲させる際）に、ビア配線Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５の剥離等に伴う導通不良の発生を好適に抑制できる。
一方、配線パターン２２Ａ，２４Ａ，２６Ａ，２８Ａ，３０Ａ，３２Ａは、実装部１１Ａ及び非実装部１１Ｂのいずれに配置してもよい。但し、本例の配線基板１１では、配線層２２，２４が非実装部１１Ｂに形成されない形態を採用しているため、配線パターン２２Ａ，２４Ａは非実装部１１Ｂに形成されていない。また、非実装部１１Ｂに配置された配線層２６，２８，３０，３２のうち最外層に位置する配線層２６，３２では、配線パターン２６Ａ，３２Ａを非実装部１１Ｂに形成しないことが好ましい。これは、非実装部１１Ｂにおいて、配線パターン２６Ａ，３２Ａを形成すると、それら配線パターン２６Ａ，３２Ａを外側から被覆するシールドパターンを形成することができないためである。なお、本例の配線基板１１では、例えば、配線層２８における配線パターン２８Ａが実装部１１Ａ及び非実装部１１Ｂの双方に形成されている。
シールドパターン２２Ｂ，２４Ｂ，２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂは、実装部１１Ａ及び非実装部１１Ｂのいずれに配置してもよい。但し、本例の配線基板１１では、配線層２２，２４が非実装部１１Ｂに形成されない形態を採用しているため、シールドパターン２２Ｂ，２４Ｂは非実装部１１Ｂに形成されていない。本例の配線基板１１では、例えば、配線層２６，２８，３０，３２におけるシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂが実装部１１Ａ及び非実装部１１Ｂの双方に形成されている。
非実装部１１Ｂに配置されたシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂには、厚さ方向に貫通する複数の貫通孔２６Ｘ，２８Ｘ，３０Ｘ，３２Ｘがそれぞれ形成されている。
次に、図３及び図４に従って、非実装部１１Ｂに配置された配線層２６，２８，３０，３２の構造について詳述する。なお、図３及び図４（ａ）は、非実装部１１Ｂに配置された配線層２６の平面形状を示している。また、図４（ｂ）は非実装部１１Ｂに配置された配線層２８の平面形状を示し、図４（ｃ）は非実装部１１Ｂに配置された配線層３０の平面形状を示している。なお、図４（ａ）〜図４（ｃ）は、互いに同じ平面位置における配線層２６，２８，３０の平面形状をそれぞれ示している。
図３に示すように、非実装部１１Ｂに配置された配線層２６は、複数の貫通孔２６Ｘが形成されたシールドパターン２６Ｂを有している。複数の貫通孔２６Ｘは、所定間隔で配列されている。複数の貫通孔２６Ｘは、例えば、屈曲方向において所定の間隔を空けて設けられるとともに、屈曲方向と平面視で直交する方向（本実施形態では、配線基板１１の短手方向）において所定の間隔を空けて設けられている。
各貫通孔２６Ｘの平面形状は、少なくとも１つの屈曲部を有する形状に形成されている。本例の各貫通孔２６Ｘの平面形状は、２つの屈曲部Ｃ１，Ｃ２を有するクランク状に形成されている。詳述すると、各貫通孔２６Ｘは、屈曲方向と直交する短手方向に沿って延びる開口部４１と、開口部４１の端部から屈曲方向に沿って延びる開口部４２と、開口部４２の端部から短手方向に沿って延び、開口部４１と短手方向にずれた位置に形成された開口部４３とを有している。開口部４１と開口部４３は、例えば、互いに同じ平面形状及び同じ大きさに形成されている。複数の貫通孔２６Ｘは、例えば、互いに同じ平面形状及び大きさに形成されている。また、複数の貫通孔２６Ｘは、例えば、互いに同じ方向を向いて配置されている。これら複数の貫通孔２６Ｘによって、シールドパターン２６Ｂは略格子状に画定されている。
シールドパターン２６Ｂは、例えば、所定の方向に沿って延びるとともに互いに平行に形成された複数の支持部４４と、隣り合う支持部４４の間に形成され、隣り合う支持部４４を接続するように形成された連結部４５とを有している。連結部４５は、例えば、支持部４４と連続して一体に形成されている。
各支持部４４は、例えば、屈曲方向と平面視で交差する方向に延びるように形成されている。本例の各支持部４４は、屈曲方向（ここでは、配線基板１１の長手方向）と平面視で直交する方向（ここでは、配線基板１１の短手方向）に延びるように形成されている。各支持部４４は、例えば、所定の幅を持って直線状に延びるように形成されている。複数の支持部４４は、例えば、屈曲方向において所定の間隔を空けて設けられている。図３に示した例では、支持部４４を３つ設けるようにしたが、支持部４４の数は特に限定されない。支持部４４を２つ設けるようにしてもよいし、支持部４４を４つ以上設けるようにしてもよい。
複数の連結部４５は、例えば、隣り合う支持部４４の間で、配線基板１１の短手方向において所定の間隔を空けて設けられている。複数の連結部４５は、例えば、屈曲方向において所定の間隔を空けて設けられている。本例では、屈曲方向に沿って並んで設けられた複数の連結部４５が短手方向において同じ位置に並んで設けられている。また、複数の連結部４５は、例えば、互いに同じ平面形状及び同じ大きさに形成されている。複数の連結部４５は、例えば、互いに同じ方向を向いて配置されている。
各連結部４５の平面形状は、少なくとも１つの屈曲部を有する形状に形成されている。本例の各連結部４５の平面形状は、２つの屈曲部Ｃ３，Ｃ４を有するクランク状に形成されている。詳述すると、各連結部４５は、屈曲方向に沿って延びる延出部４６と、延出部４６の端部から屈曲方向と直交する短手方向に沿って延びる接続部４７と、接続部４７の端部から屈曲方向に沿って延びる延出部４８とを有している。すなわち、各連結部４５では、接続部４７が延出部４６に対して略直角に屈曲して形成されており、延出部４８が接続部４７に対して略直角に屈曲して形成されている。各連結部４５では、延出部４６と接続部４７との接続部分に屈曲部Ｃ３が形成されており、接続部４７と延出部４８との接続部分に屈曲部Ｃ４が形成されている。各連結部４５では、延出部４６と延出部４８とが短手方向において互いにずれた位置に設けられている。これら延出部４６と延出部４８とは、例えば、互いに同じ平面形状及び同じ大きさに形成されている。そして、延出部４６の端部が隣り合う支持部４４のうち一方の支持部４４に接続され、延出部４８の端部が隣り合う支持部４４のうち他方の支持部４４に接続されている。例えば、隣り合う支持部４４と延出部４６と接続部４７と延出部４８とは連続して一体に形成されている。
このように、シールドパターン２６Ｂでは、隣り合う支持部４４の間に形成された連結部４５の平面形状を、屈曲部Ｃ３，Ｃ４を有する形状に形成した。これにより、連結部４５にばね性を持たせることができるため、そのばね性によって良好な屈曲性を確保することができる。
ここで、支持部４４の屈曲方向の長さ（つまり、支持部４４の幅寸法）Ｌ１は、例えば、２５〜１００μｍ程度とすることができる。屈曲方向に隣り合う支持部４４の間の離間距離Ｌ２は、例えば、２２５〜４００μｍ程度とすることができる。延出部４６の屈曲方向の長さＬ３は、例えば、１００〜１５０μｍ程度とすることができる。接続部４７の屈曲方向の長さ（つまり、接続部４７の幅寸法）Ｌ４は、例えば、２５〜１００μｍ程度とすることができる。延出部４８の屈曲方向の長さＬ５は、例えば、１００〜１５０μｍ程度とすることができる。連結部４５全体の短手方向の長さ（つまり、接続部４７の短手方向の長さ）Ｌ６は、例えば、２００〜３００μｍ程度とすることができる。延出部４６の短手方向の長さ（つまり、延出部４６の幅寸法）Ｌ７は、例えば、２５〜１００μｍ程度とすることができる。延出部４８の短手方向の長さ（つまり、延出部４８の幅寸法）Ｌ８は、例えば、２５〜１００μｍ程度とすることができる。短手方向に隣り合う連結部４５の間の離間距離Ｌ９は、例えば、１００〜１５０μｍ程度とすることができる。短手方向に隣り合う延出部４６の間の離間距離（つまり、貫通孔２６Ｘの開口部４１の短手方向の長さ）Ｌ１０は、例えば、２５０〜３００μｍ程度とすることができる。短手方向に隣り合う延出部４８の間の離間距離（つまり、貫通孔２６Ｘの開口部４３の短手方向の長さ）Ｌ１１は、例えば、２５０〜３００μｍ程度とすることができる。以上説明した各部材の寸法は、シールドパターン２６Ｂに求められるシールド性能及び曲げ弾性率等に基づいて適宜設定される。
本実施形態では、支持部４４の幅寸法Ｌ１と、接続部４７の幅寸法Ｌ４と、延出部４６の幅寸法Ｌ７と、延出部４８の幅寸法Ｌ８とが同じ長さになるように設定されている。また、本実施形態では、屈曲方向に隣り合う支持部４４の間の離間距離Ｌ２が、短手方向に隣り合う延出部４６の間の離間距離Ｌ１０（又は、短手方向に隣り合う延出部４８の間の離間距離Ｌ１１）よりも長くなるように設定されている。これにより、連結部４５に比べて剛性の高い構造を有する支持部４４の間隔を広く確保することができるため、良好な屈曲性を確保することができる。
図４（ｂ）に示すように、非実装部１１Ｂに配置された配線層２８は、配線パターン２８Ａと、シールドパターン２８Ｂとを有している。配線パターン２８Ａは、例えば、屈曲方向に沿って延びるように形成されている。本例では、２本の配線パターン２８Ａが屈曲方向に沿って延びるように形成されている。２本の配線パターン２８Ａは、例えば、互いに平行に形成されている。シールドパターン２８Ｂは、例えば、配線パターン２８Ａを短手方向の両側から挟むように形成されている。シールドパターン２８Ｂには、貫通孔２６Ｘ（図４（ａ）参照）と同じ平面形状を有する貫通孔２８Ｘが形成されている。貫通孔２８Ｘは、例えば、貫通孔２６Ｘと同じ大きさに形成されており、貫通孔２６Ｘと同じ間隔で配列されている。本実施形態では、積層方向（図２の上下方向）に隣り合う貫通孔２６Ｘ，２８Ｘが平面視で重なるように形成されている。シールドパターン２８Ｂは、貫通孔２８Ｘによって画定された支持部５４及び連結部５５を有している。これら支持部５４及び連結部５５は、支持部４４及び連結部４５とそれぞれ同じ形状を有している。
図４（ｃ）に示すように、配線層３０の有するシールドパターン３０Ｂには、貫通孔２６Ｘ（図４（ａ）参照）と同じ平面形状を有する貫通孔３０Ｘが形成されている。貫通孔３０Ｘは、例えば、貫通孔２６Ｘと同じ大きさに形成されており、貫通孔２６Ｘと同じ間隔で配列されている。本実施形態では、積層方向に隣り合う貫通孔２８Ｘ，３０Ｘが平面視で重なるように形成されている。シールドパターン３０Ｂは、貫通孔３０Ｘによって画定された支持部６４及び連結部６５を有している。これら支持部６４及び連結部６５は、支持部４４及び連結部４５とそれぞれ同じ形状を有している。
図４（ｂ）に破線で示したように、配線パターン２８Ａと積層方向に隣接するシールドパターン２６Ｂは、配線パターン２８Ａと平面視で重なるように形成されている。例えば、シールドパターン２６Ｂの支持部４４は、平面視において配線パターン２８Ａを横切るように形成されている。例えば、シールドパターン２６Ｂの連結部４５は、短手方向に延びる接続部４７が平面視において配線パターン２８Ａを横切るように形成されている。本例の接続部４７は、２本の配線パターン２８Ａのうち１本の配線パターン２８Ａを横切るように形成されている。同様に、配線パターン２８Ａと積層方向に隣接するシールドパターン３０Ｂも、配線パターン２８Ａと平面視で重なるように形成されている。
なお、図示は省略するが、図２に示した配線層３２の有するシールドパターン３２Ｂには、貫通孔２６Ｘと同じ平面形状を有する貫通孔３２Ｘが形成されている。貫通孔３２Ｘは、例えば、貫通孔２６Ｘと同じ大きさに形成されており、貫通孔２６Ｘと同じ間隔で配列されている。本実施形態では、積層方向に隣り合う貫通孔３０Ｘ，３２Ｘが平面視で重なるように形成されている。
非実装部１１Ｂに配置された各シールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂは、それらシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂに要求される所望のシールド性能を維持できる程度の面積を有している。シールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂの材料が銅である場合には、非実装部１１Ｂに配置された各シールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂの残銅率は、所望のシールド性能を維持できる範囲内で任意に設定することができる。例えば、非実装部１１Ｂに配置された各シールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂの残銅率は、３０〜４０％程度に設定することができる。ここで、残銅率とは、ある絶縁層上の面積に占める銅層の面積の比率である。
次に、図５〜図１０に従って、配線基板１１の製造方法について説明する。本実施形態では、支持基板上に１個ずつ配線基板を作製した後に支持基板を除去する工程の例を示すが、支持基板上に複数の配線基板となる部分を作製して支持基板を除去した後に個片化して各配線基板とする工程としてもよい。なお、説明の便宜上、最終的に配線基板１１の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図５（ａ）に示すように、まず、支持基板７０を準備する。支持基板７０としては、例えば、金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。支持基板７０の厚さは、例えば、１８〜１００μｍ程度とすることができる。
続いて、支持基板７０の上面に、その上面全面を被覆する絶縁層２１を形成する。絶縁層２１として樹脂フィルムを用いる場合には、例えば、支持基板７０上に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層２１を形成することができる。また、液状又はペースト状の絶縁性樹脂を支持基板７０の上面にスピンコート法などにより塗布し、その塗布した絶縁性樹脂を１３０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層２１を形成することもできる。
次いで、図５（ｂ）に示す工程では、絶縁層２１の上面に、その上面全面を被覆するシード層７１を形成する。シード層７１は、例えば、無電解めっき法（例えば、無電解銅めっき法）やスパッタ法により形成することができる。
次に、図６（ａ）に示す工程では、シード層７１の上面に、開口パターン７２Ｘを有するレジスト層７２を形成する。開口パターン７２Ｘは、配線層２２（図２参照）の形成領域に対応する部分のシード層７１の上面を露出するように形成される。レジスト層７２の材料としては、例えば、感光性のドライフィルム又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムを用いる場合には、絶縁層２１の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層７２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層７２を形成することができる。
続いて、図６（ｂ）に示す工程では、レジスト層７２の開口パターン７２Ｘから露出されたシード層７１の上面に導電層７３を形成する。例えば、レジスト層７２をめっきマスクとして、開口パターン７２Ｘから露出されたシード層７１の上面に、そのシード層７１をめっき給電層に利用する電解めっき法（例えば、電解銅めっき法）を施すことにより、シード層７１上に導電層７３を形成する。
次いで、レジスト層７２をアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど）により除去する。
次に、図７（ａ）に示す工程では、導電層７３をエッチングマスクとして、不要なシード層７１をエッチングにより除去する。シード層７１が無電解銅めっき層である場合には、例えば、硫酸過水系のエッチング液を用いたウェットエッチングにより不要なシード層７１を除去する。これにより、シード層７１と導電層７３とからなる配線層２２が形成される。この配線層２２は、配線パターン２２Ａと、実装部１１Ａのみに設けられたシールドパターン２２Ｂとを有している。配線層２２は、非実装部１１Ｂには形成されていない。なお、これ以降の図７（ｂ）〜図１１では、シード層７１と導電層７３との図示を省略し、配線層２２（又は配線層２２Ａ，２２Ｂ）として図示する。
続いて、図７（ｂ）に示す工程では、絶縁層２１の上面に、配線層２２を覆うように絶縁層２３を形成する。絶縁層２３は、例えば、絶縁層２１と同様の方法により形成することができる。
次いで、図８（ａ）に示す工程では、絶縁層２３に、当該絶縁層２３を厚さ方向に貫通して配線層２２の上面の一部を露出するビアホール２３Ｘを形成する。ビアホール２３Ｘは、実装部１１Ａのみに形成される。ビアホール２３Ｘは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層２３が感光性樹脂を用いて形成されている場合には、例えば、フォトリソグラフィ法により所要のビアホール２３Ｘを形成するようにしてもよい。
次に、ビアホール２３Ｘをレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホール２３Ｘの底部に露出する配線層２２の露出面に付着した樹脂スミア（樹脂残渣）を除去する。
続いて、図８（ｂ）に示す工程では、ビアホール２３Ｘにビア導体を充填してビア配線Ｖ１を形成するとともに、そのビア配線Ｖ１を介して配線層２２と電気的に接続される配線層２４を絶縁層２３の上面に積層する。配線層２４は、配線パターン２４Ａと、実装部１１Ａのみに設けられたシールドパターン２４Ｂとを有している。但し、配線層２４は、非実装部１１Ｂには形成されていない。これらビア配線Ｖ１及び配線層２４は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次いで、図９に示す工程では、図７（ｂ）及び図８（ａ）に示した工程と同様に、絶縁層２３の上面に、配線層２４の上面の一部を露出するビアホール２５Ｘを有する絶縁層２５を形成する。
次に、図１０に示す工程では、図８（ｂ）に示した工程と同様に、ビアホール２５Ｘにビア導体を充填してビア配線Ｖ２を形成するとともに、そのビア配線Ｖ２を介して配線層２４と電気的に接続される配線層２６を絶縁層２５の上面に形成する。配線層２６は、配線パターン２６Ａと、実装部１１Ａ及び非実装部１１Ｂの双方に設けられたシールドパターン２６Ｂとを有している。このとき、非実装部１１Ｂに設けられたシールドパターン２６Ｂには、屈曲部Ｃ１，Ｃ２（図３参照）を有する複数の貫通孔２６Ｘが形成されている。
続いて、図１１に示す工程では、図９及び図１０に示した工程と同様の工程を繰り返すことにより、絶縁層２７と、配線層２８と、絶縁層２９と、配線層３０と、絶縁層３１と、配線層３２とを順次形成する。
次いで、絶縁層３１の上面に、配線層３２の上面の一部を接続パッドＰ１として露出させるための開口部３３Ｘを有するソルダーレジスト層３３を形成する。ソルダーレジスト層３３は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法によりパターニングすることにより形成することができる。なお、必要に応じて、接続パッドＰ１上に表面処理層を形成するようにしてもよい。
その後、支持基板７０を除去することで、図１及び図２に示した配線基板１１を製造することができる。支持基板７０として銅箔を用いた場合には、例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより支持基板７０を除去することができる。なお、ソルダーレジスト層３３を形成する工程は、支持基板７０を除去する工程の後に行ってもよい。
次に、本実施形態の作用効果を説明する。
（１）非実装部１１Ｂに配置されたシールドパターン２６Ｂに、平面形状が屈曲部Ｃ１，Ｃ２を有する形状に形成された複数の貫通孔２６Ｘを所定間隔で配列した。これにより、シールドパターンが貫通孔を有しないベタパターンである場合に比べて、シールドパターン２６Ｂの曲げ弾性率を低減することができ、非実装部１１Ｂの曲げ弾性率を低減することができる。この結果、非実装部１１Ｂにおける屈曲性を向上させることができる。
（２）また、シールドパターン２６Ｂに複数の貫通孔２６Ｘが形成されると、それら複数の貫通孔２６Ｘによって画定されるシールドパターン２６Ｂにも屈曲部（本実施形態では、屈曲部Ｃ３，Ｃ４）が形成される。この屈曲部を有するシールドパターン２６Ｂにばね性を持たせることができるため、そのばね性によって良好な屈曲性を確保することができる。
（３）シールドパターン２６Ｂを、所定の方向（本実施形態では、屈曲方向と直交する方向）に沿って延びるとともに互いに平行に形成された複数の支持部４４と、隣り合う支持部４４の間に形成された連結部４５とを有する構造に形成した。さらに、連結部４５の平面形状を、屈曲部Ｃ３，Ｃ４を有する形状に形成した。これにより、連結部４５にばね性を持たせることができるため、そのばね性によって良好な屈曲性を確保することができる。
（４）支持部４４を屈曲方向と直交する方向に延びるように形成した。この構成によれば、連結部４５に比べて剛性の高い構造を有する支持部４４が屈曲方向と直交する方向に延びるように形成される。このため、非実装部１１Ｂにおける屈曲性が支持部４４によって阻害されることを好適に抑制できる。
（５）連結部４５を、全体として屈曲方向に沿って延びるように形成した。この構成によれば、支持部４４に比べて剛性の低い構造を有し、且つばね性を有する連結部４５が屈曲方向に沿って延びるように形成される。このため、非実装部１１Ｂの曲げ弾性率を効果的に低減することができ、非実装部１１Ｂにおける屈曲性をより向上させることができる。
（６）非実装部１１Ｂにおいて積層方向に隣接するシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂに設けられた貫通孔２６Ｘ，２８Ｘ，３０Ｘ，３２Ｘを平面視で重なるように形成した。この構成によれば、積層方向に隣接する貫通孔２６Ｘ，２８Ｘ，３０Ｘ，３２Ｘ同士が平面視で重なっているため、それら貫通孔２６Ｘ，２８Ｘ，３０Ｘ，３２Ｘを通じてガスが抜けやすくなる。このため、各貫通孔２６Ｘ，２８Ｘ，３０Ｘ，３２Ｘをデガスホールとして機能させることができる。各貫通孔２６Ｘ，２８Ｘ，３０Ｘ，３２Ｘがデガスホールとして機能することにより、配線基板１１の内部にボイドが発生することを好適に抑制できる。なお、デガスホールとは、配線基板の製造工程において、加熱の際に配線基板の内部で発生するガスを外部に逃がすためのガス抜き用の孔である。
（７）配線パターン２８Ａと積層方向に隣接するシールドパターン２６Ｂを、配線パターン２８Ａと平面視で重なるように形成した。これにより、シールドパターン２６Ｂのシールド性能を向上させることができる。
（第１実施形態の変更例）
なお、上記第１実施形態は、以下のように変更して実施することができる。
・上記第１実施形態では、シールドパターン２６Ｂの連結部４５の接続部４７を、延出部４６，４８の延出方向（ここでは、屈曲方向と一致する方向）と直交する方向に延びるように形成した。換言すると、接続部４７を、支持部４４の延出方向と平行な方向に延びるように形成した。しかし、接続部４７の構造はこれに限定されない。
例えば図１２に示すように、連結部４５の接続部４７を、延出部４６，４８の延出方向（ここでは、屈曲方向と一致する方向）と交差する方向に延びるように形成してもよい。例えば、接続部４７を、平面視において支持部４４の延出方向に対して傾斜させるように形成してもよい。なお、他のシールドパターン２８Ｂ，３０Ｂ，３２Ｂについても同様に変更することができる。
また、上記第１実施形態では、シールドパターン２６Ｂの連結部４５の延出部４６，４８を屈曲方向に沿って延びるように形成した。換言すると、延出部４６，４８を、支持部４４の延出方向と直交する方向に延びるように形成した。しかし、延出部４６，４８の構造はこれに限定されない。例えば、連結部４５の延出部４６，４８を、支持部４４の延出方向と交差する方向に延びるように形成してもよい。すなわち、延出部４６，４８を、平面視において支持部４４の延出方向に対して傾斜させるように形成してもよい。なお、他のシールドパターン２８Ｂ，３０Ｂ，３２Ｂについても同様に変更することができる。
（第２実施形態）
以下、図１３に従って第２実施形態を説明する。この実施形態の配線基板は、非実装部に設けられたシールドパターンの構造が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図１２に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１３に示すように、非実装部１１Ｂに配置されたシールドパターン２６Ｂには、厚さ方向に貫通する複数の貫通孔２６Ｙが形成されている。複数の貫通孔２６Ｙは、所定間隔で配列されている。複数の貫通孔２６Ｙは、例えば、屈曲方向において所定の間隔を空けて設けられるとともに、屈曲方向と平面視で直交する短手方向において所定の間隔を空けて設けられている。
本例の各貫通孔２６Ｙの平面形状は、１つの屈曲部Ｃ５を有するＶ字状に形成されている。複数の貫通孔２６Ｙは、例えば、互いに同じ平面形状及び同じ大きさに形成されている。複数の貫通孔２６Ｙは、例えば、互いに同じ方向を向いて配置されている。これら複数の貫通孔２６Ｙによって、シールドパターン２６Ｂは略格子状に画定されている。
本例のシールドパターン２６Ｂは、屈曲方向と平面視で交差する短手方向に沿って延びるとともに互いに平行に形成された複数の支持部８４と、隣り合う支持部８４の間に形成され、隣り合う支持部８４を接続するように形成された連結部８５とを有している。
各支持部８４は、例えば、所定の幅を持って直線状に延びるように形成されている。複数の支持部８４は、例えば、屈曲方向において所定の間隔を空けて設けられている。図１３に示した例では、支持部８４を３つ設けるようにしたが、支持部８４の数は特に限定されない。支持部８４を２つ設けるようにしてもよいし、支持部８４を４つ以上設けるようにしてもよい。
複数の連結部８５は、例えば、隣り合う支持部８４の間で、屈曲方向と直交する短手方向において所定の間隔を空けて設けられている。複数の連結部８５は、例えば、屈曲方向において所定の間隔を空けて設けられている。本例では、屈曲方向に並んで設けられた複数の連結部８５が短手方向において同じ位置に並んで設けられている。複数の連結部８５は、例えば、互いに同じ平面形状及び互いに同じ大きさに形成されている。複数の連結部８５は、例えば、互いに同じ方向を向いて配置されている。
本例の各連結部８５の平面形状は、１つの屈曲部Ｃ６を有するＶ字状に形成されている。詳述すると、各連結部８５は、支持部８４の延出方向と交差する方向に沿って延びる延出部８６と、延出部８６の端部から支持部８４の延出方向及び延出部８６の延出方向の双方と交差する方向に沿って延びる延出部８７とを有している。本例の延出部８７は、支持部８４の延出方向と交差する方向であって、且つ延出部８６の延出方向と直交する方向に延びるように形成されている。すなわち、本例の各連結部８５では、延出部８７が延出部８６に対して略直角に屈曲して形成されている。各連結部８５では、延出部８６と延出部８７との接続部分に屈曲部Ｃ６が形成されている。各連結部８５では、例えば、延出部８６と延出部８７とが短手方向において互いに同じ位置に設けられている。これら延出部８６と延出部８７とは、例えば、互いに同じ平面形状に形成されるとともに、互いに同じ大きさに形成されている。そして、延出部８６の端部が隣り合う支持部８４のうち一方の支持部８４に接続され、延出部８７の端部が隣り合う支持部８４のうち他方の支持部８４に接続されている。例えば、隣り合う支持部８４と延出部８６と延出部８７とは連続して一体に形成されている。
このように、シールドパターン２６Ｂでは、隣り合う支持部８４の間に形成された連結部８５の平面形状を、屈曲部Ｃ６を有する形状に形成した。これにより、連結部８５にばね性を持たせることができるため、そのばね性によって良好な屈曲性を確保することができる。
ここで、支持部８４の屈曲方向の長さ（つまり、支持部８４の幅寸法）Ｌ２１は、例えば、２５〜１００μｍ程度とすることができる。延出部８６の幅寸法Ｌ２２は、例えば、２５〜１００μｍ程度とすることができる。延出部８７の幅寸法Ｌ２３は、例えば、２５〜１００μｍ程度とすることができる。屈曲方向に隣り合う支持部８４の間の離間距離Ｌ２４は、例えば、２５０〜３５０μｍ程度とすることができる。短手方向に隣り合う連結部８５の間の離間距離Ｌ２５は、例えば、３５０〜４５０μｍ程度とすることができる。以上説明した各部材の寸法は、シールドパターン２６Ｂに求められるシールド性能及び曲げ弾性率等に基づいて適宜設定される。
本実施形態では、支持部８４の幅寸法Ｌ２１と、延出部８６の幅寸法Ｌ２２と、延出部８７の幅寸法Ｌ２３とが同じ長さになるように設定されている。また、本実施形態では、屈曲方向に隣り合う支持部８４の間の離間距離Ｌ２４が、短手方向に隣り合う連結部８５の間の離間距離Ｌ２５よりも短くなるように設定されている。
なお、図示は省略するが、配線層２８，３０，３２の有するシールドパターン２８Ｂ，３０Ｂ，３２Ｂ（図２参照）には、貫通孔２６Ｙと同じ平面形状を有する貫通孔が貫通孔２６Ｙと同じ間隔で形成されている。例えば、積層方向に隣り合う配線層２６，２８，３０，３２に形成された貫通孔は平面視で重なるように形成されている。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏することができる。
（他の実施形態）
上記各実施形態は、以下のように変更して実施することができる。上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。なお、以下の説明では、シールドパターン２６Ｂの変更例を中心に説明するが、他のシールドパターン２８Ｂ，３０Ｂ，３２Ｂについても同様に変更することができる。
・上記第１実施形態では、シールドパターン２６Ｂの支持部４４を、屈曲方向と直交する方向に沿って延びるように形成したが、これに限定されない。
例えば図１４に示すように、支持部４４を、屈曲方向に沿って延びるように形成してもよい。この場合には、屈曲方向と直交する短手方向に隣り合う支持部４４の間に連結部４５が形成される。なお、図１４に示したシールドパターン２６Ｂは、図３に示したシールドパターン２６Ｂを平面視で右回り（時計回り）に９０度回転した構造になっている。
・上記第２実施形態では、シールドパターン２６Ｂの支持部８４を、屈曲方向と直交する方向に沿って延びるように形成したが、これに限定されない。
例えば図１５に示すように、支持部８４を、屈曲方向に沿って延びるように形成してもよい。この場合には、屈曲方向と直交する短手方向に隣り合う支持部８４の間に連結部８５が形成される。なお、図１５に示したシールドパターン２６Ｂは、図１３に示したシールドパターン２６Ｂを平面視で左回り（反時計回り）に９０度回転した構造になっている。
・上記第１実施形態では、積層方向に隣接するシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂに形成された貫通孔２６Ｘ，２８Ｘ，３０Ｘ，３２Ｘを平面視で重なるように配置したが、これに限定されない。
例えば図１６に示すように、積層方向に隣り合う貫通孔２６Ｘ，２８Ｘを平面視において互いにずれた位置に形成するようにしてもよい。例えば、各貫通孔２８Ｘを、各貫通孔２６Ｘと平面視で千鳥状に配置し、各貫通孔２６Ｘと平面視で部分的に重なるように形成してもよい。この構成によれば、貫通孔２６Ｘ，２８Ｘによって画定されるシールドパターン２６Ｂ，２８Ｂが平面視で互いにずれた位置に形成される。このため、貫通孔２６Ｘ，２８Ｘを形成して屈曲性を向上させつつも、シールドパターン２６Ｂ，２８Ｂによって広範囲の領域を覆うことができる。これにより、シールドパターン２６Ｂ，２８Ｂによるシールド性能を向上させることができる。
なお、ここでは、上記第１実施形態のシールドパターン２６Ｂ，２８Ｂについて説明したが、上記第２実施形態のシールドパターン２６Ｂ，２８Ｂについても同様に変更することができる。
・上記第１実施形態のシールドパターン２６Ｂでは、屈曲方向に沿って並んで設けられた複数の連結部４５を、短手方向において同じ位置に並んで設けるようにしたが、これに限定されない。
例えば図１７に示すように、屈曲方向に並んで設けられた複数の連結部４５を、短手方向において互いにずれた位置に形成するようにしてもよい。例えば、屈曲方向に隣り合う連結部４５を千鳥状に配置するようにしてもよい。図１７に示した例では、各連結部４５の延出部４６が、屈曲方向に隣り合う連結部４５の延出部４８と短手方向に同じ位置に配置されている。
なお、ここでは、上記第１実施形態のシールドパターン２６Ｂについて説明したが、上記第２実施形態のシールドパターン２６Ｂについても同様に変更することができる。
・上記各実施形態における連結部４５，８５の構造は特に限定されない。すなわち、連結部４５，８５の平面形状は、少なくとも１つの屈曲部を有する形状であれば、その形状は特に限定されない。例えば、連結部４５，８５の平面形状を、３つ以上の屈曲部を有する形状に変更してもよい。例えば、連結部４５，８５の平面形状を、Ｕ字状やＷ字状に形成してもよい。
・上記第１実施形態では、支持部４４の幅寸法Ｌ１と、接続部４７の幅寸法Ｌ４と、延出部４６の幅寸法Ｌ７と、延出部４８の幅寸法Ｌ８とを同じ長さに設定したが、幅寸法Ｌ１，Ｌ４，Ｌ７，Ｌ８を異なる長さに設定してもよい。例えば、接続部４７の幅寸法Ｌ４を、支持部４４の幅寸法Ｌ１及び延出部４６，４８の幅寸法Ｌ７，Ｌ８の各々よりも短くなるように設定してもよい。また、支持部４４の幅寸法Ｌ１を、接続部４７の幅寸法Ｌ４及び延出部４６，４８の幅寸法Ｌ７，Ｌ８の各々よりも長くなるように設定してもよい。
・上記第２実施形態では、支持部８４の幅寸法Ｌ２１と、延出部８６の幅寸法Ｌ２２と、延出部８７の幅寸法Ｌ２３とを同じ長さに設定したが、幅寸法Ｌ２１，Ｌ２２，Ｌ２３を異なる長さに設定してもよい。例えば、支持部８４の幅寸法Ｌ２１を、延出部８６，８７の幅寸法Ｌ２２，Ｌ２３の各々よりも長くなるように設定してもよい。
・上記第１実施形態では、非実装部１１Ｂに配置されたシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂを互いに略同じ平面形状に形成するようにした。これに限らず、例えば、非実装部１１Ｂに配置されたシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂを互いに異なる平面形状に形成してもよい。例えば、シールドパターン２６Ｂ，２８Ｂ，３０Ｂにおいて、連結部４５，５５，６５を互いに異なる平面形状に形成してもよい。
また、上記第１実施形態では、非実装部１１Ｂに配置されたシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂの全てに、屈曲部を有する貫通孔２６Ｘ，２８Ｘ，３０Ｘ，３２Ｘを形成した。これに限らず、非実装部１１Ｂにおいて、屈曲部を有する貫通孔が形成されていないシールドパターンを設けるようにしてもよい。例えば、非実装部１１Ｂに配置されたシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂのうち少なくとも１層のシールドパターンに、屈曲部を有する貫通孔が形成されていればよい。
例えば図１８に示す配線基板１１では、非実装部１１Ｂに配置されたシールドパターン２６Ｂ，３２Ｂには、屈曲部を有する貫通孔が形成されていない。これらシールドパターン２６Ｂ，３２Ｂは、非実装部１１Ｂにおける絶縁層２５，３１の上面にそれぞれベタ状に形成されている。シールドパターン２６Ｂは、例えば、非実装部１１Ｂにおける絶縁層２５の上面の略全面を被覆するように形成されている。シールドパターン３２Ｂは、例えば、非実装部１１Ｂにおける絶縁層３１の上面の略全面を被覆するように形成されている。このように、図１８に示した配線基板１１では、非実装部１１Ｂに配置されたシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂのうち最外層に位置するシールドパターン２６Ｂ，３２Ｂをベタ状に形成している。
なお、ここでは、上記第１実施形態の配線基板１１について説明したが、上記第２実施形態の配線基板１１についても同様に変更することができる。
・上記各実施形態における実装部１１Ａ及び非実装部１１Ｂにおける配線層数は特に限定されない。例えば、非実装部１１Ｂにおける配線層数は、実装部１１Ａにおける配線層数と同じ層数であってもよい。
・上記各実施形態では、最下層の配線層２２の下面全面を絶縁層２１で覆うようにしたが、配線層２２の下面の一部を絶縁層２１から露出させるようにしてもよい。
・上記各実施形態では、配線基板１１をコアレス基板に具体化したが、これに限定されない。例えば、配線基板１１を、コア基板を有する配線基板に具体化してもよい。
（曲げ弾性率のシミュレーション）
配線基板１１と同様の層構造、つまり実装部１１Ａの配線層数が６層で、非実装部１１Ｂの配線層数が４層の配線基板に関し、曲げ弾性率についてシミュレーションを実施した。シミュレーションは、解析ツール（具体的には、Ansys Workbench v18）を用い、１／２対象モデルで実施した。
（シミュレーション条件）
まず、実施例１〜４のモデル構造と、比較例１のモデル構造とについて説明する。
実施例１〜４及び比較例１のモデル構造は、図２に示した構造の配線基板１１と同様の層構造を有している。実施例１と実施例２と実施例３と実施例４と比較例１とでは、非実装部１１Ｂに配置されたシールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂの構造が互いに異なっている。但し、各例のモデル構造では、シールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂが互いに同じ構造に形成されており、シールドパターン２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂが平面視で全て重なるように形成されている。このため、以下の説明では、各例のシールドパターン２６Ｂの構造のみについて説明する。
実施例１のシールドパターン２６Ｂは、図３に示した構造と同様の構造を有しており、クランク状の平面形状を有する複数の貫通孔２６Ｘが形成された構造を有している。すなわち、実施例１のシールドパターン２６Ｂは、屈曲方向と直交する方向に沿って延びる支持部４４と、隣り合う支持部４４の間に形成され、２つの屈曲部Ｃ３，Ｃ４を有するクランク状に形成された連結部４５とを有している。支持部４４の幅寸法Ｌ１と接続部４７の幅寸法Ｌ４と延出部４６の幅寸法Ｌ７と延出部４８の幅寸法Ｌ８とが５０μｍに設定されている。屈曲方向に隣り合う支持部４４の間の離間距離Ｌ２が３５０μｍに設定され、短手方向に隣り合う延出部４６の間の離間距離Ｌ１０が３００μｍに設定されている。延出部４６の屈曲方向の長さＬ３が１２５μｍに設定され、延出部４８の屈曲方向の長さＬ５が１２５μｍに設定され、短手方向に隣り合う連結部４５の間の離間距離Ｌ９が１２５μｍに設定されている。
実施例２のシールドパターン２６Ｂは、図１４に示した構造と同様の構造を有しており、クランク状の平面形状を有する複数の貫通孔２６Ｘが形成された構造を有している。すなわち、実施例２のシールドパターン２６Ｂは、屈曲方向に沿って延びる支持部４４と、隣り合う支持部４４の間に形成され、２つの屈曲部Ｃ３，Ｃ４を有するクランク状に形成された連結部４５とを有している。各部材の寸法は実施例１と同じである。
実施例３のシールドパターン２６Ｂは、図１３に示した構造と同様の構造を有しており、Ｖ字状の平面形状を有する複数の貫通孔２６Ｙが形成された構造を有している。すなわち、実施例３のシールドパターン２６Ｂは、屈曲方向と直交する方向に沿って延びる支持部８４と、隣り合う支持部８４の間に形成され、１つの屈曲部Ｃ６を有するＶ字状に形成された連結部８５とを有している。支持部８４の幅寸法Ｌ２１と延出部８６の幅寸法Ｌ２２と延出部８７の幅寸法Ｌ２３とが５０μｍに設定されている。隣り合う支持部８４の間の離間距離Ｌ２４が３００μｍに設定され、短手方向に隣り合う連結部８５の間の離間距離Ｌ２５が４００μｍに設定されている。
実施例４のシールドパターン２６Ｂは、図１５に示した構造と同様の構造を有しており、Ｖ字状の平面形状を有する貫通孔２６Ｙが形成された構造を有している。すなわち、実施例４のシールドパターン２６Ｂは、屈曲方向に沿って延びる支持部８４と、隣り合う支持部８４の間に形成され、１つの屈曲部Ｃ６を有するＶ字状に形成された連結部８５とを有している。各部材の寸法は実施例３と同じである。
以上説明した実施例１〜４におけるシールドパターン２６Ｂは、互いに略同じ残銅率になるように各寸法が設定されている。
比較例１のシールドパターン２６Ｂは、貫通孔が形成されていないベタパターンのみを有している。
以上説明した実施例１〜４及び比較例１の非実装部１１Ｂにおける曲げ弾性率についてシミュレーションを実施したところ、図１９の結果が得られた。
（シミュレーション結果）
図１９に示すように、比較例１の貫通孔を形成しない場合に比べて、実施例１，２のクランク状の貫通孔２６Ｘを形成した場合や、実施例３，４のＶ字状の貫通孔２６Ｙを形成した場合には、非実装部１１Ｂの曲げ弾性率を低減できることが確認された。具体的には、屈曲部を有する貫通孔２６Ｘ，２６Ｙを形成した実施例１〜４では、貫通孔を形成しない比較例１よりも、非実装部１１Ｂの曲げ弾性率を５０％以上低減している。
また、実施例１のように支持部４４を屈曲方向と直交する方向に沿って延出させると、支持部４４を屈曲方向に沿って延出させる場合（実施例２）よりも、非実装部１１Ｂの曲げ弾性率を更に６０％程度低減できることが確認された。同様に、実施例３のように支持部８４を屈曲方向と直交する方向に沿って延出させると、支持部８４を屈曲方向に沿って延出させる場合（実施例４）よりも、非実装部１１Ｂの曲げ弾性率を更に６０％程度低減できることが確認された。
さらに、実施例１のようにクランク状の平面形状を有する貫通孔２６Ｘを形成した場合は、実施例３のようにＶ字状の平面形状を有する貫通孔２６Ｙを形成した場合よりも、非実装部１１Ｂの曲げ弾性率が低減する度合いが大きいことが確認された。具体的には、実施例１では、実施例３よりも、非実装部１１Ｂの曲げ弾性率を更に１５％程度低減している。
以上のことから、非実装部１１Ｂに配置されたシールドパターンに、屈曲部を有する貫通孔を形成することで、非実装部１１Ｂの曲げ弾性率を低減できることが分かる。とくに、連結部４５，８５に比べて剛性の高い構造を有する支持部４４，８４を、屈曲方向と直交する方向に沿って延出させることにより、非実装部１１Ｂの曲げ弾性率を効果的に低減できることが分かる。
１０ 半導体装置
１１ 配線基板
１１Ａ 実装部
１１Ｂ 非実装部
１２ 電子部品
２１，２３，２５，２７，２９，３１ 絶縁層
２２，２４，２６，２８，３０，３２ 配線層
２６Ｂ，２８Ｂ，３０Ｂ，３２Ｂ シールドパターン
２６Ｘ，２６Ｙ，２８Ｘ，３０Ｘ，３２Ｘ 貫通孔
２８Ａ 配線パターン
４４，５４，６４，８４ 支持部
４５，５５，６５，８５ 連結部
Ｃ１，Ｃ２，Ｃ５ 屈曲部
Ｃ３，Ｃ４，Ｃ６ 屈曲部
Ｖ１〜Ｖ５ ビア配線

Claims (10)

  1. 複数の配線層と複数の絶縁層とが交互に積層された構造を有する配線基板であって、
    電子部品が実装される実装部と、
    電子部品が実装されずに屈曲可能に構成された非実装部と、を有し、
    前記複数の配線層のうち少なくとも１つの配線層は、シールドパターンを有し、
    前記非実装部に配置された前記シールドパターンには、複数の貫通孔が所定間隔で配列されており、
    前記各貫通孔の平面形状は、少なくとも１つの屈曲部を有する形状に形成されている配線基板。
  2. 前記非実装部に配置された前記シールドパターンは、所定の方向に沿って延びるとともに互いに平行に形成された複数の支持部と、隣り合う前記支持部の間に形成され、隣り合う前記支持部を接続するように形成された連結部とを有し、
    前記連結部の平面形状は、少なくとも１つの屈曲部を有する形状に形成されている請求項１に記載の配線基板。
  3. 前記所定の方向は、前記非実装部が屈曲される屈曲方向と直交する方向である請求項２に記載の配線基板。
  4. 前記所定の方向は、前記非実装部が屈曲される屈曲方向である請求項２に記載の配線基板。
  5. 前記連結部の平面形状は、２つの屈曲部を有するクランク状に形成されている請求項２〜４のいずれか一項に記載の配線基板。
  6. 前記連結部の平面形状は、１つの屈曲部を有するＶ字状に形成されている請求項２〜４のいずれか一項に記載の配線基板。
  7. 前記シールドパターンを第１シールドパターンとし、前記貫通孔を第１貫通孔としたときに、
    前記複数の配線層は、前記第１シールドパターンを有する配線層と積層方向に隣接するとともに、第２シールドパターンを有する他の配線層を有し、
    前記非実装部に配置された第２シールドパターンには、前記第１貫通孔と同じ形状を有する複数の第２貫通孔が所定間隔で配列されており、
    前記第１貫通孔と前記第２貫通孔とが平面視で重なるように形成されている請求項１〜６のいずれか一項に記載の配線基板。
  8. 前記複数の配線層は、前記シールドパターンを有する配線層と積層方向に隣接するとともに、前記非実装部に配置された配線パターンを有する他の配線層を有し、
    前記シールドパターンは、前記配線パターンと平面視で重なるように形成されている請求項１〜７のいずれか一項に記載の配線基板。
  9. 積層方向に隣接する前記配線層同士を電気的に接続するビア配線を有し、
    前記ビア配線は、前記実装部のみに配置されている請求項１〜８のいずれか一項に記載の配線基板。
  10. 請求項１〜９のいずれか一項に記載の配線基板と、
    前記配線基板に実装された電子部品と、を有する半導体装置。
JP2018215656A 2018-11-16 2018-11-16 配線基板及び半導体装置 Active JP7344639B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018215656A JP7344639B2 (ja) 2018-11-16 2018-11-16 配線基板及び半導体装置
US16/683,651 US11205632B2 (en) 2018-11-16 2019-11-14 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018215656A JP7344639B2 (ja) 2018-11-16 2018-11-16 配線基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2020088005A true JP2020088005A (ja) 2020-06-04
JP7344639B2 JP7344639B2 (ja) 2023-09-14

Family

ID=70727914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018215656A Active JP7344639B2 (ja) 2018-11-16 2018-11-16 配線基板及び半導体装置

Country Status (2)

Country Link
US (1) US11205632B2 (ja)
JP (1) JP7344639B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020209538A1 (ko) * 2019-04-12 2020-10-15 주식회사 기가레인 수직구간 및 수평구간이 형성된 연성회로기판
CN115551189A (zh) * 2021-06-29 2022-12-30 富佳生技股份有限公司 多层柔性线路板的制造方法、多层柔性线路板及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124056U (ja) * 1984-01-31 1985-08-21 パイオニア株式会社 フレキシブルプリント基板
JP2008160120A (ja) * 2006-12-22 2008-07-10 Hon Hai Precision Industry Co Ltd 印刷回路基板
JP2010129874A (ja) * 2008-11-28 2010-06-10 Toshiba Corp プリント配線板
WO2013099603A1 (ja) * 2011-12-29 2013-07-04 株式会社村田製作所 高周波信号線路及び電子機器
JP2017159615A (ja) * 2016-03-11 2017-09-14 日本ゼオン株式会社 金属張積層体
US20180224716A1 (en) * 2015-07-15 2018-08-09 Lg Innotek Co., Ltd. Camera module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4265001B2 (ja) 1998-09-30 2009-05-20 パナソニック株式会社 フレキシブルプリント基板
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
KR102329799B1 (ko) * 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124056U (ja) * 1984-01-31 1985-08-21 パイオニア株式会社 フレキシブルプリント基板
JP2008160120A (ja) * 2006-12-22 2008-07-10 Hon Hai Precision Industry Co Ltd 印刷回路基板
JP2010129874A (ja) * 2008-11-28 2010-06-10 Toshiba Corp プリント配線板
WO2013099603A1 (ja) * 2011-12-29 2013-07-04 株式会社村田製作所 高周波信号線路及び電子機器
US20180224716A1 (en) * 2015-07-15 2018-08-09 Lg Innotek Co., Ltd. Camera module
JP2017159615A (ja) * 2016-03-11 2017-09-14 日本ゼオン株式会社 金属張積層体

Also Published As

Publication number Publication date
US20200161271A1 (en) 2020-05-21
US11205632B2 (en) 2021-12-21
JP7344639B2 (ja) 2023-09-14

Similar Documents

Publication Publication Date Title
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US6803664B2 (en) Semiconductor package
TWI487450B (zh) 佈線基板及其製造方法
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
TWI446847B (zh) 佈線板，其製造方法及半導體封裝
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
US9247654B2 (en) Carrier substrate and manufacturing method thereof
JP3577421B2 (ja) 半導体装置用パッケージ
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP7068957B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20160037629A1 (en) Printed wiring board
JP2016171119A (ja) 回路基板及びその製造方法
JP5989329B2 (ja) プリント回路基板の製造方法
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
JP7344639B2 (ja) 配線基板及び半導体装置
JP2010103435A (ja) 配線基板及びその製造方法
US9491871B2 (en) Carrier substrate
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US11019722B2 (en) Wiring substrate
KR20170059536A (ko) 캐비티 인쇄회로기판 제조 방법
JP2016171118A (ja) 回路基板及びその製造方法
JP5574132B2 (ja) 配線基板および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R150 Certificate of patent or registration of utility model

Ref document number: 7344639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150