JP2005236220A - 配線基板と配線基板の製造方法、および半導パッケージ - Google Patents
配線基板と配線基板の製造方法、および半導パッケージ Download PDFInfo
- Publication number
- JP2005236220A JP2005236220A JP2004046741A JP2004046741A JP2005236220A JP 2005236220 A JP2005236220 A JP 2005236220A JP 2004046741 A JP2004046741 A JP 2004046741A JP 2004046741 A JP2004046741 A JP 2004046741A JP 2005236220 A JP2005236220 A JP 2005236220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring board
- hole
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】高密度実装に対応でき、特に基板の総厚をより薄くすることができ、従来の配線層が４層のビルドアップ多層配線基板より、生産性の面で優れ、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板を提供する。
【解決手段】樹脂基材層１１０の内部に１層の配線層１２２Ａを有するコア配線基材の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層１２３，１２１を１層だけ設けた３層の配線層を有する３層配線基板で、レーザにより形成された樹脂基材層の貫通孔部１４６Ｂにめっき形成された導通部１９４Ｂを設け、コア配線基材の表裏の配線層の配線を電気的に接続するスルーホール１４６Ｂを備え、レーザにより形成された樹脂基材層の孔部にめっき形成された導通部１９３Ｂを設け、コア配線基材の表裏の各配線層の配線と内部配線層の配線とを、それぞれ、電気的に接続するブラインドビア１４５Ｂを設けている。
【選択図】図３
【解決手段】樹脂基材層１１０の内部に１層の配線層１２２Ａを有するコア配線基材の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層１２３，１２１を１層だけ設けた３層の配線層を有する３層配線基板で、レーザにより形成された樹脂基材層の貫通孔部１４６Ｂにめっき形成された導通部１９４Ｂを設け、コア配線基材の表裏の配線層の配線を電気的に接続するスルーホール１４６Ｂを備え、レーザにより形成された樹脂基材層の孔部にめっき形成された導通部１９３Ｂを設け、コア配線基材の表裏の各配線層の配線と内部配線層の配線とを、それぞれ、電気的に接続するブラインドビア１４５Ｂを設けている。
【選択図】図３
Description
本発明は、絶縁性の樹脂基材層の内部に１層の内部配線層と、その表裏にそれぞれ１層の配線層とを設けた３層の配線層を有する３層配線基板とその製造方法、及び前記３層配線基板の表裏に更に配線層を配設した配線基板に関する。
近年、電子機器の益々の小型化や軽量化に対応する為、多層のプリント基板（以下、多層配線基板とも言う）においては、従来の貼り合わせ型のプリント基板に比べて、微細な配線パターンを高密度に収容できるものとして、コア基材の両面に配線層を配設したコア基板を用い、該コア基板の両面に、順に絶縁層、配線層からなるビルドアップ層を、更に積層形成していくビルドアップ方式の、ビルドアップ型の多層配線基板（以下ビルドアップ基板とも言う）が、各種開発されており、その作製法も種々である。
また、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求されており、半導体デバイスの性能向上に伴なう要求として、半導体チップをフェースダウン構造にてマザーボード等の配線回路基板に実装するフリップチップ方式が注目されている。
また、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求されており、半導体デバイスの性能向上に伴なう要求として、半導体チップをフェースダウン構造にてマザーボード等の配線回路基板に実装するフリップチップ方式が注目されている。
このような中、ビルドアップ型の多層配線基板（ビルドアップ基板）をインターポーザとして用い、該両面配線基板に半導体チップをフリップチップ方式あるいはワイヤボンディング方式で実装することも行われるようになってきた。
例えば、図１０に示すように、多層配線基板１０のソルダーレジスト１２上にフェースダウンで半導体チップ２０をフリップチップ方式にて半田バンプ２１にて接合して搭載し、半導体チップ２０と多層配線基板１０のソルダーレジスト１２間の空隙にアンダーフィル樹脂３０を充填し、更に封止用樹脂４０で半導体チップ２０、半田バンプ２１と配線部材１１との接続部を封止したものである。
尚、フリップチップとはベアチップにＡｕや半田のバンプという接続突起をつけたもので、多ピン化や高周波特性の改善、小型化の要求から、端子は、通常、エリアアレイ状あるいはペリフェラル状で、端子のピッチも狭ピッチが採用されている。
フリップチップ法はＩＢＭにより１９６３年に実用化された方法で、フリップチップのバンプを介して回路基板の配線電極と接続するもので、チップマウウントと電気的接続とを一度に行なうため、チップのピン数が増えても組み立てに要する時間が増えず、多ピン対応に優れた接続方式と言える。
例えば、図１０に示すように、多層配線基板１０のソルダーレジスト１２上にフェースダウンで半導体チップ２０をフリップチップ方式にて半田バンプ２１にて接合して搭載し、半導体チップ２０と多層配線基板１０のソルダーレジスト１２間の空隙にアンダーフィル樹脂３０を充填し、更に封止用樹脂４０で半導体チップ２０、半田バンプ２１と配線部材１１との接続部を封止したものである。
尚、フリップチップとはベアチップにＡｕや半田のバンプという接続突起をつけたもので、多ピン化や高周波特性の改善、小型化の要求から、端子は、通常、エリアアレイ状あるいはペリフェラル状で、端子のピッチも狭ピッチが採用されている。
フリップチップ法はＩＢＭにより１９６３年に実用化された方法で、フリップチップのバンプを介して回路基板の配線電極と接続するもので、チップマウウントと電気的接続とを一度に行なうため、チップのピン数が増えても組み立てに要する時間が増えず、多ピン対応に優れた接続方式と言える。
ここで、１例として、従来のビルドアップ基板におけるコア基板の製造方法を、図８に基づいて簡単に説明しておく。
先ず、コア材７１１の両面に銅箔７１２を配設した銅張積層板７１０に、ドリルマシンを用いて機械的にスルーホール７１５を形成する。（図８（ａ））
次に、スルーホール７１５内を洗浄し、無電解めっきにより全面に所定の厚みで銅めっき層７２０を形成して、スルーホール（図８（ａ）の７１５）内を導電化し、その後、電解銅めっきにより全面に所定の厚みで銅めっき銅めっき層７３０を形成して、スルーホール内を電気的に接続させる。（図８（ｂ））
次いで、スルーホール内に導電性金属材料あるいは非導電性ペーストからなる充填材料７４０を充填し、物理的研磨による表面平滑処理を行なう。（図８（ｃ））
その後、ドライフィルムレジストあるいは液状レジストにより成膜処理を行ない、所定のパターン露光、現像を行なってレジストパターンを形成し、このレジストパターンをマスクとして銅めっき層７３０、無電解銅７２０、銅箔７１２をパターンエッチングすることにより、めっきスルーホール部７５０、所望の回路配線（図示せず）を形成して、コア基板７６０が形成される。 (図８（ｄ））
先ず、コア材７１１の両面に銅箔７１２を配設した銅張積層板７１０に、ドリルマシンを用いて機械的にスルーホール７１５を形成する。（図８（ａ））
次に、スルーホール７１５内を洗浄し、無電解めっきにより全面に所定の厚みで銅めっき層７２０を形成して、スルーホール（図８（ａ）の７１５）内を導電化し、その後、電解銅めっきにより全面に所定の厚みで銅めっき銅めっき層７３０を形成して、スルーホール内を電気的に接続させる。（図８（ｂ））
次いで、スルーホール内に導電性金属材料あるいは非導電性ペーストからなる充填材料７４０を充填し、物理的研磨による表面平滑処理を行なう。（図８（ｃ））
その後、ドライフィルムレジストあるいは液状レジストにより成膜処理を行ない、所定のパターン露光、現像を行なってレジストパターンを形成し、このレジストパターンをマスクとして銅めっき層７３０、無電解銅７２０、銅箔７１２をパターンエッチングすることにより、めっきスルーホール部７５０、所望の回路配線（図示せず）を形成して、コア基板７６０が形成される。 (図８（ｄ））
この後、このようにして、製造されたコア基板（図８（ｄ）の７６０）の両面に、ビルドアップ法により高密度配線を形成して、ビルドアップ多層配線基板として、半導体パッケージ用のインターポーザとして、例えば、図９に示すようにして用いる。
図９に示される多層配線基板８１０は、以下のように製造することができる。
即ち、コア基板（図８（ｄ）の７６０に相当）の両面にガラスクロスエポキシ樹脂（プリプレグ）ないし樹脂の絶縁層８５１、８５１ａを形成し、炭酸ガスレーザ、もしくは、ＵＶ−ＹＡＧレーザを用いてコア基板上のめっきスルーホール（図８（ｄ）の７５０に相当）や回路配線の所望箇所が露出するように小径の孔部を各絶縁層８５１、８５１ａの所定位置に形成する。
そして、洗浄後、孔部内に無電解めっきにより導電層を形成し、ドライフィルムレジストをラミネートして所定のパターンをマスクとして、上記の孔部を含む露出部に電解めっきによりビア８７１を形成して１層目のビルドアップ層を形成する。
この操作を繰り返して複数のビルドアップ層（図９の図示例では両面に各２層）を形成して多層配線基板８１０が製造される。
そして、半導体チップ搭載側のビルドアップ層には、必要な配線とともに、半導体チップ搭載用の接続パッド８６５が形成されている。
次いで、接続用パッド部８６５、８５５を開口して、ソレダーレジスト８８５を配設しておく。
このような多層配線基板８１０では、半導体チップ搭載用の接続パッド８６５に半田等の金属バンプ８９１を介して半導体チップ８９０を搭載することができる。
また、多層配線基板８１０の裏面側外部接続端子８８０が設けられており、プリント配線板（マザーボード等）に搭載することができる。
尚、図９は、多層配線基板の一部を、簡略化して示したものである。
勿論、図９に示すビルドアップ多層配線基板に半導体チップをワイヤボンディング接続して、該多層配線基板を半導体パッケージ用のインターポーザとして用いることもできる。
図９に示される多層配線基板８１０は、以下のように製造することができる。
即ち、コア基板（図８（ｄ）の７６０に相当）の両面にガラスクロスエポキシ樹脂（プリプレグ）ないし樹脂の絶縁層８５１、８５１ａを形成し、炭酸ガスレーザ、もしくは、ＵＶ−ＹＡＧレーザを用いてコア基板上のめっきスルーホール（図８（ｄ）の７５０に相当）や回路配線の所望箇所が露出するように小径の孔部を各絶縁層８５１、８５１ａの所定位置に形成する。
そして、洗浄後、孔部内に無電解めっきにより導電層を形成し、ドライフィルムレジストをラミネートして所定のパターンをマスクとして、上記の孔部を含む露出部に電解めっきによりビア８７１を形成して１層目のビルドアップ層を形成する。
この操作を繰り返して複数のビルドアップ層（図９の図示例では両面に各２層）を形成して多層配線基板８１０が製造される。
そして、半導体チップ搭載側のビルドアップ層には、必要な配線とともに、半導体チップ搭載用の接続パッド８６５が形成されている。
次いで、接続用パッド部８６５、８５５を開口して、ソレダーレジスト８８５を配設しておく。
このような多層配線基板８１０では、半導体チップ搭載用の接続パッド８６５に半田等の金属バンプ８９１を介して半導体チップ８９０を搭載することができる。
また、多層配線基板８１０の裏面側外部接続端子８８０が設けられており、プリント配線板（マザーボード等）に搭載することができる。
尚、図９は、多層配線基板の一部を、簡略化して示したものである。
勿論、図９に示すビルドアップ多層配線基板に半導体チップをワイヤボンディング接続して、該多層配線基板を半導体パッケージ用のインターポーザとして用いることもできる。
図８による従来の方法にて形成されたコア基板は、メカニカルドリルでスルーホールを形成し、サブトラクティブ法で配線を形成しているため、スルーホール径／ランド径としては、１５０μｍ／３５０μｍレベルより小さくすることが困難であり、また、サブトラクティブ法によるライン形成のため、ライン／スペースとしては、５０μｍ／５０μｍ以下の製造が困難である。
このようなコア基板だけでは、配線の密度を上げられないために、現実的には、図９に示すようなビルドアップ層２層、あるいは１層を設けたビルドアップ多層配線基板を、半導体パッケージ用のインターポーザとして用いることで、高密度配線、配線の引き回し限界に対応しているが、このようなビルドアップ多層配線基板の作製には工程数が多く、コストアップに直接的に結びついている。
しかも、図９に示すような配線基板では、スルーホールにおいて電力損失が大きく、高周波を必要とする用途には不向きであった。
特願２００２−２９９６６５号公報
このようなコア基板だけでは、配線の密度を上げられないために、現実的には、図９に示すようなビルドアップ層２層、あるいは１層を設けたビルドアップ多層配線基板を、半導体パッケージ用のインターポーザとして用いることで、高密度配線、配線の引き回し限界に対応しているが、このようなビルドアップ多層配線基板の作製には工程数が多く、コストアップに直接的に結びついている。
しかも、図９に示すような配線基板では、スルーホールにおいて電力損失が大きく、高周波を必要とする用途には不向きであった。
また、コア材の両面に配線層を設けた２層配線基板をコア配線基板とし、その両面にビルドアップ層を設ける場合には、最表層に微細配線を形成し易いものの、内層の配線が必ず２層で、ビルドアップ層と合計すると少なくとも４層の配線層を持つ配線基板となり、例えば、半導体パッケージ用の配線基板としては、不要な配線層の増加となる。
更に、この場合、製造上のハンドリング時の機械的な強度の問題から極薄のコア配線基板の作製が難しく、基板の総厚を０．３０ｍｍより薄することが困難であった。
具体的には、従来のビルドアップ基板のコア層は、通常、０．４ｍｍ〜０．８ｍｍの厚さを持ち、ビルドアップ層も４０μｍ〜６０μｍの厚さを持つため、配線層が４層のビルドアップ基板は０．４８ｍｍ以上の総厚を有していた。
更に、この場合、製造上のハンドリング時の機械的な強度の問題から極薄のコア配線基板の作製が難しく、基板の総厚を０．３０ｍｍより薄することが困難であった。
具体的には、従来のビルドアップ基板のコア層は、通常、０．４ｍｍ〜０．８ｍｍの厚さを持ち、ビルドアップ層も４０μｍ〜６０μｍの厚さを持つため、配線層が４層のビルドアップ基板は０．４８ｍｍ以上の総厚を有していた。
一方、プリプレグでコア材の両面に配線層を設けた２層配線基板、２組を貼り合わせ、メカニカルドリルでスルーホール形成用の貫通孔を設ける方式のものも知られているが、半導体パッケージ用の配線基板としては、メカニカルドリルの位置精度が±５０μｍと悪いのに加え、孔径を２００μｍ以下にすることが困難で問題になっている。
そして、この方式の場合、各配線層をエッチングにより形成するには、配線の微細化は困難で、これがまた問題になっている。
この方法は、2 層基板どおしの中央部を接続するためのスルーホールを形成する際に、表面から裏面にかけてドリル加工する必要があるため、その部分は表裏の配線ができないこともデメリットとなる。
そして、この方式の場合、各配線層をエッチングにより形成するには、配線の微細化は困難で、これがまた問題になっている。
この方法は、2 層基板どおしの中央部を接続するためのスルーホールを形成する際に、表面から裏面にかけてドリル加工する必要があるため、その部分は表裏の配線ができないこともデメリットとなる。
上記のように、従来のサブトラクティブ法により形成されたコア配線基板をそのまま半導体パッケージ用の配線基板として用いるには、配線密度の面、配線の引き回しの面で問題があり実用的でなく、現状では、サブトラクティブ法により形成されたコア配線基板の両面にビルトアップ層を形成したビルドアップ多層配線基板を半導体パッケージ用の配線基板として用いているが、このようなビルドアップ多層配線基板の作製の工程は長く、煩雑となり、コスト高にもなり、また、スルーホールにおいて電力損失が大きく、高周波の入出力を必要とする用途には不向きであり、また、内層の配線が必ず２層で、ビルドアップ配線層と合計すると少なくとも４層の配線層を持つ配線基板となり、となり、半導体パッケージ用の配線基板としては多くの場合不要な配線層の増加となり、また、製造上のハンドリング時の機械的な強度の問題から極薄のコア配線基板の作製が難しく、基板の総厚を０．３０ｍｍより薄することが困難であった。
また、プリプレグでコア材の両面に配線層を設けた２層配線基板、２組を貼り合わせ、メカニカルドリルでスルーホール形成用の貫通孔を設ける方式のものも知られているが、この方式の場合は、半導体パッケージ用の配線基板としては、メカニカルドリルの位置精度の面や、配線層をエッチングにより形成するには、配線の微細化の面で問題がある。
本発明はこれらに対応するもので、高密度実装に対応でき、特に基板の総厚を薄くすることができ、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、更に、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板を提供しようとするものである。
更にまた、半導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、スルーホールおよびブラインドビア上のへこみ（デントとも言う）がない構造で、更に、配線厚のばらつきを均一にすることができるパッケージ用の、配線層が３層の配線基板を、確実に提供しようとするものである。
また、前記基板を用いた高集積で薄型の半導体パッケージを提供しようとするものである。
同時に、このような配線基板を製造するの配線基板製造方法を提供しようとするものである。
また、プリプレグでコア材の両面に配線層を設けた２層配線基板、２組を貼り合わせ、メカニカルドリルでスルーホール形成用の貫通孔を設ける方式のものも知られているが、この方式の場合は、半導体パッケージ用の配線基板としては、メカニカルドリルの位置精度の面や、配線層をエッチングにより形成するには、配線の微細化の面で問題がある。
本発明はこれらに対応するもので、高密度実装に対応でき、特に基板の総厚を薄くすることができ、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、更に、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板を提供しようとするものである。
更にまた、半導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、スルーホールおよびブラインドビア上のへこみ（デントとも言う）がない構造で、更に、配線厚のばらつきを均一にすることができるパッケージ用の、配線層が３層の配線基板を、確実に提供しようとするものである。
また、前記基板を用いた高集積で薄型の半導体パッケージを提供しようとするものである。
同時に、このような配線基板を製造するの配線基板製造方法を提供しようとするものである。
本発明の両面配線基板は、絶縁性の樹脂基材層の内部に１層の配線層を有するコア配線基材の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板であり、レーザにより形成された樹脂基材層の貫通孔部にめっき形成された導通部を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホールを備え、且つ、レーザにより形成された樹脂基材層の孔部にめっき形成された導通部を設けて、前記コア配線基材の表裏の各配線層の配線と内部配線層の配線とを、それぞれ、電気的に接続するブラインドビアを設けていることを特徴とするものである。
そして、上記の配線基板であって、コア配線基材の絶縁性の樹脂基材層の内部の１層の配線層は、絶縁性の樹脂基材層の厚さ方向のほぼ中央に配置されていることを特徴とするものである。
そしてまた、上記のいずれかの配線基板であって、スルーホールは、あるいは、スルーホールとブラインドビアは、それぞれ、レーザにより形成された樹脂基材層の孔部がめっき形成された導通部で充填されたものであることを特徴とするものである。
また、上記ののいずれかの配線基板であって、所定の端子部を露出させた状態で、その表裏を覆う絶縁性樹脂層（ソルダーレジスト等）を配設していることを特徴とするものである。
また、上記のいずれかの配線基板であって、半導体パッケージ用の配線基板であることを特徴とするものであり、一方の面にはフリップチップ方式あるいはワイヤボンディング方式により半導体チップと接続するための接続パッドを有し、他方の面には外部回路と接続するための外部接続端子を有することを特徴とするものである。
また、上記のいずれかの配線基板であって、端子部は順に、Ｎｉめっき層、Ａｕめっき層が施されていることを特徴とするものである。
また、請求項１ないし４のいずれかの３層配線基板の両面に、更に配線層を形成していることを特徴とするものである。
尚、本発明の配線層が３層の配線基板においては、配線基板のそりや歪の発生を防ぐため、内部配線層は、絶縁性の樹脂基材層の厚さ方向中央に位置するように配置している。 また、上記において、「所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した配線基板」とは、所定の端子部領域のみを露出するようにソルダーレジストに開口を設けたものに限定されない。
例えば、所定の端子部領域を露出し、且つ、配線基板の半導体チップ搭載領域全体を開口する形態のものも含まれる。
そして、上記の配線基板であって、コア配線基材の絶縁性の樹脂基材層の内部の１層の配線層は、絶縁性の樹脂基材層の厚さ方向のほぼ中央に配置されていることを特徴とするものである。
そしてまた、上記のいずれかの配線基板であって、スルーホールは、あるいは、スルーホールとブラインドビアは、それぞれ、レーザにより形成された樹脂基材層の孔部がめっき形成された導通部で充填されたものであることを特徴とするものである。
また、上記ののいずれかの配線基板であって、所定の端子部を露出させた状態で、その表裏を覆う絶縁性樹脂層（ソルダーレジスト等）を配設していることを特徴とするものである。
また、上記のいずれかの配線基板であって、半導体パッケージ用の配線基板であることを特徴とするものであり、一方の面にはフリップチップ方式あるいはワイヤボンディング方式により半導体チップと接続するための接続パッドを有し、他方の面には外部回路と接続するための外部接続端子を有することを特徴とするものである。
また、上記のいずれかの配線基板であって、端子部は順に、Ｎｉめっき層、Ａｕめっき層が施されていることを特徴とするものである。
また、請求項１ないし４のいずれかの３層配線基板の両面に、更に配線層を形成していることを特徴とするものである。
尚、本発明の配線層が３層の配線基板においては、配線基板のそりや歪の発生を防ぐため、内部配線層は、絶縁性の樹脂基材層の厚さ方向中央に位置するように配置している。 また、上記において、「所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した配線基板」とは、所定の端子部領域のみを露出するようにソルダーレジストに開口を設けたものに限定されない。
例えば、所定の端子部領域を露出し、且つ、配線基板の半導体チップ搭載領域全体を開口する形態のものも含まれる。
本発明の半導パッケージは、請求項１ないし８のいずれかに記載の配線基板を用いたことを特徴とするものである。
本発明の両面配線基板の製造方法は、絶縁性の樹脂基材層の内部に１層、内部用の配線層を有するコア配線基材の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板の製造方法であって、順に、（Ａ）前記内部用の配線層をその内部に配設した絶縁性の樹脂基材層の両面に、それぞれ、配線部形成のための銅箔を積層した、両面積層基材を得る積層工程と、（Ｂ）積層工程により得られた両面積層基材に対し、フォトエッチング法により、スルーホール形成用の貫通孔領域およびブラインドビア形成用の孔領域を含む所定領域の、両面の銅箔をエッチングして銅箔の開口を形成する、フォトエッチング工程と、（Ｃ）両面積層基材の両面の銅箔の開口のスルーホール形成用の貫通孔領域およびブラインドビア形成用の孔領域をレーザ照射することにより、樹脂基材層にスルーホール形成用の貫通孔およびブラインドビア形成用の孔を開口する、レーザ照射工程と、（Ｄ）該スルーホール形成用の貫通孔およびブラインドビア形成用の孔の表面を含み、両面積層基材の全面に無電解めっきを施して、通電層としての無電解めっき層を形成する無電解めっき工程と、（Ｅ）形成された無電解めっき層を通電層として、電解Ｃｕめっきを施し、スルーホールおよびブラインドビアの導通部を形成する電解Ｃｕめっき工程と、（Ｆ）配線部の形状に合わせて、レジストパターンを形成し、該レジストパターンを耐エッチングマスクとして露出している領域のめっき層および銅箔をエッチング除去して配線部を形成する配線層形成工とを、行うもので、前記積層工程は、順に、（ａ）第１の絶縁性の樹脂基材層の両面に銅箔を圧着積層した積層基材の一方の面の銅箔上に感光性レジストを配設し、所定の選択露光、現像を行い、形成する前記内部用の配線層に対応したレジストパターンを形成し、該レジストパターンを耐エッチングマスクとして銅箔のエッチングを行い、レジストパターンを除去し、第１の絶縁性の樹脂基材層の他方の面に銅箔を残した状態で、前記内部用の配線層を前記第１の絶縁性の樹脂基材層の一方の面に形成した、第１の配線基材を得る、第１の配線基材形成工程と、（ｂ）前記第１の配線基材の内部用の配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層を介して銅箔を積層圧着し、あるいは、前記第１の配線基材の内部用の配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層の一面に銅箔を圧着積層した積層基材を、その第２の絶縁性の樹脂基材層側を前記内部用の配線層側に向けて、積層圧着し、前記内部用の配線層を第１の絶縁性の樹脂基材層と第２の絶縁性の樹脂基材層の境部に配設し、且つ、各絶縁性の樹脂基材層の外側面に銅箔をそれぞれ積層した第２の配線基材として両面積層基材を得る工程と、とからなるものであることを特徴とするものである。
そして、上記の配線基板の製造方法であって、両面積層基材の樹脂基材の、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の形成を、ＣＯ2 レーザあるいはＵＶレーザにより、行うことを特徴とするものである。
そしてまた、上記のいずれかの配線基板の製造方法であって、電解めっき工程における電解Ｃｕめっきは、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を電解Ｃｕめっき層にて充填するものであることを特徴とするものである。
また、上記のいずれかの配線基板の製造方法であって、配線層形成工程の後に、更に、順に、（Ｅ）両面に感光性の絶縁性樹脂層（ソルダーレジスト等）を塗布形成し、絶縁性樹脂層（ソルダーレジスト等）をマスキング露光し、現像し、端子部を露出させる、絶縁性樹脂層（ソルダーレジスト等）のパターニング工程とを、行うことを特徴とするものであり、絶縁性樹脂層（ソルダーレジスト等）のパターニング工程後に引き続き、端子部表面に、順に、Ｎｉめっき、Ａｕめっきを施すことを特徴とするものである。
そして、上記の配線基板の製造方法であって、両面積層基材の樹脂基材の、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の形成を、ＣＯ2 レーザあるいはＵＶレーザにより、行うことを特徴とするものである。
そしてまた、上記のいずれかの配線基板の製造方法であって、電解めっき工程における電解Ｃｕめっきは、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を電解Ｃｕめっき層にて充填するものであることを特徴とするものである。
また、上記のいずれかの配線基板の製造方法であって、配線層形成工程の後に、更に、順に、（Ｅ）両面に感光性の絶縁性樹脂層（ソルダーレジスト等）を塗布形成し、絶縁性樹脂層（ソルダーレジスト等）をマスキング露光し、現像し、端子部を露出させる、絶縁性樹脂層（ソルダーレジスト等）のパターニング工程とを、行うことを特徴とするものであり、絶縁性樹脂層（ソルダーレジスト等）のパターニング工程後に引き続き、端子部表面に、順に、Ｎｉめっき、Ａｕめっきを施すことを特徴とするものである。
（作用）
本発明の請求項１ないし７の配線層が３層の配線基板は、このような構成にすることにより、高密度実装に対応でき、特に基板の総厚を薄くすることができ、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板の提供を可能としている。
配線層が３層構造であることは、グランドや電源を含め配線の引き回しの自由度を、配線層が２層のものに比べ、飛躍的に増やすもので、これにより、ＣＳＰやスタックパッケージに用いられていた、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板を、本発明の配線層が３層構造の配線基板で置き代えることが可能となる。
本発明の請求項１ないし７の配線層が３層の配線基板は、このような構成にすることにより、高密度実装に対応でき、特に基板の総厚を薄くすることができ、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板の提供を可能としている。
配線層が３層構造であることは、グランドや電源を含め配線の引き回しの自由度を、配線層が２層のものに比べ、飛躍的に増やすもので、これにより、ＣＳＰやスタックパッケージに用いられていた、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板を、本発明の配線層が３層構造の配線基板で置き代えることが可能となる。
また、レーザにて樹脂基材層へ孔を形成する場合、レーザ照射側の孔径を大、レーザ照射側とは反対側の孔径を小として断面を台形形状に形成することができ、これにより、スルーホール形成用の絶縁性の樹脂基材層の貫通孔およびブラインドビア形成用の絶縁性の樹脂基材層の孔を、めっき形成された導通部で充填する場合、充填がし易く、めっきにより孔領域が平坦状になるため、孔領域の上にソルダーレジストをその孔の両面に平坦に配設することができる。
この場合、孔領域のめっきが平坦状になるため、端子部（パッドとも言う）をスルーホール領域あるいはブラインドビア領域に設けることができ、パッドオンスルーホール設計あるいはパッドオンビア設計が可能で、設計の自由度が大きくなるともに、配線密度の向上が可能となる。
このため、本発明の請求項１ないし７の配線層が３層の配線基板を半導体パッケージ用の配線基板として用いた場合、図８（ｄ）に示すようなコア基板を半導体パッケージ用のインターポーザとした場合には得られない配線の引き回しを可能としており、１層のビルドアップ層をコア基板の両面に配設したビルドアップ４層配線基板によるパッケージ用配線基板に代わることを可能としている。
更に、孔領域が平坦状になるため、ソルダーレジストを塗布せずに配線層を多層化する場合、平坦なスルーホールあるいはブラインドビア上への、ビルドアップ法によるビア（バイアホ−ル）の配置を確実に行うことを可能とし、また、銅箔を絶縁層を介してバンプを立ててコア配線基板側に積層し、該銅箔をフォトエッチング法にて処理し配線層を形成し、且つバンプを配線層間の接続手段とする多層化方法を確実に行うことを可能としている。
尚、本発明の請求項１ないし７の配線層が３層の配線基板においては、スルーホールおよびブラインドビア形成用の、絶縁性の樹脂基材層の孔は、レーザにて形成されているが、これらの径は１５０μｍ以下にすることが可能であり、勿論、１５０μよりも大きい孔を形成することもできる。
従来のコア基板においては、スルーホール作製にメカニカルドリルを用いており、その径を１５０μｍ以下とすることはできなかった。
この場合、孔領域のめっきが平坦状になるため、端子部（パッドとも言う）をスルーホール領域あるいはブラインドビア領域に設けることができ、パッドオンスルーホール設計あるいはパッドオンビア設計が可能で、設計の自由度が大きくなるともに、配線密度の向上が可能となる。
このため、本発明の請求項１ないし７の配線層が３層の配線基板を半導体パッケージ用の配線基板として用いた場合、図８（ｄ）に示すようなコア基板を半導体パッケージ用のインターポーザとした場合には得られない配線の引き回しを可能としており、１層のビルドアップ層をコア基板の両面に配設したビルドアップ４層配線基板によるパッケージ用配線基板に代わることを可能としている。
更に、孔領域が平坦状になるため、ソルダーレジストを塗布せずに配線層を多層化する場合、平坦なスルーホールあるいはブラインドビア上への、ビルドアップ法によるビア（バイアホ−ル）の配置を確実に行うことを可能とし、また、銅箔を絶縁層を介してバンプを立ててコア配線基板側に積層し、該銅箔をフォトエッチング法にて処理し配線層を形成し、且つバンプを配線層間の接続手段とする多層化方法を確実に行うことを可能としている。
尚、本発明の請求項１ないし７の配線層が３層の配線基板においては、スルーホールおよびブラインドビア形成用の、絶縁性の樹脂基材層の孔は、レーザにて形成されているが、これらの径は１５０μｍ以下にすることが可能であり、勿論、１５０μよりも大きい孔を形成することもできる。
従来のコア基板においては、スルーホール作製にメカニカルドリルを用いており、その径を１５０μｍ以下とすることはできなかった。
尚、スルーホール形成用の絶縁性の樹脂基材層の貫通孔およびブラインドビア形成用の絶縁性の樹脂基材層の孔を、めっき形成された導通部で充填する場合、充填後に、更に、スルーホールおよびブラインドビアの外表面を含み各配線層の配線部の外表面側は、機械的研磨、あるいは化学機械的研磨により、平坦化処理を施しても良い。
特に、ブラインドビアの外表面を含み、あるいは、ブラインドビアとスルーホールの外表面を含み、表裏の各配線層の配線部の外表面側は、機械的研磨、あるいは化学機械的研磨により、精密な平坦化処理が施されていることにより、半導体チップ組み立てにおけるワイヤーボンデイングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上あるいはブラインドビア上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板の提供を確実なものとしている。
特に、ブラインドビアの外表面を含み、あるいは、ブラインドビアとスルーホールの外表面を含み、表裏の各配線層の配線部の外表面側は、機械的研磨、あるいは化学機械的研磨により、精密な平坦化処理が施されていることにより、半導体チップ組み立てにおけるワイヤーボンデイングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上あるいはブラインドビア上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板の提供を確実なものとしている。
本発明の配線層が３層の配線基板として、一方の面にはフリップチップ方式あるいはワイヤボンディング方式により半導体チップを搭載するための接続パッドを有し、他方の面には外部回路と接続するための外部接続端子を有する形態が挙げられる。
この場合、所定の端子部領域のみを露出するようにソルダーレジストに開口を設けたものや、所定の端子部領域を露出し、且つ、配線基板の半導体チップ搭載領域全体を開口する形態のものが挙げられる。
特に、本発明の配線層が３層の配線基板でスルーホール領域およびブラインドビア領域が平坦である場合、ソルダーレジストを配しない状態で、直接チップの搭載が可能となる。
直接チップを搭載する場合、チップ側バンプの制約が無くなるためフリップチップ接続に有利であり、勿論、チップマウント時に、アンダーフィル樹脂を充填する際にスルーホール側での気泡の巻き込みが起きない。
通常、端子部は順に、Ｎｉめっき層、Ａｕめっき層が施されている。
また、本発明の配線層が３層の配線基板でその両面にソルダーレジストを設けない状態のものに対し、その両面にビルドアップ層を形成すれば、コア基板の配線が高密度であるとともに、前記３層の配線基板のスルーホール上およびブラインドビア上も配線が可能なため、従来より、少ない層数で高密度な配線基板を構成できる。
この場合、所定の端子部領域のみを露出するようにソルダーレジストに開口を設けたものや、所定の端子部領域を露出し、且つ、配線基板の半導体チップ搭載領域全体を開口する形態のものが挙げられる。
特に、本発明の配線層が３層の配線基板でスルーホール領域およびブラインドビア領域が平坦である場合、ソルダーレジストを配しない状態で、直接チップの搭載が可能となる。
直接チップを搭載する場合、チップ側バンプの制約が無くなるためフリップチップ接続に有利であり、勿論、チップマウント時に、アンダーフィル樹脂を充填する際にスルーホール側での気泡の巻き込みが起きない。
通常、端子部は順に、Ｎｉめっき層、Ａｕめっき層が施されている。
また、本発明の配線層が３層の配線基板でその両面にソルダーレジストを設けない状態のものに対し、その両面にビルドアップ層を形成すれば、コア基板の配線が高密度であるとともに、前記３層の配線基板のスルーホール上およびブラインドビア上も配線が可能なため、従来より、少ない層数で高密度な配線基板を構成できる。
本発明の請求項１ないし７の配線層が３層の配線基板は、レーザにてコア配線基材にスルーホール形成用の貫通孔部およびブラインドビア形成用の孔部を形成しているもので、レーザ加工機は位置精度がよいため、ランドとスルーホールあるいはブラインドビアの位置ずれをカバーするためのランド径のマージンを削減でき、スルーホールの小径化とあわせてランド径を２５０μｍ以下にすることが可能となる。
本発明の配線基板の製造方法は、このような構成にすることにより、具体的には、内部に１層、内部用の配線層を有する絶縁性の樹脂基材層の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板で、特に基板の総厚を薄くすることができ、且つ、従来のビルドアップ配線層が２層、コア基板の配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、またパッケージ用として高周波の入出力の電力損失の問題を解決できる配線基板を製造する、配線基板の製造方法の提供を可能としている。
これにより、高密度実装に対応でき、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面、品質の面で優れたパッケージ用の配線層が３層の配線基板の製造方法の提供を可能としている。
特に、樹脂基材へのスルーホール形成用の孔開け、ブラインドビア形成用の孔開けをレーザに行うことにより、ドリルによる形成のものに比べ、スルーホール、ブラインドビアを小さく、精度良く形成できる。
従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板の場合には、スルホール形成用の孔開け工程とブラインドビア形成用の孔開け工程は、それぞれ別に行い、またスルーホールの導通層、ブラインドビアの導通層の形成も、それぞれ別工程で行う。
また、スルーホール用の貫通孔部およびブラインドビア形成用の孔部を、レーザにて絶縁性の樹脂基材層に形成しており、その台形状の断面形状から、めっきにて充填する際、充填し易いものとし、且つ、孔形成領域の表面も十分平坦に形成できるものとしている。
これにより、高密度実装に対応でき、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面、品質の面で優れたパッケージ用の配線層が３層の配線基板の製造方法の提供を可能としている。
特に、樹脂基材へのスルーホール形成用の孔開け、ブラインドビア形成用の孔開けをレーザに行うことにより、ドリルによる形成のものに比べ、スルーホール、ブラインドビアを小さく、精度良く形成できる。
従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板の場合には、スルホール形成用の孔開け工程とブラインドビア形成用の孔開け工程は、それぞれ別に行い、またスルーホールの導通層、ブラインドビアの導通層の形成も、それぞれ別工程で行う。
また、スルーホール用の貫通孔部およびブラインドビア形成用の孔部を、レーザにて絶縁性の樹脂基材層に形成しており、その台形状の断面形状から、めっきにて充填する際、充填し易いものとし、且つ、孔形成領域の表面も十分平坦に形成できるものとしている。
スルーホール形成用の絶縁性の樹脂基材層の貫通孔およびブラインドビア形成用の絶縁性の樹脂基材層の孔を、めっき形成された導通部で充填する場合、充填後に、更に、スルーホールおよびブラインドビアの外表面を含み各配線層の配線部の外表面側は、機械的研磨、あるいは化学機械的研磨により、平坦化処理を施しても良いが、このような平坦化処理を行うことにより、形成される配線部、パッド部、スルーホール部の断面形状を平坦性の良いもの、具体的には、配線部、パッド部、スルーホール部の外側表面について、パッケージ用配線基板の場合、基板内において同一平面からのずれのばらつきを±５μｍ内に抑えることもできる。
また、電解めっき工程によりめっき形成された充填タイプのスルーホール部はその断面形状は中央部で基板側にへこむが、これを精密に平坦にすることができる。
このように、機械的研磨、あるいは化学機械的研磨による平坦化処理により、導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板を確実に製造する方法の提供を可能としている。
尚、ここでは、端子部、ランド部、接続用配線等を総称して配線部と言い、配線と言った場合、接続用配線の他に端子部、ランド部を含む場合もある。
また、本発明の配線基板の製造方法で、スルーホールおよびブラインドビアをめっきで充填する場合、スルーホール領域およびブラインドビア領域における凹みは少なく、特に、機械的研磨あるいは化学機械的研磨を施した場合にはスルーホール領域における凹みを発生せず平坦にソルダーレジストを両面に配設でき、このような製造方法により作製された配線層が３層構造の配線基板を用い、これに半導体チップを搭載し、アンダーフィル樹脂層を充填した場合、チップとの間に気泡が入り込み、半導体装置の信頼性を損ねるといった問題が発生しないものとして、得意先でのプロセスの付加を軽減することができるようになった。
また、電解めっき工程によりめっき形成された充填タイプのスルーホール部はその断面形状は中央部で基板側にへこむが、これを精密に平坦にすることができる。
このように、機械的研磨、あるいは化学機械的研磨による平坦化処理により、導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板を確実に製造する方法の提供を可能としている。
尚、ここでは、端子部、ランド部、接続用配線等を総称して配線部と言い、配線と言った場合、接続用配線の他に端子部、ランド部を含む場合もある。
また、本発明の配線基板の製造方法で、スルーホールおよびブラインドビアをめっきで充填する場合、スルーホール領域およびブラインドビア領域における凹みは少なく、特に、機械的研磨あるいは化学機械的研磨を施した場合にはスルーホール領域における凹みを発生せず平坦にソルダーレジストを両面に配設でき、このような製造方法により作製された配線層が３層構造の配線基板を用い、これに半導体チップを搭載し、アンダーフィル樹脂層を充填した場合、チップとの間に気泡が入り込み、半導体装置の信頼性を損ねるといった問題が発生しないものとして、得意先でのプロセスの付加を軽減することができるようになった。
本発明は、上記のように高密度実装に対応でき、且つ、従来のビルドアップ配線層が２層で、コア層の配線層が２層で、配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、更に、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板の提供を可能とした。
特に、半導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、スルーホールやブラインドビア上のへこみ（デント）がない構造で、更に、配線厚のばらつきを均一にすることができる、パッケージ用の、配線層が３層の配線基板の提供を確実にできるものとした。
同時に、このような配線基板を製造する配線基板の製造方法の提供を可能にした。
特に、配線層が３層構造であることは、グランドや電源を含め配線の引き回しの自由度を飛躍的に増やすもので、場合によっては、ランドの小径化およびラインの微細化により、従来、コア基材の両面にそれぞれサブトラクティブ法にて形成された配線層１層をコア基板を設け、更に、各配線層上に、配線層をめっき形成するアディティブ法にて配線層を１層形成して、ＣＳＰやスタックパッケージに用いられていた配線層が４層構造の両面配線基板を、本発明の配線層が３層構造の配線基板で置き代えることが可能となった。
本発明の配線層が３層構造の配線基板は、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板に比べ、構造が簡単で、その作製工程数も減り、生産性の面、高周波の入出力の電力損失の面で優れている。
特に、半導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、スルーホールやブラインドビア上のへこみ（デント）がない構造で、更に、配線厚のばらつきを均一にすることができる、パッケージ用の、配線層が３層の配線基板の提供を確実にできるものとした。
同時に、このような配線基板を製造する配線基板の製造方法の提供を可能にした。
特に、配線層が３層構造であることは、グランドや電源を含め配線の引き回しの自由度を飛躍的に増やすもので、場合によっては、ランドの小径化およびラインの微細化により、従来、コア基材の両面にそれぞれサブトラクティブ法にて形成された配線層１層をコア基板を設け、更に、各配線層上に、配線層をめっき形成するアディティブ法にて配線層を１層形成して、ＣＳＰやスタックパッケージに用いられていた配線層が４層構造の両面配線基板を、本発明の配線層が３層構造の配線基板で置き代えることが可能となった。
本発明の配線層が３層構造の配線基板は、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板に比べ、構造が簡単で、その作製工程数も減り、生産性の面、高周波の入出力の電力損失の面で優れている。
本発明の実施の形態を図に基づいて説明する。
図１（ａ）は本発明の配線基板の実施の形態の第１の例の一部断面図で、図１（ｂ）は本発明の実施の形態の第２の例の一部断面図で、図１（ｃ）は本発明の実施の形態の第３の例の一部断面図で、図２（ａ）は本発明の配線基板の実施の形態の第４の例の一部断面図で、図２（ｂ）は本発明の実施の形態の第５の例の一部断面図で、図２（ｃ）は本発明の実施の形態の第６の例の一部断面図で、図３（ａ）は本発明の配線基板の実施の形態の第７の例の一部断面図で、図３（ｂ）は本発明の実施の形態の第８の例の一部断面図で、図３（ｃ）は本発明の実施の形態の第９の例の一部断面図で、図４は第１の例の配線基板の製造方法の１例の一部工程を示した工程断面図で、図５は図４に続く工程を示した工程図で、図６は第２の例、第３の例の配線基板の製造方法を説明するための図で、図７はめっき充填の処理と平坦化処理を説明するための工程断面図で、図１１は本発明の配線層が３層の配線基板の外側片面に更に配線層を形成した配線基板の図で、図１２は本発明の配線層が３層の配線基板の外側両面に更に配線層を形成した配線基板の図である。
図１〜図７、図１１〜図１２中、１００、１０１は配線基板、１１０、１１１は樹脂基材層、１１５は（スルーホール形成用の）貫通孔部、１１６は（ブラインドビア形成の）孔部、１２１、１２２、１２３は銅箔、１２２Ａは（内部用の配線層の）配線、１３０は無電解めっき層、１４０は電解Ｃｕめっき層、１４０Ａ、１４０Ｂは面、１４５、１４５Ａ、１４５Ｂはブラインドビア、１４６、１４６Ａ、１４６Ｂはスルーホール、１６０はレジスト、１６５は開口、１４８はへこみ（デントとも言う）、１７０はソルダーレジスト、１７５は開口、１８１はＮｉめっき層、１８２はＡｕめっき層、１８５は端子部、１９１、１９１Ａ、１９１Ｂ、１９２、１９２Ａ、１９２Ｂは配線、１９３、１９３Ａ、１９３Ｂは（スルーホールの）導通部、１９４、１９４Ａ、１９４Ｂは（ブラインドビアの）導通部、、２００は配線基板、２１０はコア基材（絶縁性基材）、２２０は配線層、２２１は銅層（銅箔層）、２２５はめっきＣｕ層、２５０はバンプ、２６０は（絶縁性樹脂からなる）充填材、２７０はソルダーレジスト、２８５は端子部、２９０は絶縁性樹脂層、３０１、３０２は付加層、３２０、３２１は配線層、３２５、３２６は導通部、３７０はソルダーレジスト、３８５は端子部、３９０、３９１は絶縁性樹脂層である。
図１（ａ）は本発明の配線基板の実施の形態の第１の例の一部断面図で、図１（ｂ）は本発明の実施の形態の第２の例の一部断面図で、図１（ｃ）は本発明の実施の形態の第３の例の一部断面図で、図２（ａ）は本発明の配線基板の実施の形態の第４の例の一部断面図で、図２（ｂ）は本発明の実施の形態の第５の例の一部断面図で、図２（ｃ）は本発明の実施の形態の第６の例の一部断面図で、図３（ａ）は本発明の配線基板の実施の形態の第７の例の一部断面図で、図３（ｂ）は本発明の実施の形態の第８の例の一部断面図で、図３（ｃ）は本発明の実施の形態の第９の例の一部断面図で、図４は第１の例の配線基板の製造方法の１例の一部工程を示した工程断面図で、図５は図４に続く工程を示した工程図で、図６は第２の例、第３の例の配線基板の製造方法を説明するための図で、図７はめっき充填の処理と平坦化処理を説明するための工程断面図で、図１１は本発明の配線層が３層の配線基板の外側片面に更に配線層を形成した配線基板の図で、図１２は本発明の配線層が３層の配線基板の外側両面に更に配線層を形成した配線基板の図である。
図１〜図７、図１１〜図１２中、１００、１０１は配線基板、１１０、１１１は樹脂基材層、１１５は（スルーホール形成用の）貫通孔部、１１６は（ブラインドビア形成の）孔部、１２１、１２２、１２３は銅箔、１２２Ａは（内部用の配線層の）配線、１３０は無電解めっき層、１４０は電解Ｃｕめっき層、１４０Ａ、１４０Ｂは面、１４５、１４５Ａ、１４５Ｂはブラインドビア、１４６、１４６Ａ、１４６Ｂはスルーホール、１６０はレジスト、１６５は開口、１４８はへこみ（デントとも言う）、１７０はソルダーレジスト、１７５は開口、１８１はＮｉめっき層、１８２はＡｕめっき層、１８５は端子部、１９１、１９１Ａ、１９１Ｂ、１９２、１９２Ａ、１９２Ｂは配線、１９３、１９３Ａ、１９３Ｂは（スルーホールの）導通部、１９４、１９４Ａ、１９４Ｂは（ブラインドビアの）導通部、、２００は配線基板、２１０はコア基材（絶縁性基材）、２２０は配線層、２２１は銅層（銅箔層）、２２５はめっきＣｕ層、２５０はバンプ、２６０は（絶縁性樹脂からなる）充填材、２７０はソルダーレジスト、２８５は端子部、２９０は絶縁性樹脂層、３０１、３０２は付加層、３２０、３２１は配線層、３２５、３２６は導通部、３７０はソルダーレジスト、３８５は端子部、３９０、３９１は絶縁性樹脂層である。
はじめに、本発明の配線基板の実施の形態の第１の例を図１（ａ）に基づいて説明する。
第１の例の配線基板は、絶縁性の樹脂基材層１１０の内部に１層の配線層（配線１２２Ａがある配線層のこと）を有する基材（これをコア配線基材と言う）の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板で、レーザにより形成された樹脂基材層１１０の貫通孔部１１５にめっき形成された導通部１９３を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホール１４６を備え、且つ、レーザにより形成された樹脂基材層１１０の孔部１１６にめっき形成された導通部１９４を設けて、前記コア配線基材の表裏の各配線層の配線１９１、１９２と内部用の配線層１２２Ａの配線とを、それぞれ、電気的に接続するブラインドビア１４５を設けている配線基板である。
レーザにより形成された樹脂基材層１１０の貫通孔部にめっき形成された導通部１９３を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホール１４６を備え、且つ、レーザにより形成された樹脂基材層１１０の孔部にめっき形成された導通部１９４を設けて、前記コア配線基材の表裏の各配線層の配線１９１、１９２と内部配線層の配線１２２Ａとを、それぞれ、電気的に接続するブラインドビア１４５を設けているもので、後述する図４〜図５に示す製造工程により作製される。
後述するが、電解Ｃｕ箔のめっき面側をコア配線基材の樹脂基材層に熱圧着して硬化させた銅箔をフォトエッチングして、配線１９１、１９２を形成したもので、、配線１９１、１９２の樹脂基材層１１０側は、電解Ｃｕ箔のめっき面の粗形状を有しており、配線１９１、１９２と樹脂基材層１１０との密着性が良いものとなっている。
第１の例の配線基板は、両表面に配線部１９１、１９２を露出させているもので、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第２の例、第３の例の配線基板を形成するために用いられる。
第１の例の配線基板は、内部用の配線層を絶縁性の樹脂基材層１１０の厚さ方向中央に位置するように配置されており、これにより、配線基板のそりや歪が発生しずらいものとしている。
本例の配線基板は、配線層４層のビルドアップ多層配線基板より厚さが薄く、生産性の面で優れ、半導体パッケージ用としては、これに置き代わることができるものである。
第１の例の配線基板は、絶縁性の樹脂基材層１１０の内部に１層の配線層（配線１２２Ａがある配線層のこと）を有する基材（これをコア配線基材と言う）の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板で、レーザにより形成された樹脂基材層１１０の貫通孔部１１５にめっき形成された導通部１９３を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホール１４６を備え、且つ、レーザにより形成された樹脂基材層１１０の孔部１１６にめっき形成された導通部１９４を設けて、前記コア配線基材の表裏の各配線層の配線１９１、１９２と内部用の配線層１２２Ａの配線とを、それぞれ、電気的に接続するブラインドビア１４５を設けている配線基板である。
レーザにより形成された樹脂基材層１１０の貫通孔部にめっき形成された導通部１９３を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホール１４６を備え、且つ、レーザにより形成された樹脂基材層１１０の孔部にめっき形成された導通部１９４を設けて、前記コア配線基材の表裏の各配線層の配線１９１、１９２と内部配線層の配線１２２Ａとを、それぞれ、電気的に接続するブラインドビア１４５を設けているもので、後述する図４〜図５に示す製造工程により作製される。
後述するが、電解Ｃｕ箔のめっき面側をコア配線基材の樹脂基材層に熱圧着して硬化させた銅箔をフォトエッチングして、配線１９１、１９２を形成したもので、、配線１９１、１９２の樹脂基材層１１０側は、電解Ｃｕ箔のめっき面の粗形状を有しており、配線１９１、１９２と樹脂基材層１１０との密着性が良いものとなっている。
第１の例の配線基板は、両表面に配線部１９１、１９２を露出させているもので、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第２の例、第３の例の配線基板を形成するために用いられる。
第１の例の配線基板は、内部用の配線層を絶縁性の樹脂基材層１１０の厚さ方向中央に位置するように配置されており、これにより、配線基板のそりや歪が発生しずらいものとしている。
本例の配線基板は、配線層４層のビルドアップ多層配線基板より厚さが薄く、生産性の面で優れ、半導体パッケージ用としては、これに置き代わることができるものである。
コア配線基材の樹脂基材層１１０としては、耐熱性の熱硬化型の絶縁性樹脂層に、適宜、ガラスクロス、アラミド不織布、液晶ポリマー不織布、多孔質ポリテトラフルオロエチレン（例えば、商品名ゴアテックス）等が混入されたものが用いられる。
樹脂層としては、シアネート系樹脂、ＢＴレジン（ビスマレイミドとトリアジンからなる樹脂）、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）等が挙げられる。
尚、例えば、樹脂１１０の厚さは、中央に位置する内部配線層の上下でそれぞれ０．０６ｍｍで総厚０．１２ｍｍとすると、後述するように、配線部１９１、１９２の厚さは、通常、０．０３５ｍｍ以下に選ばれるので、本例の配線層が３層の配線基板の全体の厚は、０．１９ｍｍとなり、また、このような配線基板に更に端子めっきやソルダーレジストを配設した、後述する、第２の例や第３の例の配線基板の総厚は、端子部のめっきの厚み、ソルダーレジストの厚みを考慮しても０．３ｍｍ以下になる。
樹脂層としては、シアネート系樹脂、ＢＴレジン（ビスマレイミドとトリアジンからなる樹脂）、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）等が挙げられる。
尚、例えば、樹脂１１０の厚さは、中央に位置する内部配線層の上下でそれぞれ０．０６ｍｍで総厚０．１２ｍｍとすると、後述するように、配線部１９１、１９２の厚さは、通常、０．０３５ｍｍ以下に選ばれるので、本例の配線層が３層の配線基板の全体の厚は、０．１９ｍｍとなり、また、このような配線基板に更に端子めっきやソルダーレジストを配設した、後述する、第２の例や第３の例の配線基板の総厚は、端子部のめっきの厚み、ソルダーレジストの厚みを考慮しても０．３ｍｍ以下になる。
スルーホール１４６形成用の貫通孔１１５、ブラインドビア１４５形成用の孔１１６は、ＣＯ2 レーザあるいはＵＶレーザにより形成され、それらの導通部１９４、１９３は、配線部１９１、１９２と共に、無電解めっき層１３０を下地層として電解めっきして形成されたものである。
尚、スルーホール形成用の貫通孔１１５を形成するため、その径を１５０ｎｍ以下にすることができる。
配線部１９１、１９２は、導電性の面等からは、厚さ５μｍ〜３０μｍ程度が好ましく、本例では、導通部１９３、１９４の厚さも配線部１９１、１９２と同じ厚さである。
無電解めっき層１３０は、無電解Ｎｉめっき、無電解Ｃｕめっき等公知の方法により形成されるもので、配線１９１、１９２、スルーホールの導通部１９３を形成するための電解Ｃｕめっきを施す際の、通電層となるものである。
尚、スルーホール形成用の貫通孔１１５を形成するため、その径を１５０ｎｍ以下にすることができる。
配線部１９１、１９２は、導電性の面等からは、厚さ５μｍ〜３０μｍ程度が好ましく、本例では、導通部１９３、１９４の厚さも配線部１９１、１９２と同じ厚さである。
無電解めっき層１３０は、無電解Ｎｉめっき、無電解Ｃｕめっき等公知の方法により形成されるもので、配線１９１、１９２、スルーホールの導通部１９３を形成するための電解Ｃｕめっきを施す際の、通電層となるものである。
次に、本発明の配線基板の実施の形態の第２の例を図１（ｂ）に基づいて説明する。
第２の例の配線基板は、第１の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第２の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
尚、第２の例においては、ソルダーレジスト１７０により、ブラインドビア１４５とスルーホール１４６とは充填されている。
第２の例の配線基板は、第１の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第２の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
尚、第２の例においては、ソルダーレジスト１７０により、ブラインドビア１４５とスルーホール１４６とは充填されている。
次に、本発明の配線基板の実施の形態の第３の例を図１（ｃ）に基づいて説明する。
第３の例の配線基板は、第１の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第２の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第２の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第３の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
第３の例の配線基板は、第１の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第２の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第２の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第３の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
次に、本発明の配線基板の実施の形態の第４の例を図２（ａ）に基づいて説明する。
第４の例の配線基板は、第１〜第３の例と同様、絶縁性の樹脂基材層１１０の内部に１層の配線層を有するコア配線基材の表裏両面に、絶縁性の樹脂基材層１１０の内部に１層の配線層（配線１２２Ａがある配線層のこと）を有する基材（これをコア配線基材と言う）の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板であるが、第１〜第３の例とは異なり、レーザにより形成された樹脂基材層１１０の貫通孔部を充填するようにめっき形成された導通部１９４Ａを設けて、前記コア配線基材の表裏の配線層の配線、１９１Ａ，１９２Ａを導通部１９４Ａに電気的に接続するスルーホール１４６Ａを備え、且つ、レーザにより形成された樹脂基材層１１０の孔部を充填するようにめっき形成された導通部１９３Ａを設けて、前記コア配線基材の表裏の各配線層の配線１９１Ａ、１９２Ａと内部用の配線層の配線１２２Ａとを、それぞれ、電気的に接続するブラインドビア１４５Ａを設けている配線基板である。
そして、第４の例も、第１〜第３の例と同様、スルーホール１４６Ａ形成用の貫通孔１１５、ブラインドビア１４５Ａ形成用の孔１１６は、ＣＯ2 レーザあるいはＵＶレーザにより形成され、それらの導通部１９３Ａ、１９４Ａは、配線部１９１Ａ、１９２Ａと共に、無電解めっき層１３０を下地層として電解めっきして形成されたものであるが、第４の例の配線基板は、第１の例の配線基板に対し、更に、スルーホール１４６Ａおよびブラインドビア１４５Ａを、それぞれ、充填する電解めっきを行い、導通層１９３Ａ、１９４Ａを形成したままの形態としたものである。
スルーホール１４６Ｂ、ブラインドビア１４５Ｂ領域には若干のへこみ（デントとも言う）１４８が残っている。
第４の例の配線基板も、第１の例の配線基板と同様、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第５の例、第６の例の配線基板を形成するために用いられる。
配線部１９１Ａ、１９２Ａは、導電性の面等からは、厚さ５μｍ〜３０μｍ程度が好ましいが、その作製においてめっき充填を確実に行うため、例えば、基材の厚さ１００μｍでレーザ照射側の孔径１００μｍ、反対側の孔径７０μｍの場合、通常は、厚さ１０μｍ〜３０μｍ程度となる。
各部については、基本的に第１の例と同様で、ここでは説明を省く。
第４の例の配線基板は、第１〜第３の例と同様、絶縁性の樹脂基材層１１０の内部に１層の配線層を有するコア配線基材の表裏両面に、絶縁性の樹脂基材層１１０の内部に１層の配線層（配線１２２Ａがある配線層のこと）を有する基材（これをコア配線基材と言う）の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板であるが、第１〜第３の例とは異なり、レーザにより形成された樹脂基材層１１０の貫通孔部を充填するようにめっき形成された導通部１９４Ａを設けて、前記コア配線基材の表裏の配線層の配線、１９１Ａ，１９２Ａを導通部１９４Ａに電気的に接続するスルーホール１４６Ａを備え、且つ、レーザにより形成された樹脂基材層１１０の孔部を充填するようにめっき形成された導通部１９３Ａを設けて、前記コア配線基材の表裏の各配線層の配線１９１Ａ、１９２Ａと内部用の配線層の配線１２２Ａとを、それぞれ、電気的に接続するブラインドビア１４５Ａを設けている配線基板である。
そして、第４の例も、第１〜第３の例と同様、スルーホール１４６Ａ形成用の貫通孔１１５、ブラインドビア１４５Ａ形成用の孔１１６は、ＣＯ2 レーザあるいはＵＶレーザにより形成され、それらの導通部１９３Ａ、１９４Ａは、配線部１９１Ａ、１９２Ａと共に、無電解めっき層１３０を下地層として電解めっきして形成されたものであるが、第４の例の配線基板は、第１の例の配線基板に対し、更に、スルーホール１４６Ａおよびブラインドビア１４５Ａを、それぞれ、充填する電解めっきを行い、導通層１９３Ａ、１９４Ａを形成したままの形態としたものである。
スルーホール１４６Ｂ、ブラインドビア１４５Ｂ領域には若干のへこみ（デントとも言う）１４８が残っている。
第４の例の配線基板も、第１の例の配線基板と同様、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第５の例、第６の例の配線基板を形成するために用いられる。
配線部１９１Ａ、１９２Ａは、導電性の面等からは、厚さ５μｍ〜３０μｍ程度が好ましいが、その作製においてめっき充填を確実に行うため、例えば、基材の厚さ１００μｍでレーザ照射側の孔径１００μｍ、反対側の孔径７０μｍの場合、通常は、厚さ１０μｍ〜３０μｍ程度となる。
各部については、基本的に第１の例と同様で、ここでは説明を省く。
次に、本発明の配線基板の実施の形態の第５の例を図２（ｂ）に基づいて説明する。
第５の例の配線基板は、第４の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第５の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
第５の例の配線基板は、第４の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第５の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
次に、本発明の配線基板の実施の形態の第６の例を図２（ｃ）に基づいて説明する。
第６の例の配線基板は、第４の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第５の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第５の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第６の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
第６の例の配線基板は、第４の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第５の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第５の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第６の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
次に、本発明の配線基板の実施の形態の第７の例を図３（ａ）に基づいて説明する。
第７の例の配線基板は、第１〜第６の例と同様、絶縁性の樹脂基材層１１０の内部に１層の配線層を有するコア配線基材の表裏両面に、絶縁性の樹脂基材層１１０の内部に１層の配線層（配線１２２Ａがある配線層のこと）を有する基材（これをコア配線基材と言う）の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板で、先に述べた第４の例の配線基板に対し、更に、スルーホール１４６Ｂおよびブラインドビア１４５Ｂの外表面を含み表裏の各配線層の配線部１９１Ｂ、１９２Ｂの外表面側に、機械的研磨、あるいは化学機械的研磨により、精密な平坦化処理が施されているものである。
機械的研磨、あるいは化学機械的研磨による精密な平坦化処理が施されていることにより、導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板を確実に提供できる。
第７の例の配線基板も、第１の例、第４の例の配線基板と同様、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第８の例、第９の例の配線基板を形成するために用いられる。
各部については、基本的に第１の例と同様で、ここでは説明を省く。
第７の例の配線基板は、第１〜第６の例と同様、絶縁性の樹脂基材層１１０の内部に１層の配線層を有するコア配線基材の表裏両面に、絶縁性の樹脂基材層１１０の内部に１層の配線層（配線１２２Ａがある配線層のこと）を有する基材（これをコア配線基材と言う）の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板で、先に述べた第４の例の配線基板に対し、更に、スルーホール１４６Ｂおよびブラインドビア１４５Ｂの外表面を含み表裏の各配線層の配線部１９１Ｂ、１９２Ｂの外表面側に、機械的研磨、あるいは化学機械的研磨により、精密な平坦化処理が施されているものである。
機械的研磨、あるいは化学機械的研磨による精密な平坦化処理が施されていることにより、導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板を確実に提供できる。
第７の例の配線基板も、第１の例、第４の例の配線基板と同様、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第８の例、第９の例の配線基板を形成するために用いられる。
各部については、基本的に第１の例と同様で、ここでは説明を省く。
次に、本発明の配線基板の実施の形態の第８の例を図３（ｂ）に基づいて説明する。
第８の例の配線基板は、第７の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第８の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
第８の例の配線基板は、第７の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第８の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
次に、本発明の配線基板の実施の形態の第９の例を図３（ｃ）に基づいて説明する。
第９の例の配線基板は、第７の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第８の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第８の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第９の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
第９の例の配線基板は、第７の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第８の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第８の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第９の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
次に、図１（ａ）に示す第１の例の配線基板の製造方法の１例を、図４、図５に基づいて説明する。
尚、これを以って、本発明に配線基板の製造方法の実施の形態の１例の説明に代える。 本例は、簡単には、はじめに、内部用の配線層をその内部に配設した絶縁性の樹脂基材層の両面に、それぞれ、配線部形成のための銅箔を積層した、両面積層基材を得る積層工程を行い、積層工程により得られた両面積層基材に対しエッチング加工、レーザ加工等を施し、スルーホールおよびブラインドビアの導電層を形成するとともに両面に配線部を形成するサブトラクティブ法の処理工程とを行うものである。
はじめに、両面積層基材を得る積層工程を説明する。
先ず、第１の絶縁性の樹脂基材層１１０の両面に銅箔１２１、１２２を熱圧着積層した積層基材（図４（ａ））の一方の面の銅箔１２２上に感光性レジストを配設し、所定の選択露光、現像を行い、形成する配線層に対応したレジストパターンを形成し、該レジストパターンを耐エッチングマスクとして銅箔１２２のエッチングを行い、レジストパターンを除去し、絶縁性の樹脂基材層１１０の他方の面に銅箔１２１を残した状態で、コア配線基材の内部配線層となる配線部１２２Ａを絶縁性の樹脂基材層１１０の一方の面に形成した、図４（ｂ）に示す第１の配線基材を得る。
次いで、図４（ｂ）に示す第１の配線基材の内部用の配線層形成側に、第１の絶縁性の樹脂基材層１１０と同じ材質の第２の絶縁性の樹脂基材層１１１を介して銅箔１２３を積層圧着し、あるいは、第１の配線基材の内部用の配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層１１１の一面に銅箔１２３を圧着積層した積層基材を、その第２の絶縁性の樹脂基材層１１１側を前記内部用の配線層側に向けて、積層圧着し、内部用の配線層となる配線部１２２Ａを第１の絶縁性の樹脂基材層１１０と第２の絶縁性の樹脂基材層１１１の境部に配設し、且つ、各絶縁性の樹脂基材層の外側面に銅箔１２１、１２２をそれぞれ積層した図４（ｃ）に示す第２の配線基材として両面積層基材を得る。
これにより、内部用の配線層１２２Ａを第１の絶縁性の樹脂基材層１１０と第２の絶縁性１１１の樹脂基材層の境部に配設し、且つ、各絶縁性の樹脂基材層１１０（１１１）の外側面に銅箔１２１、１２３をそれぞれ積層した両面積層基材を得る。
絶縁性の樹脂基材層１１０と絶縁性の樹脂基材層１１１とは同じ材質であり、図４（ｃ）に示す第２の配線基材は、絶縁性の樹脂基材層１１０内部に内部用の配線層となる配線部１２２Ａを配設したものである。
樹脂基材層１１０、１１１としては、絶縁性の樹脂に、適宜、ガラスクロス、アラミド不織布、液晶ポリマー不織布、多孔質ポリテトラフルオロエチレン（例えば、商品名ゴアテックス）等が混入されたものが用いられ、ここでは、熱硬化型のものを用いる。
絶縁性の樹脂としては、シアネート系樹脂、ＢＴレジン（ビスマレイミドとトリアジンからなる樹脂）、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）等が用いられる。
尚、これを以って、本発明に配線基板の製造方法の実施の形態の１例の説明に代える。 本例は、簡単には、はじめに、内部用の配線層をその内部に配設した絶縁性の樹脂基材層の両面に、それぞれ、配線部形成のための銅箔を積層した、両面積層基材を得る積層工程を行い、積層工程により得られた両面積層基材に対しエッチング加工、レーザ加工等を施し、スルーホールおよびブラインドビアの導電層を形成するとともに両面に配線部を形成するサブトラクティブ法の処理工程とを行うものである。
はじめに、両面積層基材を得る積層工程を説明する。
先ず、第１の絶縁性の樹脂基材層１１０の両面に銅箔１２１、１２２を熱圧着積層した積層基材（図４（ａ））の一方の面の銅箔１２２上に感光性レジストを配設し、所定の選択露光、現像を行い、形成する配線層に対応したレジストパターンを形成し、該レジストパターンを耐エッチングマスクとして銅箔１２２のエッチングを行い、レジストパターンを除去し、絶縁性の樹脂基材層１１０の他方の面に銅箔１２１を残した状態で、コア配線基材の内部配線層となる配線部１２２Ａを絶縁性の樹脂基材層１１０の一方の面に形成した、図４（ｂ）に示す第１の配線基材を得る。
次いで、図４（ｂ）に示す第１の配線基材の内部用の配線層形成側に、第１の絶縁性の樹脂基材層１１０と同じ材質の第２の絶縁性の樹脂基材層１１１を介して銅箔１２３を積層圧着し、あるいは、第１の配線基材の内部用の配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層１１１の一面に銅箔１２３を圧着積層した積層基材を、その第２の絶縁性の樹脂基材層１１１側を前記内部用の配線層側に向けて、積層圧着し、内部用の配線層となる配線部１２２Ａを第１の絶縁性の樹脂基材層１１０と第２の絶縁性の樹脂基材層１１１の境部に配設し、且つ、各絶縁性の樹脂基材層の外側面に銅箔１２１、１２２をそれぞれ積層した図４（ｃ）に示す第２の配線基材として両面積層基材を得る。
これにより、内部用の配線層１２２Ａを第１の絶縁性の樹脂基材層１１０と第２の絶縁性１１１の樹脂基材層の境部に配設し、且つ、各絶縁性の樹脂基材層１１０（１１１）の外側面に銅箔１２１、１２３をそれぞれ積層した両面積層基材を得る。
絶縁性の樹脂基材層１１０と絶縁性の樹脂基材層１１１とは同じ材質であり、図４（ｃ）に示す第２の配線基材は、絶縁性の樹脂基材層１１０内部に内部用の配線層となる配線部１２２Ａを配設したものである。
樹脂基材層１１０、１１１としては、絶縁性の樹脂に、適宜、ガラスクロス、アラミド不織布、液晶ポリマー不織布、多孔質ポリテトラフルオロエチレン（例えば、商品名ゴアテックス）等が混入されたものが用いられ、ここでは、熱硬化型のものを用いる。
絶縁性の樹脂としては、シアネート系樹脂、ＢＴレジン（ビスマレイミドとトリアジンからなる樹脂）、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）等が用いられる。
次いで、積層工程により得られた図４（ｃ）に示す両面積層基材（第２の配線基材とも言う）に対し、フォトエッチング法により、スルーホール形成用の貫通孔領域およびブラインドビア形成用の孔領域を含む所定領域の、両面の銅箔をエッチングして銅箔の開口を形成する。（図４（ｄ））
銅箔１２１、１２３としては、ここでは、それぞれ、その電解めっきで形成された粗さが制御された粗面を樹脂基材層１１０、１１１側に向けた電解銅箔を用いる。
これにより、これら銅箔をエッチング除去することにより、密着性の良い配線層を得ることができる。
銅箔１２１、１２３のエッチングは塩化第二鉄溶液、あるいは、塩化第二銅溶液、あるいは、アルカリエッチング液にて行う。
レジストとしては、所望の解像性を有し、耐エッチング性があり、処理性の良いものであれば特に限定はされない。
通常は、ドライフィルムレジストが扱い易いため用いられる。
銅箔１２１、１２３としては、ここでは、それぞれ、その電解めっきで形成された粗さが制御された粗面を樹脂基材層１１０、１１１側に向けた電解銅箔を用いる。
これにより、これら銅箔をエッチング除去することにより、密着性の良い配線層を得ることができる。
銅箔１２１、１２３のエッチングは塩化第二鉄溶液、あるいは、塩化第二銅溶液、あるいは、アルカリエッチング液にて行う。
レジストとしては、所望の解像性を有し、耐エッチング性があり、処理性の良いものであれば特に限定はされない。
通常は、ドライフィルムレジストが扱い易いため用いられる。
次いで、図４（ｄ）に示す両面積層基材の両面の銅箔の開口のスルーホール形成用の貫通孔領域およびブラインドビア形成用の孔領域をレーザ照射することにより、樹脂基材層にスルーホール形成用の貫通孔およびブラインドビア形成用の孔を開口する。（図４（ｅ））
ＣＯ2 レーザあるいはＵＶレーザにより、スルーホール形成用の貫通孔１１５およびブラインドビア形成用の孔１１６を形成して、更に、必要に応じてデスミア処理を行う。
樹脂基材層１１０に対するレーザによる孔明けは、例えば、基材の一方の面にレーザ光を過剰に反射しない黒色等の当て板を配し、他方の面からレーザ光の照射を行うことにより、レーザにて基材に貫通孔部１１５を形成した際に、レーザ光の照射側の孔径を大、レーザ光の照射側とは反対側の孔径を小として、貫通孔の断面を台形形状に形成することができる。
ＣＯ2 レーザを用いた場合、１００μｍ厚のシアネート系樹脂を用いた樹脂基材層で、照射側の孔径を１００μｍ、レーザ光の照射側とは反対側の孔径を７０μｍとすることができる。
また、従来のコア基板においては、スルーホール作製にメカニカルドリルを用いており、その径を１５０μｍ以下とすることはできなかったが、１５０μｍ以下の孔径のスルーホール形成を可能としている。
尚、最小孔径は、炭酸ガスレーザで８０μｍ、ＵＶ−ＹＡＧレーザで２５μｍ程度まで可能である。
ＣＯ2 レーザあるいはＵＶレーザにより、スルーホール形成用の貫通孔１１５およびブラインドビア形成用の孔１１６を形成して、更に、必要に応じてデスミア処理を行う。
樹脂基材層１１０に対するレーザによる孔明けは、例えば、基材の一方の面にレーザ光を過剰に反射しない黒色等の当て板を配し、他方の面からレーザ光の照射を行うことにより、レーザにて基材に貫通孔部１１５を形成した際に、レーザ光の照射側の孔径を大、レーザ光の照射側とは反対側の孔径を小として、貫通孔の断面を台形形状に形成することができる。
ＣＯ2 レーザを用いた場合、１００μｍ厚のシアネート系樹脂を用いた樹脂基材層で、照射側の孔径を１００μｍ、レーザ光の照射側とは反対側の孔径を７０μｍとすることができる。
また、従来のコア基板においては、スルーホール作製にメカニカルドリルを用いており、その径を１５０μｍ以下とすることはできなかったが、１５０μｍ以下の孔径のスルーホール形成を可能としている。
尚、最小孔径は、炭酸ガスレーザで８０μｍ、ＵＶ−ＹＡＧレーザで２５μｍ程度まで可能である。
次いで、スルーホール形成用の貫通孔１１５およびブラインドビア形成用の孔１１６の表面を含み、両面積層基材の全面に無電解めっきを施して、通電層としての無電解めっき層１３０を形成する。（図４（ｆ））
無電解めっき層１３０は、無電解Ｎｉめっき、無電解Ｃｕめっき等公知の方法により形成されるもので、電解Ｃｕめっきを施す際の、通電層となる厚さであれば良い。
次いで、形成された無電解めっき層１３０を通電層として、電解Ｃｕめっきを施し、スルーホールの導通部１９３およびブラインドビアの導通部１９４を形成する。（図５（ｇ））
次いで、配線部の形状に合わせて、レジストパターンを形成し（図５（ｈ））、該レジストパターンを耐エッチングマスクとして露出している領域のめっき層および銅箔をエッチング除去して配線部を形成する。（図５（ｉ））
めっき層１４０、銅箔１２１、１２３のエッチングは塩化第二鉄溶液、あるいは、塩化第二銅溶液、あるいは、アルカリエッチング液にて行う。
レジストとしては、所望の解像性を有し、耐エッチング性があり、処理性の良いものであれば特に限定はされない。
通常は、ドライフィルムレジストが扱い易いため用いられる。
レジスト１６０を除去して、図１（ａ）に示す第１の例の配線基板は作製される。（図６（ｊ））
無電解めっき層１３０は、無電解Ｎｉめっき、無電解Ｃｕめっき等公知の方法により形成されるもので、電解Ｃｕめっきを施す際の、通電層となる厚さであれば良い。
次いで、形成された無電解めっき層１３０を通電層として、電解Ｃｕめっきを施し、スルーホールの導通部１９３およびブラインドビアの導通部１９４を形成する。（図５（ｇ））
次いで、配線部の形状に合わせて、レジストパターンを形成し（図５（ｈ））、該レジストパターンを耐エッチングマスクとして露出している領域のめっき層および銅箔をエッチング除去して配線部を形成する。（図５（ｉ））
めっき層１４０、銅箔１２１、１２３のエッチングは塩化第二鉄溶液、あるいは、塩化第二銅溶液、あるいは、アルカリエッチング液にて行う。
レジストとしては、所望の解像性を有し、耐エッチング性があり、処理性の良いものであれば特に限定はされない。
通常は、ドライフィルムレジストが扱い易いため用いられる。
レジスト１６０を除去して、図１（ａ）に示す第１の例の配線基板は作製される。（図６（ｊ））
更に、図１（ａ）に示す第１の例の配線基板の両面に感光性のソルダーレジストを塗布し、次いで、ソルダーレジストを所定のフォトマスク等を用いてマスクマスキング露光し、現像し、端子部を露出させる。（図６（ｋ））
これにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設し、図１（ｂ）に示す第２の例の配線基板は作製される。
これにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設し、図１（ｂ）に示す第２の例の配線基板は作製される。
更にまた、端子部に順に、Ｎｉめっき、Ａｕめっきを施し、Ｎｉめっき層１８１、Ａｕめっき層１８２を形成し（図６（ｌ））、図１（ｃ）に示す第３の例の配線基板は作製される。
次いで、第４の例、第５の例、第６の例の配線基板の製造方法を説明する。
第１の例と同様に、図４（ａ）〜図４（ｆ）の工程を行い（図７（ａ））、更に、電解銅めっきを行い、スルーホールおよびブラインドビアのをめっき形成された導電層１４０で充填し、レジストパターン１５０を除去しておく。（図７（ｂ））
これにより、図２（ａ）に示す第４の例の配線基板が形成される。
また、第４の例の配線基板の両面に感光性のソルダーレジストを塗布し、次いで、ソルダーレジストを所定のフォトマスク等を用いてマスクマスキング露光し、現像し、端子部を露出させことにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した、図２（ｂ）に示す第５の例の配線基板は作製される。
また、更にまた、第５の例の配線基板の端子部に順に、Ｎｉめっき、Ａｕめっきを施し、Ｎｉめっき層１８１、Ａｕめっき層１８２を形成し、図２（ｃ）に示す第６の例の配線基板は作製される。
第１の例と同様に、図４（ａ）〜図４（ｆ）の工程を行い（図７（ａ））、更に、電解銅めっきを行い、スルーホールおよびブラインドビアのをめっき形成された導電層１４０で充填し、レジストパターン１５０を除去しておく。（図７（ｂ））
これにより、図２（ａ）に示す第４の例の配線基板が形成される。
また、第４の例の配線基板の両面に感光性のソルダーレジストを塗布し、次いで、ソルダーレジストを所定のフォトマスク等を用いてマスクマスキング露光し、現像し、端子部を露出させことにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した、図２（ｂ）に示す第５の例の配線基板は作製される。
また、更にまた、第５の例の配線基板の端子部に順に、Ｎｉめっき、Ａｕめっきを施し、Ｎｉめっき層１８１、Ａｕめっき層１８２を形成し、図２（ｃ）に示す第６の例の配線基板は作製される。
次いで、第７の例、第８の例、第９の例の配線基板の製造方法を説明する。
第１の例と同様に、図４（ａ）〜図４（ｆ）の工程を行い（図７（ａ））、更に、電解銅めっきを行い、スルーホールおよびブラインドビアのをめっき形成された導電層で充填した図７（ｂ）に示す（図２（ａ）と同じ）第４の例の配線基板を形成した後、スルーホールおよびブラインドビアの外表面を含み表裏の各配線層の配線部の外表面側に、機械的研磨、あるいは化学機械的研磨により、平坦化する処理を行う。（図７（ｃ））
これにより、図３（ａ）に示す第７の例の配線基板が形成される。
機械的研磨としてはバフ研磨等が用いられ、最近では化学機械的研磨（ＣＭＰとも言う）が各処理に用いられるようになってきた。
電解Ｃｕめっき層を平坦化は、通常、平坦性は±（０．０５〜０．５μｍ）のばらつき範囲に抑えることができる。
尚、研磨の終点検出方式としては、回転トルクによる判定方式や静電容量による判定方式等がある。
また、第７の例の配線基板の両面に感光性のソルダーレジストを塗布し、次いで、ソルダーレジストを所定のフォトマスク等を用いてマスクマスキング露光し、現像し、端子部を露出させことにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した、図３（ｂ）に示す第８の例の配線基板は作製される。
また、更にまた、第８の例の配線基板の端子部に順に、Ｎｉめっき、Ａｕめっきを施し、Ｎｉめっき層、Ａｕめっき層を形成し、図３（ｃ）に示す第９の例の配線基板は作製される。
第１の例と同様に、図４（ａ）〜図４（ｆ）の工程を行い（図７（ａ））、更に、電解銅めっきを行い、スルーホールおよびブラインドビアのをめっき形成された導電層で充填した図７（ｂ）に示す（図２（ａ）と同じ）第４の例の配線基板を形成した後、スルーホールおよびブラインドビアの外表面を含み表裏の各配線層の配線部の外表面側に、機械的研磨、あるいは化学機械的研磨により、平坦化する処理を行う。（図７（ｃ））
これにより、図３（ａ）に示す第７の例の配線基板が形成される。
機械的研磨としてはバフ研磨等が用いられ、最近では化学機械的研磨（ＣＭＰとも言う）が各処理に用いられるようになってきた。
電解Ｃｕめっき層を平坦化は、通常、平坦性は±（０．０５〜０．５μｍ）のばらつき範囲に抑えることができる。
尚、研磨の終点検出方式としては、回転トルクによる判定方式や静電容量による判定方式等がある。
また、第７の例の配線基板の両面に感光性のソルダーレジストを塗布し、次いで、ソルダーレジストを所定のフォトマスク等を用いてマスクマスキング露光し、現像し、端子部を露出させことにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した、図３（ｂ）に示す第８の例の配線基板は作製される。
また、更にまた、第８の例の配線基板の端子部に順に、Ｎｉめっき、Ａｕめっきを施し、Ｎｉめっき層、Ａｕめっき層を形成し、図３（ｃ）に示す第９の例の配線基板は作製される。
次に、本発明の配線層が３層の配線基板の外側片面に更に配線層を形成した配線基板としては、例えば、図１１に示すようなバンプ２５０を突きあてて、コア基材２１０の両面に配線層２２０を設けた２層配線基板を配設置した、配線層が計５層の半導体パッケージ用の配線基板が挙げられる。
図１１に示す配線基板は、図３（ｂ）に示す第８の例の配線基板に相当する配線基板に対し、配線層を更に形成した形態のものであるが、これに限定されない。
図１（ａ）に示す第１の例の配線基板、図１（ｂ）に示す第２の例の配線基板、図２（ａ）に示す第４の例の配線基板、図２（ｂ）に示す第５の例の配線基板、図３（ａ）に示す第８の例の配線基板に対し、その外側片面に、同様にして配線層を設けた形態のものも挙げられる。
また、本発明の配線層が３層の配線基板の外側両面に更に配線層を形成した配線基板としては、例えば、図１２に示すような形態のものが挙げられる。
図１２に示す配線基板は、図３（ａ）に示す第７の例の配線基板に相当する配線基板に対し、配線層を更に形成した形態のものであるが、これに限定されない。
図１（ａ）に示す第１の例の配線基板、図１（ｂ）に示す第２の例の配線基板、図２（ａ）に示す第４の例の配線基板、図２（ｂ）に示す第５の例の配線基板、図３（ｂ）に示す第８の例の配線基板に対し、その外側両面に、同様にして配線層を設けた形態のものも挙げられる。
尚、両面の配線層３２０、３２１の形成は、図４〜図５に示す工程で、ブラインドビア１４５（スルーホール１４６）とともに配線層１９１や１９２を形成した方法と、同様に、行うことができる。
図１１に示す配線基板は、図３（ｂ）に示す第８の例の配線基板に相当する配線基板に対し、配線層を更に形成した形態のものであるが、これに限定されない。
図１（ａ）に示す第１の例の配線基板、図１（ｂ）に示す第２の例の配線基板、図２（ａ）に示す第４の例の配線基板、図２（ｂ）に示す第５の例の配線基板、図３（ａ）に示す第８の例の配線基板に対し、その外側片面に、同様にして配線層を設けた形態のものも挙げられる。
また、本発明の配線層が３層の配線基板の外側両面に更に配線層を形成した配線基板としては、例えば、図１２に示すような形態のものが挙げられる。
図１２に示す配線基板は、図３（ａ）に示す第７の例の配線基板に相当する配線基板に対し、配線層を更に形成した形態のものであるが、これに限定されない。
図１（ａ）に示す第１の例の配線基板、図１（ｂ）に示す第２の例の配線基板、図２（ａ）に示す第４の例の配線基板、図２（ｂ）に示す第５の例の配線基板、図３（ｂ）に示す第８の例の配線基板に対し、その外側両面に、同様にして配線層を設けた形態のものも挙げられる。
尚、両面の配線層３２０、３２１の形成は、図４〜図５に示す工程で、ブラインドビア１４５（スルーホール１４６）とともに配線層１９１や１９２を形成した方法と、同様に、行うことができる。
１０ 多層配線基板
１１ 配線部材
１２ ソルダーレジスト
１５ 外部接続用端子（半田ボール）
２０ 半導体チップ
２１ 半田バンプ
３０ アンダーフィル
４０ 封止用樹脂
１００，１０１ 配線基板
１１０、１１１ 樹脂基材層
１１５ （スルーホール形成用の）貫通孔部
１１６ （ブラインドビア形成用の）孔部
１２１、１２２、１２３ 銅箔
１２２Ａ （内部用の配線層の）配線
１３０ 無電解めっき層
１４０ 電解Ｃｕめっき層
１４０Ａ、１４０Ｂ 面
１４５、１４５Ａ、１４５Ｂ ブラインドビア
１４６、１４６Ａ、１４６Ｂ スルーホール
１６０ レジスト
１６５ 開口
１４８ へこみ（デントとも言う）
１７０ ソルダーレジスト
１７５ 開口
１８１ Ｎｉめっき層
１８２ Ａｕめっき層
１８５ 端子部
１９１、１９１Ａ、１９１Ｂ、１９２、１９２Ａ、１９２Ｂ 配線
１９３、１９３Ａ、１９３Ｂ （スルーホールの）導通部
１９４、１９４Ａ、１９４Ｂ （ブラインドビアの）導通部
２００ 配線基板
２１０ コア基材（絶縁性基材）
２２０ 配線層
２２１ 銅層（銅箔層）
２２５ めっきＣｕ層
２５０ バンプ
２６０ （絶縁性樹脂からなる）充填材
２７０ ソルダーレジスト
２８５ 端子部
２９０ 絶縁性樹脂層
３０１、３０２ 付加層
３２０、３２１ 配線層
３２５、３２６ 導通部
３７０ ソルダーレジスト
３８５ 端子部
３９０、３９１ 絶縁性樹脂層
７１０ 銅張積層板
７１１ コア材
７１２ 銅箔
７１５ スルーホール
７２０ 無電解銅（銅めっき層）
７３０ 銅めっき層
７４０ 充填材料
７５０ スルーホール部
７６０ コア基板７６０
８１０ 多層配線基板
８１１ コア基材
８２０ 無電解めっき層
８３０ 電解めっき層
８４０ 充填材
８５１、８５１ａ 絶縁層
８５２、８５２ａ 絶縁層
８５５ 接続用パッド
８６１、８６２ 配線部
８６５ 接続パッド
８７１、８７２ ビア
８８０ 外部接続端子
８８５ ソルダーレジスト
８９０ 半導体チップ
８９１ 金属バンプ
１１ 配線部材
１２ ソルダーレジスト
１５ 外部接続用端子（半田ボール）
２０ 半導体チップ
２１ 半田バンプ
３０ アンダーフィル
４０ 封止用樹脂
１００，１０１ 配線基板
１１０、１１１ 樹脂基材層
１１５ （スルーホール形成用の）貫通孔部
１１６ （ブラインドビア形成用の）孔部
１２１、１２２、１２３ 銅箔
１２２Ａ （内部用の配線層の）配線
１３０ 無電解めっき層
１４０ 電解Ｃｕめっき層
１４０Ａ、１４０Ｂ 面
１４５、１４５Ａ、１４５Ｂ ブラインドビア
１４６、１４６Ａ、１４６Ｂ スルーホール
１６０ レジスト
１６５ 開口
１４８ へこみ（デントとも言う）
１７０ ソルダーレジスト
１７５ 開口
１８１ Ｎｉめっき層
１８２ Ａｕめっき層
１８５ 端子部
１９１、１９１Ａ、１９１Ｂ、１９２、１９２Ａ、１９２Ｂ 配線
１９３、１９３Ａ、１９３Ｂ （スルーホールの）導通部
１９４、１９４Ａ、１９４Ｂ （ブラインドビアの）導通部
２００ 配線基板
２１０ コア基材（絶縁性基材）
２２０ 配線層
２２１ 銅層（銅箔層）
２２５ めっきＣｕ層
２５０ バンプ
２６０ （絶縁性樹脂からなる）充填材
２７０ ソルダーレジスト
２８５ 端子部
２９０ 絶縁性樹脂層
３０１、３０２ 付加層
３２０、３２１ 配線層
３２５、３２６ 導通部
３７０ ソルダーレジスト
３８５ 端子部
３９０、３９１ 絶縁性樹脂層
７１０ 銅張積層板
７１１ コア材
７１２ 銅箔
７１５ スルーホール
７２０ 無電解銅（銅めっき層）
７３０ 銅めっき層
７４０ 充填材料
７５０ スルーホール部
７６０ コア基板７６０
８１０ 多層配線基板
８１１ コア基材
８２０ 無電解めっき層
８３０ 電解めっき層
８４０ 充填材
８５１、８５１ａ 絶縁層
８５２、８５２ａ 絶縁層
８５５ 接続用パッド
８６１、８６２ 配線部
８６５ 接続パッド
８７１、８７２ ビア
８８０ 外部接続端子
８８５ ソルダーレジスト
８９０ 半導体チップ
８９１ 金属バンプ
Claims (14)
- 絶縁性の樹脂基材層の内部に１層の配線層を有するコア配線基材の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板であり、レーザにより形成された樹脂基材層の貫通孔部にめっき形成された導通部を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホールを備え、且つ、レーザにより形成された樹脂基材層の孔部にめっき形成された導通部を設けて、前記コア配線基材の表裏の各配線層の配線と内部配線層の配線とを、それぞれ、電気的に接続するブラインドビアを設けていることを特徴とする配線基板。
- 請求項１に記載の配線基板であって、コア配線基材の絶縁性の樹脂基材層の内部の１層の配線層は、絶縁性の樹脂基材層の厚さ方向のほぼ中央に配置されていることを特徴とする配線基板。
- 請求項１ないし２のいずれか１に記載の配線基板であって、スルーホールは、あるいは、スルーホールとブラインドビアは、それぞれ、レーザにより形成された樹脂基材層の孔部がめっき形成された導通部で充填されたものであることを特徴とする配線基板。
- 請求項１ないし３のいずれか１に記載の配線基板であって、所定の端子部を露出させた状態で、その表裏を覆う絶縁性樹脂層（ソルダーレジスト等）を配設していることを特徴とする配線基板。
- 請求項１ないし４のいずれか１項に記載の配線基板であって、半導体パッケージ用の配線基板であることを特徴とする配線基板。
- 請求項５に記載の配線基板であって、一方の面にはフリップチップ方式あるいはワイヤボンディング方式により半導体チップと接続するための接続パッドを有し、他方の面には外部回路と接続するための外部接続端子を有することを特徴とする配線基板。
- 請求項１ないし６のいずれか１項に記載の配線基板であって、端子部は順に、Ｎｉめっき層、Ａｕめっき層が施されていることを特徴とする配線基板。
- 請求項１ないし４のいずれか１の３層配線基板の両面に、更に配線層を形成していることを特徴とする配線基板。
- 請求項１ないし８のいずれか１項に記載の配線基板を用いたことを特徴とする半導パッケージ。
- 絶縁性の樹脂基材層の内部に１層、内部用の配線層を有するコア配線基材の表裏両面に、それぞれ、サブトラクティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板の製造方法であって、順に、（Ａ）前記内部用の配線層をその内部に配設した絶縁性の樹脂基材層の両面に、それぞれ、配線部形成のための銅箔を積層した、両面積層基材を得る積層工程と、（Ｂ）積層工程により得られた両面積層基材に対し、フォトエッチング法により、スルーホール形成用の貫通孔領域およびブラインドビア形成用の孔領域を含む所定領域の、両面の銅箔をエッチングして銅箔の開口を形成する、フォトエッチング工程と、（Ｃ）両面積層基材の両面の銅箔の開口のスルーホール形成用の貫通孔領域およびブラインドビア形成用の孔領域をレーザ照射することにより、樹脂基材層にスルーホール形成用の貫通孔およびブラインドビア形成用の孔を開口する、レーザ照射工程と、（Ｄ）該スルーホール形成用の貫通孔およびブラインドビア形成用の孔の表面を含み、両面積層基材の全面に無電解めっきを施して、通電層としての無電解めっき層を形成する無電解めっき工程と、（Ｅ）形成された無電解めっき層を通電層として、電解Ｃｕめっきを施し、スルーホールおよびブラインドビアの導通部を形成する電解Ｃｕめっき工程と、（Ｆ）配線部の形状に合わせて、レジストパターンを形成し、該レジストパターンを耐エッチングマスクとして露出している領域のめっき層および銅箔をエッチング除去して配線部を形成する配線層形成工とを、行うもので、前記積層工程は、順に、（ａ）第１の絶縁性の樹脂基材層の両面に銅箔を圧着積層した積層基材の一方の面の銅箔上に感光性レジストを配設し、所定の選択露光、現像を行い、形成する前記内部用の配線層に対応したレジストパターンを形成し、該レジストパターンを耐エッチングマスクとして銅箔のエッチングを行い、レジストパターンを除去し、第１の絶縁性の樹脂基材層の他方の面に銅箔を残した状態で、前記内部用の配線層を前記第１の絶縁性の樹脂基材層の一方の面に形成した、第１の配線基材を得る、第１の配線基材形成工程と、（ｂ）前記第１の配線基材の内部用の配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層を介して銅箔を積層圧着して、あるいは、前記第１の配線基材の内部用の配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層の一面に銅箔を圧着積層した積層基材を、その第２の絶縁性の樹脂基材層側を前記内部用の配線層側に向けて、積層圧着して、前記内部用の配線層を第１の絶縁性の樹脂基材層と第２の絶縁性の樹脂基材層の境部に配設し、且つ、各絶縁性の樹脂基材層の外側面に銅箔をそれぞれ積層した第２の配線基材として両面積層基材を得る工程と、からなるものであることを特徴とする配線基板の製造方法。
- 請求１０に記載の配線基板の製造方法であって、両面積層基材の樹脂基材の、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の形成を、ＣＯ2 レーザあるいはＵＶレーザにより、行うことを特徴とする配線基板の製造方法。
- 請求項１０ないし１１のいずれか１に記載の配線基板の製造方法であって、電解めっき工程における電解Ｃｕめっきは、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を電解Ｃｕめっき層にて充填するものであることを特徴とする配線基板の製造方法。
- 請求項１０ないし１２のいずれか１に記載の配線基板の製造方法であって、配線層形成工程の後に、更に、順に、（Ｅ）両面に感光性の絶縁性樹脂層（ソルダーレジスト等）を塗布形成し、絶縁性樹脂層（ソルダーレジスト等）をマスキング露光し、現像し、端子部を露出させる、絶縁性樹脂層（ソルダーレジスト等）のパターニング工程とを、行うことを特徴とする配線基板の製造方法。
- 請求項１３に記載の配線基板の製造方法であって、絶縁性樹脂層（ソルダーレジスト等）のパターニング工程後に引き続き、端子部表面に、順に、Ｎｉめっき、Ａｕめっきを施すことを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004046741A JP2005236220A (ja) | 2004-02-23 | 2004-02-23 | 配線基板と配線基板の製造方法、および半導パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004046741A JP2005236220A (ja) | 2004-02-23 | 2004-02-23 | 配線基板と配線基板の製造方法、および半導パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005236220A true JP2005236220A (ja) | 2005-09-02 |
Family
ID=35018818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004046741A Withdrawn JP2005236220A (ja) | 2004-02-23 | 2004-02-23 | 配線基板と配線基板の製造方法、および半導パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005236220A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108904A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Cable Ltd | 半導体パッケージ用４層基板及びその製造方法 |
| WO2008141273A1 (en) * | 2007-05-10 | 2008-11-20 | Texas Instruments Incorporated | Systems and methods for post-circuitization assembly |
| JP2010056373A (ja) * | 2008-08-29 | 2010-03-11 | Elna Co Ltd | プリント配線板の製造方法およびプリント配線板 |
| US8008767B2 (en) | 2006-09-13 | 2011-08-30 | Sumitomo Bakelight Co., Ltd. | Semiconductor device |
| JP2012513621A (ja) * | 2008-12-23 | 2012-06-14 | シレックス マイクロシステムズ アーベー | ビア構造及びその製造方法 |
| US20180242453A1 (en) * | 2017-02-17 | 2018-08-23 | Samsung Electro-Mechanics Co., Ltd. | Substrate and method for manufacturing the same |
| CN110010581A (zh) * | 2018-01-05 | 2019-07-12 | 意法半导体(格勒诺布尔2)公司 | 绝缘接触间隔件 |
-
2004
- 2004-02-23 JP JP2004046741A patent/JP2005236220A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008767B2 (en) | 2006-09-13 | 2011-08-30 | Sumitomo Bakelight Co., Ltd. | Semiconductor device |
| JP2008108904A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Cable Ltd | 半導体パッケージ用４層基板及びその製造方法 |
| WO2008141273A1 (en) * | 2007-05-10 | 2008-11-20 | Texas Instruments Incorporated | Systems and methods for post-circuitization assembly |
| JP2010056373A (ja) * | 2008-08-29 | 2010-03-11 | Elna Co Ltd | プリント配線板の製造方法およびプリント配線板 |
| JP2012513621A (ja) * | 2008-12-23 | 2012-06-14 | シレックス マイクロシステムズ アーベー | ビア構造及びその製造方法 |
| US20180242453A1 (en) * | 2017-02-17 | 2018-08-23 | Samsung Electro-Mechanics Co., Ltd. | Substrate and method for manufacturing the same |
| US10485105B2 (en) | 2017-02-17 | 2019-11-19 | Samsung Electro-Mechanics Co., Ltd. | Substrate and method for manufacturing the same |
| CN110010581A (zh) * | 2018-01-05 | 2019-07-12 | 意法半导体(格勒诺布尔2)公司 | 绝缘接触间隔件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100834591B1 (ko) | 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 | |
| KR101014228B1 (ko) | 플렉시블 다층 배선기판 및 그 제조방법 | |
| JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
| US8726495B2 (en) | Multi-layer board manufacturing method thereof | |
| TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
| JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| TWI505756B (zh) | 印刷電路板及其製造方法 | |
| JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
| KR20070047219A (ko) | 케이블부를 가지는 다층 배선기판의 제조방법 | |
| JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| US20090288872A1 (en) | Printed circuit board including outmost fine circuit pattern and method of manufacturing the same | |
| JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
| JP2004193292A (ja) | スル−ホ−ル配線基板およびその製造方法 | |
| US20120243155A1 (en) | Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2010034430A (ja) | 配線基板及びその製造方法 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |