JP2007324559A

JP2007324559A - ファインピッチを有するマルチレイヤー回路板及びその製作方法

Info

Publication number: JP2007324559A
Application number: JP2006266329A
Authority: JP
Inventors: Shih-Ping Hsu; 許詩濱
Original assignee: Phoenix Precision Technology Corp
Current assignee: Phoenix Precision Technology Corp
Priority date: 2006-06-01
Filing date: 2006-09-29
Publication date: 2007-12-13
Also published as: US20070281464A1

Abstract

【課題】ファインピッチの精度を高めるとともに、製作工程を簡素化してコストを削減するマルチレイヤー回路板の製作方法を提供する。
【解決手段】本方法は、表面に複数の導電パッドが設けられるコア回路板を提供し、コア回路板の表面に第一誘電層を形成し、第一誘電層の表面に第二誘電層を形成し、第二誘電層に複数のパターン開口を形成し、第一誘電層の、導電パッドに対応するパターン開口にあたる箇所に複数のビア孔を形成し、第二誘電層の表面、パターン開口及びビア孔の上にシード層を形成し、シード層の上に導電金属層を電気めっきしてパターン開口の中に導電回路を形成し、ビア孔の中に導電ビアを形成し、第二誘電層表面に電気めっきされた導電金属層とシード層を除去し、各パターン開口の導電回路を分離させるステップを含む。
【選択図】図8

Description

この発明はマルチレイヤー回路板の製作方法およびその構造に関し、特にファインピッチを有するマルチレイヤー回路板の製作方法に関する。

従来の高密度ＩＣパッケージ基板とプリント回路板はいずれもビルドアップ法で積層してファインピッチを製作する。このような基板は誘電膜、ＲＣＣ（樹脂付き銅箔）またはプリプレグを圧着して製作されたものである。

それより高度なビルドアップ法として、相互に電気的に接続している上下両回路層を有する絶縁コア層を利用して基板を製作する方法も導入されている。まずスルーホールを利用して誘電膜を上下両回路層の間に圧着して熱硬化させた後、複数のビアをつくり、シード層を覆わせ、更にフォトレジスト層を利用してワイヤーパターンをつくり、導電層とビアの電気めっきを行う。最後にフォトレジスト層と露出したシード層を除去してビルドアップレイヤーを形成するとともに、上下両回路層の電気的接続を完成する。このようなプロセスは一般にＳＡＰ（セミアディティブ）法と称される。

ＳＡＰ法で製作されたパッケージ基板とプリント回路板は高い精度（線幅／線間隔L/S=15μm/15μm）のみならず、良好なインピーダンス制御と電気的特性を発揮させるワイヤー形状を有するので、高レベルのプリント回路板とフリップチップＩＣパッケージ基板に適用するのが最適である。

それにもかかわらず、ＳＡＰ法は種々の欠点を有する。まず、L/S=10μm/10μmのファインピッチをつくる場合、導線と誘電膜間の付着力低下の影響を受けて、導線の断裂と層間剥離が生じうる。なお、線幅が細くなると、導線間のフォトレジストは除去しにくくなり、製品の歩留まりと電気的特性に大きく影響する。更に、ＳＡＰ法はシード層を除去するエッチング工程を要するので、線幅と形状を維持しにくい欠点も有する。

この発明は前述の問題を解決するため、ファインピッチを有するマルチレイヤー回路板の製作方法を提供することを課題とする。

この発明はファインピッチを有するマルチレイヤー回路板の製作方法を提供する。該製作方法は、表面に複数の導電パッドが設けられるコア回路板を提供し、コア回路板の表面に第一誘電層を形成し、第一誘電層の表面に第二誘電層を形成し、第二誘電層に複数のパターン開口を形成し、第一誘電層の、導電パッドに対応するパターン開口にあたる箇所に複数のビア孔を形成し、第二誘電層の表面、パターン開口及びビア孔の上にシード層を形成し、シード層の上に導電金属層を電気めっきしてパターン開口の中に導電回路を形成し、ビア孔の中に導電ビアを形成し、第二誘電層表面に電気めっきされた導電金属層とシード層を除去し、各パターン開口の導電回路を分離させるステップを含む。

この発明はファインピッチを有するマルチレイヤー回路板の別の製作方法を提供する。該製作方法は、表面に複数の導電パッドが設けられるコア回路板を提供し、第一誘電層と第二誘電層を含んだ複合材層を提供し、複合材層の第一誘電層をコア回路板に圧着し、第二誘電層に複数のパターン開口を形成し、第一誘電層の、導電パッドに対応するパターン開口にあたる箇所に複数のビア孔を形成し、第二誘電層の表面、パターン開口及びビア孔の上にシード層を形成し、シード層の上に導電金属層を電気めっきしてパターン開口の中に導電回路を形成し、ビア孔の中に導電ビアを形成し、第二誘電層表面に電気めっきされた導電金属層とシード層を除去し、各パターン開口の導電回路を分離させるステップを含む。

この発明は更にファインピッチを有するビルドアップレイヤー回路板を提供する。該回路板は、表面に複数の導電パッドが設けられるコア回路板と、コア回路板の表面に形成される第一誘電層と、第一誘電層に形成され、導電パッドに対応する複数の導電ビアと、第一誘電層の表面に形成され、導電回路を内包する複数のパターン開口を有する第二誘電層とを含む。そのうち導電回路は導電ビアを介して導電パッドと電気的に接続されている。

この発明は更にファインピッチを有する別のビルドアップレイヤー回路板を提供する。該回路板は、第一誘電層と、第一誘電層の、導電パッドに対応するパターン開口にあたる箇所に形成される複数の導電ビアと、第一誘電層の表面に形成される第二誘電層と、第二誘電層に形成され、導電ビアと電気的に接続される複数の導電回路とを含む。

この発明は誘電層の中に複数のパターン開口とビア孔を形成し、更にパターン開口とビア孔に導電金属を埋めることにより、ファインピッチの精度を高めるとともに、製作工程を簡素化してコストを削減する。

かかる方法及び構造の特徴を詳述するために、具体的な実施例を挙げ、図示を参照して以下に説明する。

図１から図８を参照する。図１から図８はこの発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す説明図である。図１によれば、まずは表面に複数の導電パッド１１が設けられるコア回路板１０を提供する。コア回路板１０はパターン化された二層回路板、多層回路板、有機絶縁基板、無機絶縁基板、セラミック基板または金属基板である。続いて図２に示すように、コア回路板１０の表面に第一誘電層１２を形成する。更に図３に示すように、第一誘電層１２の上に第二誘電層１４を形成する。第一誘電層１２と第二誘電層１４は感光材料または非感光材料を材料として、圧着、塗布、真空圧延または印刷法でつくられたものである。なお、前述に代わるものとして、コア回路板１０に第一誘電層１２と第二誘電層１４を有する複合材（非表示）を形成することも可能である。その場合、複合材の第一誘電層１２をコア回路板１０に向けて圧着すれば、図３のような構造をつくることができる。

続いて図４に示すように、パターン化されたフォトマスク層１６を第二誘電層１４の表面に形成して回路レイアウトのパターン開口とビア孔の位置を定め、更にフォトマスク層１６を利用してドライエッチング、反応性イオンエッチング、レーザードリル、化学的現像法またはそのいずれかを合わせた方法でパターン転写を行い、第二誘電層１４と第一誘電層１２に複数のパターン開口１８とビア孔２０をつくる。第二誘電層１４が感光材料である場合、まずフォトマスク層１６を利用してフォトリソグラフィー工程を行い、パターン開口１８をつくる。そこで、もし第一誘電層１２と第二誘電層１４のいずれも感光材料であれば、まず予備硬化工程で第一誘電層１２をフォトストップ層に変化させ、更に第一誘電層の上に設けられた第二誘電層１４に対してフォトリソグラフィー工程を行う。フォトストップ層はフォトリソグラフィー工程を第一誘電層１２の表面でとめる。続いてドリル工程で第一誘電層１２に穴を開け、所要のビア孔２０を形成する。第一誘電層１２が非感光材料であり、第二誘電層１４が感光材料であるとすれば、第一誘電層１２自体がフォトストップ層となるので、その予備硬化は不要とされる。この場合、第二誘電層１４に対しフォトリソグラフィー工程を行い、ドリル工程で第一誘電層１２に穴を開けて所要のビア孔２０を形成し、更にフォトマスク層１６を除去する。

第二誘電層１４が非感光材料でつくられたとすれば、まずフォトマスク層１６を利用してエッチング工程を行って第二誘電層１４を食刻する。そこで、もし第一誘電層１２と第二誘電層１４が同一の非感光材料でつくられたとすれば、まず予備硬化工程で第一誘電層１２をエッチングストップ層に変化させ、更に第一誘電層の上に設けられた第二誘電層１４に対してエッチング工程を行う。エッチングストップ層はエッチング工程を第一誘電層１２の表面でとめる。続いてドリル工程で第一誘電層１２に穴を開けて所要のビア孔２０を形成し、最後にフォトマスク層１６を除去する（図５参照）。フォトマスク層１６は成形、塗布、印刷、スパッタリング、無電解めっき法でつくられ、その材料はドライフィルム、液体フォトレジストまたは金属マスクなどがある。第一誘電層１２と第二誘電層１４が別々の非感光材料でつくられるとすれば、まずエッチング工程に感度が低い材料を選んで第一誘電層１２とし、このような第一誘電層１２をエッチングストップ層とする。続いて第二誘電層１４をエッチングし、最後に第一誘電層１２に穴を開ける。もっとも、フォトマスク層を利用せず、前記パターン開口１８とビア孔２０をレーザーで直接につくることも可能である。

続いて図６のように、第二誘電層１４の表面にシード層２２を形成してパターン開口１８とビア孔２０を覆う。シード層２２はスパッタリング、無電解めっきまたは化学的堆積法でつくられ、クロム、銅、タンタル、金、銀、チタン、ニッケルまたは複合導電性高分子を材料とする。続いて図７のように、シード層２２に導電金属層２４を電気めっきし、パターン開口１８とビア孔２０を埋める。最後に図８のように、エッチング及び研磨工程で第二誘電層１４の表面にあるシード層２２と導電金属層２４を均一に除去し、パターン開口１８とビア孔２０を埋めた導電金属層２４を第二誘電層１４の表面から出ないように削り、導電回路２６と導電ビア２８をつくる。もっとも、図１から図８に示されるような工程をコア回路板１０の片面または両面で繰り返し、マルチレイヤー回路板をつくることも可能である。

図８はこの発明によるビルドアップレイヤー構造を掲示している。該構造は表面に複数の導電パッド１１を有するコア回路板１０と、コア回路板１０の表面に形成され、導電パッド１１に対応する複数の孔（導電ビア２８を内包）を有する第一誘電層１２と、第一誘電層１２の表面に形成され、複数のパターン開口（導電回路２６を内包）を有する第二誘電層１４とを含む。導電回路２６は導電ビア２８を介してコア回路板１０の導電パッド１１と電気的に接続し、各パターン開口の導電回路２６は第二誘電層１４で隔てられている。

図９を参照する。図９はこの発明による回路板のビルドアップレイヤー構造６０を表す説明図である。図９で描かれたビルドアップレイヤー構造６０は複数の孔（導電ビア６６を内包）を有する第一誘電層６２と、第一誘電層６２の表面に形成され、複数のパターン開口（導電回路７０を内包）を有する第二誘電層６４とを含む。導電回路７０は導電ビア６６と電気的に接続し、各パターン開口の導電回路７０は第二誘電層６４で隔てられている。もっとも前述に限らず、第一誘電層６２と第二誘電層６４を互い違いに設け、多層ビルドアップレイヤー構造を形成することも可能である。

図１０を参照する。図１０はビルドアップレイヤー構造８０が両面につくられた回路板を表す説明図である。まず機械的ドリルまたは電気めっき法でコア回路板９４にＰＴＨ（めっきスルーホール）９１と、導電パッド８１と、導電回路８３をつくる。ＰＴＨ９１は穴埋め材料８６を内包し、コア回路板９４の両面には導電パッド８１に対応する複数の孔（導電ビア９２を内包）を有する第一誘電層８２と、第一誘電層８２の表面に形成され、複数のパターン開口（導電回路８３を内包）を有する第二誘電層８４が設けられている。導電回路８３は導電ビア９２を介してコア回路板９４の導電パッド８１と電気的に接続し、各パターン開口の導電回路８３は第二誘電層８４で隔てられている。このような多層ビルドアップレイヤー構造は前記工程を繰り返し、最後にソルダーレジスト層８８で覆ってつくられたものである。もっとも図１０に限らず、コア回路板９４の片面または両面に第一誘電層８２と第二誘電層８４を互い違いに設け、多層ビルドアップレイヤー構造を形成することも可能である。

以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。

この発明はＰＢＧＡ（プラスチックボールグリッドアレイ）、ＦＣＣＳＰ（フリップチップチップスケールパッケージ）、ＣＳＰ（チップスケールパッケージ）、ＦＣＢＧＡ（フリップチップボールグリッドアレイ）、ドーターカード、モジュール基板、高密度プリント配線板、埋め込み式基板などの技術に適する。

この発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す第一説明図である。この発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す第二説明図である。この発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す第三説明図である。この発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す第四説明図である。この発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す第五説明図である。この発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す第六説明図である。この発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す第七説明図である。この発明によるファインピッチを有するマルチレイヤー回路板の製作方法を表す第八説明図である。この発明による回路板のビルドアップレイヤー構造を表す説明図である。ビルドアップレイヤー構造が両面につくられた回路板を表す説明図である。

符号の説明

１０、９４コア回路板
１１、８１導電パッド
１２、６２、８２第一誘電層
１４、６４、８４第二誘電層
１６フォトマスク層
１８パターン開口
２０ビア孔
２２シード層
２４導電金属層
２６、７０、８３導電回路
２８、６６、９２導電ビア
６０、８０ビルドアップレイヤー構造
８６穴埋め材料
８８ソルダーレジスト層
９１ＰＴＨ

Claims

ファインピッチを有するマルチレイヤー回路板の製作方法であって、
表面に複数の導電パッドが設けられるコア回路板を提供し、
コア回路板の表面に第一誘電層を形成し、
第一誘電層の表面に第二誘電層を形成し、
第二誘電層に複数のパターン開口を形成し、
第一誘電層の、導電パッドに対応するパターン開口にあたる箇所に複数のビア孔を形成し、
第二誘電層の表面、パターン開口及びビア孔の上にシード層を形成し、
シード層の上に導電金属層を電気めっきしてパターン開口の中に導電回路を形成し、ビア孔の中に導電ビアを形成し、
第二誘電層表面に電気めっきされた導電金属層とシード層を除去し、各パターン開口の導電回路を分離させるステップを含むことを特徴とするマルチレイヤー回路板の製作方法。
前記コア回路板は二層回路板、多層回路板、有機絶縁基板、無機絶縁基板、セラミック基板、または金属基板であることを特徴とする請求項１記載のマルチレイヤー回路板の製作方法。
前記第一誘電層と第二誘電層は同一または別々の材料でつくられることを特徴とする請求項１記載のマルチレイヤー回路板の製作方法。
前記第一誘電層と第二誘電層は感光材料でつくられ、前記製作方法は、予備硬化工程を実行して第一誘電層をフォトストップ層に変化させ、第二誘電層に対しフォトリソグラフィー工程を実行し、第一誘電層に対しドリル工程を実行するステップを含むことを特徴とする請求項３記載のマルチレイヤー回路板の製作方法。
前記第一誘電層は非感光材料でつくられ、前記第二誘電層は感光材料でつくられ、前記製作方法は、第一誘電層をフォトストップ層として第二誘電層に対しフォトリソグラフィー工程を実行し、第一誘電層に対しドリル工程を実行するステップを含むことを特徴とする請求項３記載のマルチレイヤー回路板の製作方法。
前記第一誘電層と第二誘電層は同一の非感光材料でつくられ、前記製作方法は、予備硬化工程を実行して第一誘電層をエッチングストップ層に変化させ、更に第二誘電層に対しエッチング工程を実行し、第一誘電層に対しドリル工程を実行するステップを含むことを特徴とする請求項３記載のマルチレイヤー回路板の製作方法。
前記第一誘電層と第二誘電層は別々の非感光材料でつくられ、前記製作方法は、エッチング工程に感度が低い材料を選んで第一誘電層とし、第一誘電層をエッチングストップ層に変化させ、第二誘電層に対しエッチング工程を実行し、第一誘電層に対しドリル工程を実行するステップを含むことを特徴とする請求項３記載のマルチレイヤー回路板の製作方法。
前記コア回路板の片面または両面に前記製作方法を繰り返してマルチレイヤー回路板を形成することを特徴とする請求項１記載のマルチレイヤー回路板の製作方法。
ファインピッチを有するマルチレイヤー回路板の製作方法であって、表面に複数の導電パッドが設けられるコア回路板を提供し、第一誘電層と第二誘電層を含んだ複合材層を提供し、複合材層の第一誘電層をコア回路板に圧着し、
第二誘電層に複数のパターン開口を形成し、第一誘電層の、導電パッドに対応するパターン開口にあたる箇所に複数のビア孔を形成し、第二誘電層の表面、パターン開口及びビア孔の上にシード層を形成し、シード層の上に導電金属層を電気めっきしてパターン開口の中に導電回路を形成し、ビア孔の中に導電ビアを形成し、第二誘電層表面に電気めっきされた導電金属層とシード層を除去し、各パターン開口の導電回路を分離させるステップを含むことを特徴とするマルチレイヤー回路板の製作方法。
前記コア回路板は二層回路板、多層回路板、有機絶縁基板、無機絶縁基板、セラミック基板、または金属基板であることを特徴とする請求項９記載のマルチレイヤー回路板の製作方法。
前記第一誘電層と第二誘電層は同一または別々の材料でつくられることを特徴とする請求項９記載のマルチレイヤー回路板の製作方法。
前記第一誘電層と第二誘電層は感光材料でつくられ、前記製作方法は、予備硬化工程を実行して第一誘電層をフォトストップ層に変化させ、第二誘電層に対してフォトリソグラフィー工程を実行し、第一誘電層に対しドリル工程を実行するステップを含むことを特徴とする請求項１１記載のマルチレイヤー回路板の製作方法。
前記第一誘電層は非感光材料でつくられ、前記第二誘電層は感光材料でつくられ、前記製作方法は、第一誘電層をフォトストップ層として第二誘電層に対しフォトリソグラフィー工程を実行し、第一誘電層に対しドリル工程を実行するステップを含むことを特徴とする請求項１１記載のマルチレイヤー回路板の製作方法。
前記第一誘電層と第二誘電層は同一の非感光材料でつくられ、前記製作方法は、予備硬化工程を実行して第一誘電層をエッチングストップ層に変化させ、更に第二誘電層に対しエッチング工程を実行し、第一誘電層に対しドリル工程を実行するステップを含むことを特徴とする請求項１１記載のマルチレイヤー回路板の製作方法。
前記第一誘電層と第二誘電層は別々の非感光材料でつくられ、前記製作方法は、エッチング工程に感度が低い材料を選んで第一誘電層とし、第一誘電層をエッチングストップ層に変化させ、第二誘電層に対しエッチング工程を実行し、第一誘電層に対しドリル工程を実行するステップを含むことを特徴とする請求項１１記載のマルチレイヤー回路板の製作方法。
前記コア回路板の片面または両面に前記製作方法を繰り返してマルチレイヤー回路板を形成することを特徴とする請求項１１記載のマルチレイヤー回路板の製作方法。
ファインピッチを有するビルドアップレイヤー回路板であって、表面に複数の導電パッドが設けられるコア回路板と、コア回路板の表面に形成される第一誘電層と、第一誘電層に形成され、導電パッドに対応する複数の導電ビアと、第一誘電層の表面に形成され、導電回路を内包する複数のパターン開口を有する第二誘電層とを含み、そのうち導電回路は導電ビアを介して導電パッドと電気的に接続されることを特徴とするビルドアップレイヤー回路板。
前記コア回路板は二層回路板、多層回路板、有機絶縁基板、無機絶縁基板、セラミック基板、または金属基板であることを特徴とする請求項１７記載のビルドアップレイヤー回路板。
前記第一誘電層と第二誘電層は同一または別々の材料でつくられることを特徴とする請求項１７記載のビルドアップレイヤー回路板。
前記コア回路板の片面または両面に前記製作方法を繰り返してマルチレイヤー回路板を形成することを特徴とする請求項１７記載のビルドアップレイヤー回路板。
ファインピッチを有するビルドアップレイヤー回路板であって、第一誘電層と、第一誘電層の、導電パッドに対応するパターン開口にあたる箇所に形成される複数の導電ビアと、第一誘電層の表面に形成される第二誘電層と、第二誘電層に形成され、導電ビアと電気的に接続される複数の導電回路とを含むことを特徴とするビルドアップレイヤー回路板。
前記第一誘電層と第二誘電層は同一または別々の材料でつくられることを特徴とする請求項２１記載のビルドアップレイヤー回路板。