TWI617225B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI617225B
TWI617225B TW100147415A TW100147415A TWI617225B TW I617225 B TWI617225 B TW I617225B TW 100147415 A TW100147415 A TW 100147415A TW 100147415 A TW100147415 A TW 100147415A TW I617225 B TWI617225 B TW I617225B
Authority
TW
Taiwan
Prior art keywords
layer
hole
insulating layer
circuit
forming
Prior art date
Application number
TW100147415A
Other languages
English (en)
Other versions
TW201247057A (en
Inventor
李尚銘
尹星雲
李赫洙
李誠遠
全起道
Original Assignee
Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100134489A external-priority patent/KR101231343B1/ko
Priority claimed from KR1020100134488A external-priority patent/KR101251749B1/ko
Application filed by Ｌｇ伊諾特股份有限公司 filed Critical Ｌｇ伊諾特股份有限公司
Publication of TW201247057A publication Critical patent/TW201247057A/zh
Application granted granted Critical
Publication of TWI617225B publication Critical patent/TWI617225B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明關於一種印刷電路板及其製造方法。該印刷電路板包括一核心絕緣層；至少一貫孔穿越該核心絕緣層；一內層電路層埋覆在該核心絕緣層中；以及一外層電路層在該核心絕緣層的一上表面或一下表面上，其中該貫孔包括一第一部份、一第二部份在該第一部份之下方、一第三部份在該第一和該第二部份之間、以及至少一阻隔層包含不同於該第一至該第三部份之一金屬。該內層電路層和該貫孔係為同時形成，因此減少製程步驟。由於提供奇數的電路層，該印刷電路板含有輕和薄的結構。

Description

印刷電路板及其製造方法
本發明係主張關於2010年12月24日申請之韓國專利案號10-2010-0134488和2010年12月24日申請之韓國專利案號10-2010-0134489之優先權。藉以引用的方式併入本文用作參考。
本發明係關於一種印刷電路板及其製造方法。
印刷電路板(PCB)為使用一導電材料，例如：銅，來印刷電路線路圖形於一絕緣基板而形成。印刷電路板為一種在黏著電子部件於其上前的一板體。亦即，印刷電路板為一電路板，在該電路板中，黏著位置已被定義在一平面板體上以黏著各種形式的電子裝置，而且電路圖形係被固定印刷在該平面板體上以將電子裝置彼此連接。
PCB可分成單層PCB和多層PCB，例如一疊板(build-up board)。
疊板，亦即，多層PCB，其係一層層的製造出且多層PCB的品質係經評量以改善多層PCB的生產率。此外，互連線(interconnection lines)係精確地連接以製造出高密度和小尺寸的PCB。根據疊層製程，互連線形成在層與層之間以透過形成在層間的通孔(via holes)連接各層。另外，可使用雷射製程代替機械鑽孔來形成微尺寸(micro size)的通孔。
圖1為根據習知技術繪示一多層PCB的剖視圖。
參照圖1，根據習知技術的多層PCB 10包括一核心絕緣層1；形成在核心絕緣層1上和下的內層電路圖形層3、4；埋覆內層電路圖形層3、4的上和下絕緣層5、6；以及分別形成在上和下絕緣層5、6上的外層電路圖形層7、8。
一導電埋孔(conductive via)2和多個導電通孔(conductive via holes)形成在核心絕緣層1以及上和下絕緣層5、6中以電性連接內層電路圖形層3、4至外層電路圖形層7、8。
根據習知技術，具有上述結構的多層PCB 10可藉由形成偶數個電路圖形層(如圖1所示的四層)來製造。在設置該些絕緣層後，作為外層的兩絕緣層係透過鑽孔作業或雷射製程彼此電性連接。然而，由於該些電路圖形層的數量係限制在偶數數量，基板的厚度可能增加，因此多層PCB 10可能無法應用在可攜式電子產品或為輕薄結構的基板，例如：半導體晶片。
實施例提供一種具有新穎結構的印刷電路板及其製造方法。
實施例提供一種印刷電路板包括奇數層電路層及其製造方法。
根據實施例，一印刷電路板包括一核心絕緣層、至少一貫孔(via)穿越該核心絕緣層、一內層電路層被埋覆在該核心絕緣層中、以及一外層電路層在該核心絕緣層的上表面或下表面上，其中該貫孔包括一第一部份、低於該第一部份的一第二部份、在該第一和該第二部份之間的一第三部份、以及至少一阻隔層包含不同於第一至第三部份之金屬的一金屬。
根據實施例，一種印刷電路板的製造方法包括以下步驟：提供具有一疊層結構的一金屬基板，該疊層結構包括一第一金屬層、一第二金屬層、一第三金屬層以及一阻隔層在該第一至該第三金屬層之中；藉由蝕刻該金屬基板的第一金屬層形成一貫孔的第一部份；藉由蝕刻該金屬基板的第二金屬層形成一連接部和一內層電路層於該貫孔的第一部份下方；藉由蝕刻該金屬基板的第三金屬層形成該貫孔的一第二部份在該連接部的下方；形成一絕緣層以埋覆該貫孔；以及形成一外層電路層於該絕緣層的一上表面或一下表面。
根據實施例，該內層電路層和該些貫孔係同時地形成，因此製程步驟得以減少。此外，由於該印刷電路板包括奇數個電路層，該印刷電路板可具有輕薄結構。
此外，該些貫孔係埋覆在該多層印刷電路板絕緣層中，所以能夠改善散熱功能。由於並未採用電鍍法來形成該些貫孔，製造成本得以減少。
再者，該些貫孔和該內層電路層藉由使用包括複數個堆疊金屬的金屬基板所形成，所以該基板能夠在製造過程中防止被彎曲。
在後文中，實施例將參照圖示進行詳細說明，因此熟知此技藝者可藉由實施例而輕易實現。然而，實施例可有各種不被限定的修改。
在下方的描述裡，當一部份被指稱其包括一元件，除非文意另指，該部份不排除另一元件且更包括任一元件。
在圖式中出現的每一層的厚度和尺寸可能因方便性或明確性之目的而被誇大、省略或示意性繪示。此外，元件的尺寸並未完全地反應一真實尺寸。在下方描述中，相同的元件將以相同元件符號標示。
在實施例的描述中，應該理解，當一層(或膜)、一區域、或一片體被指出在任一層(或膜)、任一區域、或任一片體上或下方時，其可直接或間接地在另一層(或膜)、區域、或片體，或者也可出現一或多個中介層。
根據實施例，透過蝕刻製程，一貫孔和一內層電路層係同時地形成。因此，一包括奇數個電路層的多層印刷電路板(PCB)能不使用電鍍法而形成。
在後文中，根據實施例的PCB將參照圖2至圖17進行說明。
圖2繪示根據第一實施例的PCB剖視圖。
參照圖2，根據實施例的PCB 100包括一核心絕緣層，其形成有一第一絕緣層120和一第二絕緣層125；多個貫孔115形成在該核心絕緣層中；一內層電路層111形成在該核心絕緣層中；以及第一和第二外層電路層131、135、145分別形成在第一和第二絕緣層120、125上。
第一絕緣層120形成在第二絕緣層125上，且一附加絕緣層(未繪示)可出現在第一和第二絕緣層120、125之間。
第一和第二絕緣層120、125可包括一熱固性高分子基板；一熱塑性高分子基板；一陶瓷基板或一有機/無機複合基板。第一和第二絕緣層120、125可包括高分子樹脂，例如：環氧化合物絕緣樹脂，或聚醯亞胺樹脂(polyimide resin)。此外，第一和第二絕緣層120、125可藉由使用包括固體組分的樹脂而形成，例如：玻璃織維。
第一和第二絕緣層120、125可藉由使用相同的材料而形成。
第一和第二絕緣層120、125可分別具有30 μm至80 μm之範圍內的厚度。
具有第一和第二絕緣層120、125疊層結構的核心絕緣層之厚度在60 μm至160 μm的範圍內，較佳者，在60 μm至140 μm的範圍內。而該些貫孔115和該內層電路層111形成在該核心絕緣層中。
該些貫孔115為導電貫孔，穿透第一和第二絕緣層120、125。貫孔115在第一和第二絕緣層120、125之間的界面具有最大寬度d1。每一貫孔115的寬度在當其往第一和第二絕緣層120、125之上表面延伸時逐漸地變窄。因此，與第一和第二絕緣層120、125上表面接觸之每一貫孔115的部份具有最小寬度d2，所以貫孔115具有六邊形的剖面形狀。
貫孔115的寬度d1、d2在約20 μm至約100 μm的範圍內。
貫孔115為一種導電貫孔，且能藉由使用包括Cu的合金來形成。
貫孔115包括一第一部份115a埋覆在第一絕緣層120中，且藉由包括Cu的合金來形成；一第二部份115b埋覆在第二絕緣層125中第一部份115a之下方，且由與第一部份115a相同的合金所形成；以及一第三部份115c插設在第一和第二部份115a、115b之間，且由與第一和第二部份115a、115b相同的合金所形成。
同時，第一和第二阻隔層115d、115e形成在第一至第三部份115a、115b、115c中的界面(boundaries)。
詳細而言，第一阻隔層115d形成在第一部份115a和第三部份115c之間，而第二阻隔層115e形成在第三部份115c和第二部份115b之間。
第一和第二阻隔層115d、115e藉由使用不同於第一至第三部份115a、115b、115c之金屬所形成。第一和第二阻隔層115d、115e的金屬具有相對於第一至第三部份115a、115b、115c之金屬的蝕刻選擇比(etching selectivity)。
第三部份115c形成在貫孔115中心，而第三部份115c的下表面或第二阻隔層115e的下表面可具有貫孔115的最大寬度d1。
第一至第三部份115a、115b、115c能藉由使用包括Cu之合金所形成，而第一和第二阻隔層115d、115e能藉由使用包括Ni、Fe、Co、Mo、Cr或Pd之合金來形成。
第一和第二部份115a、115b具有之厚度在20 μm至70 μm的範圍內，而第三部份115c具有之厚度在5 μm至70 μm的範圍內。
第一和第二阻隔層115d、115e具有的厚度小於第三部份115c的厚度。較佳者，第一和第二阻隔層115d、115e具有約10 μm或更少的厚度。
內層電路層111形成在第二絕緣層125上。內層電路層111的電路圖形具有之厚度在5 μm至30 μm的範圍內，和約50 μm或更少的寬度，較佳者為30 μm，因此能形成微型圖形(micro pattern)。
內層電路層111具有一矩形剖面狀。
內層電路層111藉由使用與貫孔115第三部份115c相同的材料所形成，而第二阻隔層115e部份形成在內層電路層111的下方。
第二阻隔層115e可被省略。
包括連接至貫孔115和電路圖形131的貫孔焊墊135、145的外層電路層131、135、145分別形成在第一和第二絕緣層120、125的上和下表面上。
外層電路層131、135、145可分成形成在該核心絕緣層上的第一外層電路層131、135和形成在該核心絕緣層下方的第二外層電路層145。
外層電路層131、135、145可形成具有30 μm/30 μm線路/間距(line/space)的微型圖形。為達此目的，可沉積(deposite)厚度範圍為6 μm至30 μm的一銅層，然後該銅層經蝕刻以形成外層電路層131、135、145。
雖然描述外層電路層131、135、145形成在以一單層形式的核心絕緣層上和下方，但實施例並非限定於此。舉例而言，在形成用來埋覆該些外層電路層131、135、145之上絕緣層於第一和第二絕緣層120、125上之後，該電路層能形成在上絕緣層上以形成多層PCB。
如上所述，由於內層電路層111埋覆在PCB 100的核心絕緣層，具有根據實施例數量為2n+1(n為正整數)的電路層得以形成。此外，在以該核心絕緣層為基礎下，絕緣層具有與電路層相同的數量，因此得以防止PCB往一方向彎曲。
因此，奇數的電路層得以在不增加絕緣層的數量下形成。此外，由於包括導電材料的複數個貫孔115形成在該核心絕緣層中，散熱效率得以改善。
在後文中，將參照圖3至圖17說明圖2之PCB的製造方法。
首先，準備如圖3所示的一導電金屬基板110。
導電金屬基板110可藉由使用包括Cu的一合金而形成為一捲狀箔片(rolled foil)或一電解箔片(electrolytic foil)。導電金屬基板110可根據產品規格而具有各種厚度。導電金屬基板110為具有一第一金屬層110a、一第二金屬層110b、以及一第三金屬層110c的疊層結構。
第一至第三金屬層110a、110b、110c可藉由使用包括Cu的合金來形成。第一和第二阻隔金屬層110d、110e形成在第一至第三金屬層110a、110b、110c中。第一和第二阻隔金屬層110d、110e包含的金屬具有相對於第一至第三金屬層110a、110b、110c之金屬的蝕刻選擇比(etching selectivity)。
第一和第二阻隔金屬層110d、110e可藉由使用包括Ni、Fe、Co、Mo、Cr或Pd的合金來形成。此外，第一和第二阻隔金屬層110d、110e的厚度較第二金屬層110b的厚度薄。
根據實施例，金屬基板110的厚度最好在80 μm至170 μm的範圍內。金屬基板110的表面可透過一表面處理製程來處理，例如酸洗(pickling)或沖洗(flushing)。
然後，如圖4所示，一光阻膜116貼附至金屬基板110的上表面上。
光阻膜116形成一蝕刻圖形以用來蝕刻金屬基板110。光阻膜116可具有在15 μm至30 μm的範圍內的各種厚度，且可採用UV曝光型光阻膜和LDI曝光型光阻膜。
之後，如圖5所示，光阻膜116經曝光和顯影製程以形成一光阻圖形(未繪示)，且金屬基板110藉由使用該光阻圖形作為光罩(mask)來進行蝕刻，藉以形成貫孔115的第一部份115a。
然後，部份的金屬基板110藉由使用濕蝕刻溶液來濕蝕刻(wet etched)，例如氯化銅(cupric chloride)和氯化鐵(iron chloride)，來形成貫孔115的第一部份115a。由於第一金屬層110a和第一阻隔金屬層110d之間的蝕刻選擇比關係，當形成第一部份115a時，僅有第一金屬層110a被蝕刻。
如圖5所示，在貫孔115的第一部份115a被蝕刻之後，光阻圖形藉由使用NaOH稀釋溶液而分離(delaminated)。
接著，如圖6所示，一光阻膜117形成在第一部份115a和第一阻隔金屬層110d的一暴露出的前表面(front surface)。
為了藉由使用第二金屬層110b形成內層電路層111，形成在第一阻隔金屬層110d之部份的光阻膜117，經曝光和顯影製程以形成一光阻圖形118如圖7所示，而第一阻隔金屬層110d藉由使用該光阻圖形118作為光罩來進行蝕刻，藉以形成一光罩圖形119。
之後，形成在光罩圖形119下方的第二金屬層110b係藉由使用一種不同於用來蝕刻光罩圖形119的蝕刻溶液來選擇性蝕刻，藉以形成內層電路層111的一第一區域111a和貫孔115的第三部份115c如圖8所示。
當形成在第二金屬層110b下方的第二阻隔層110e暴露出時，停止蝕刻製程而形成內層電路層111的第一區域111a。內層電路層111的第一區域111a具有一矩形剖面狀且形成有光罩圖形119於其上。
之後，如圖9所示，當光罩圖形119和暴露出的第二阻隔金屬層110e被移除後，內層電路層111分成藉由第二金屬層110b所形成的第一區域111a和藉由第二金屬阻隔層110e所形成的第二區域111b。
然後，如圖10所示，第一絕緣層120以貫孔115的第一和第三部份115a、115c和內層電路層111能被埋覆在第一絕緣層120中的方式來形成。
第一絕緣層120得以藉由使用具有固體組分(solid component)的熱固性樹脂或熱塑性樹脂來形成，例如：玻璃織維、或無固體組分的熱固性樹脂或熱塑性樹脂。第一絕緣層120可具有約30 μm至約80 μm之範圍內的厚度。
之後，一銅箔層130形成在第一絕緣層120上。
銅箔層130係為一金屬層作為第一外層電路層131、135的一基部(base)且具有6 μm至30 μm之範圍內的厚度，因此線路/間距得以形成為30 μm/30 μm。較佳者，銅箔層130具有6 μm至20 μm之範圍內的厚度，因此線路/間距得以形成為15 μm/15 μm或更小。
第一絕緣層120和銅箔層130能藉由使用CCL(銅箔基板)而形成。
之後，如圖11所示，光阻膜136分別形成在銅箔層130上和金屬基板110之下。
形成在金屬基板110的光阻膜136下方作為一基部以形成一光阻圖形，該光阻圖形用來形成貫孔115的第二部份115b和內層電路層111。此外，形成在銅箔層130上的光阻膜136作為一基部，以形成一光阻圖形在金屬基板110下方，且在對於金屬基板110的蝕刻製程中作為一保護膜以保護銅箔層130。
因此，形成在銅箔層130上的光阻膜136得以被一保護膜或一保護有機層來取代以及得以被省略。
然後，如圖12所示，形成在金屬基板110下方之光阻膜136經顯影以形成光阻圖形，而金屬基板110藉由使用該光阻圖形作為一光罩來進行蝕刻，藉以形成在貫孔115之第一部份115a下方的第二部份115b。
可進行蝕刻製程直到暴露出第二阻隔金屬層110e，所以第二阻隔金屬層110e係暴露在內層電路層111的下表面。
如此，透過蝕刻製程，貫孔115的上和下部份分成第一至第三部份115a、115b、115c，因此貫孔115具有六邊形剖面狀，其中貫孔115的中心具有最大寬度d1，而從貫孔115的中心至貫孔115的外部的寬度逐漸變窄。
當貫孔115的第二部份115b被形成時，光阻圖形係被分離。然後，如圖13所示，設置第二絕緣層125，因此貫孔115的第一部份115a得以被埋覆在第二絕緣層125中，且一銅箔層140係設置在第二絕緣層125上。
第二絕緣層125和銅箔層140的材料和厚度可與第一絕緣層120和形成在第一絕緣層120上的銅箔層130之材料和厚度相同。
然後，如圖14所示，該些光阻膜146係分別貼附至銅箔層130、140上。
該些光阻膜146可具有在15 μm至30 μm之不同的厚度範圍，並且可採用UV曝光型光阻膜和LDI曝光型光阻膜。
之後，該些光阻膜146經曝光和顯影製程，因此該些光阻圖形148分別形成在銅箔層130、140上，如圖15所示。然後，該些銅箔層130、140藉由使用該些光阻圖形148作為光罩進行蝕刻，藉以形成焊墊(pad)135、145和電路圖形131，如圖16所示。
焊墊135、145和電路圖形131可構成形成在第一絕緣層120和第二外層電路層145上的第一外層電路層131、135。第一外層電路層131、135包括上焊墊135和上電路圖形131。上焊墊135連接至貫孔115第一部份115a，而上電路圖形131包括與上焊墊135銅箔層130相同的銅箔層130。第二外層電路層145包括下焊墊145和一下電路圖形(未繪示)。下焊墊145連接至貫孔115第二部份115b，而該下電路圖形包括與下焊墊145銅箔層140相同的銅箔層140。
最後，如圖17所示，外層電路層131、135、145的電路圖形131係被埋覆，且形成一覆蓋膜(coverlay)150以暴露出焊墊135、145。
如此，不同於習知技術，通孔(via hole)係藉由在絕緣層鑽孔而形成，而埋孔(via)係藉由埋覆該通孔而形成。實施例在形成貫孔115之後藉由蝕刻金屬基板110而形成埋覆貫孔115的絕緣層120、125，藉以減少製造成本。此外，由於內層電路層111藉由使用與貫孔115相同的金屬基板來形成，製造步驟得以減少。
在後文中，根據第二實施例的一PCB將參照圖18進行說明。
參照圖18，根據第二實施例的PCB 200包括一核心絕緣層，其形成有一第一絕緣層120和一第二絕緣層125；複數個貫孔115形成在該核心絕緣層中；一內層電路層112形成在該核心絕緣層中；以及第一和第二外層電路層131、135、145分別形成在第一和第二絕緣層120、125上。
第一絕緣層120形成在第二絕緣層125上，且一附加絕緣層可出現在第一和第二絕緣層120、125之間。
第一和第二絕緣層120、125可藉由使用包括固體組分的樹脂而形成，例如：玻璃織維。第一和第二絕緣層120、125可藉由使用相同的材料而形成。
第一和第二絕緣層120、125具有一疊層結構以形成該核心絕緣層。該核心絕緣層可具有約60 μm至約140 μm之範圍內的厚度。貫孔115和內層電路層112形成在該核心絕緣層中。
該些貫孔115為導電貫孔，穿透第一和第二絕緣層120、125。貫孔115在第一和第二絕緣層120、125之間的界面具有最大寬度d1。每一貫孔115的寬度在當其往第一和第二絕緣層120、125之上表面延伸時逐漸地變窄。因此，貫孔115具有一六邊形的剖面形狀。
貫孔115的寬度d1、d2在約20 μm至約100 μm的範圍內。
貫孔115為一種導電貫孔，且能藉由使用包括Cu的合金而形成。
貫孔115包括一第一部份115a埋覆在第一絕緣層120中，且藉由包括Cu的合金所形成；一第二部份115b埋覆在第二絕緣層125中第一部份115a之下方，且由與第一部份115a相同的合金所形成；以及一第三部份115c插設在第一和第二部份115a、115b之間，且由與第一和第二部份115a、115b相同的合金所形成。
同時，第一和第二阻隔層115d、115e形成在第一至第三部份115a、115b、115c中的界面。
詳細而言，第一阻隔層115d形成在第一部份115a和第三部份115c之間，而第二阻隔層115e形成在第三部份115c和第二部份115b之間。
第一和第二阻隔層115d、115e藉由使用不同於第一至第三部份115a、115b、115c之金屬所形成。第一和第二阻隔層115d、115e的金屬具有相對於第一至第三部份115a、115b、115c之金屬的蝕刻選擇比(etching selectivity)。
第三部份115c形成在貫孔115中心，而第三部份115c的下表面可具有貫孔115的最大寬度d1。
第一至第三部份115a、115b、115c能藉由使用包括Cu的合金所形成，而第一和第二阻隔層115d、115e能藉由使用包括Ni、Fe、Co、Mo、Cr或Pd之合金所形成。
第一和第二部份115a、115b具有之厚度在20 μm至70 μm的範圍內，而第三部份115c具有之厚度在5 μm至70 μm的範圍內。
第一和第二阻隔層115d、115e具有的厚度小於第三部份115c的厚度。較佳者，第一和第二阻隔層115d、115e具有約10 μm或更少的厚度。
內層電路層112具有一矩形剖面狀，且具有約60 μm或更少的寬度，較佳者為50 μm，因此得以形成微型圖形(micro pattern)。
內層電路層112由使用與貫孔115的第三部份115c相同的材料所形成。
包括連接至貫孔115和電路圖形131的貫孔焊墊(via pads)135、145之外層電路層131、135、145係分別形成在第一和第二絕緣層120、125之上和下表面上。
外層電路層131、135、145形成在第一和第二絕緣層120、125的表面上，而內層電路層112形成在第二絕緣層125上。
外層電路層131、135、145可藉由設置銅箔層，然後蝕刻該銅箔層而形成。
在如圖18所示的PCB 200中，內層電路層112的電路圖形具有一矩形剖面狀，其對稱地形成在第一和第二絕緣層120、125之間的界面類似於貫孔115。埋覆在第一絕緣層120中的區域包含與貫孔115第三部份115c相同的材料，而埋覆在第二絕緣層125中的區域包含與貫孔115第三部份115c相同的材料。
如圖18所示的內層電路層112可藉由使用如圖3至圖17所示的製造方法而形成。在如圖11和12所示的製程中，當貫孔115的第二部份115b被形成時，將被埋覆在內層電路層112的第二絕緣層125中之區域可被同時形成。
如上所述，由於根據實施例，內層電路層112被埋覆PCB 200的核心絕緣層中，具有數量為2n+1(n為正整數)的電路層得以形成。此外，在以該核心絕緣層為基礎下，絕緣層具有與電路層相同的數量，因此得以防止PCB往一方向彎曲。
因此，奇數的電路層得以在不增加絕緣層的數量下形成。此外，由於包括導電材料的貫孔115形成在該核心絕緣層中，散熱效率得以改善。
此外，金屬基板的一中介層係藉由使用一雜原子金屬(hetero metal)而形成，所以該基板能夠在製造過程中防止被彎曲。
在後文中，根據第三實施例的一PCB將參照圖19至36進行說明。
圖19繪示根據第三實施例之一印刷電路板的剖視圖。
參照圖19，根據第三實施例的PCB 300包括一核心絕緣層，其形成有一第一絕緣層320和一第二絕緣層325；複數個貫孔315形成在該核心絕緣層中；一內層電路層311形成在該核心絕緣層中；以及第一和第二外層電路層331、335、345分別形成在第一和第二絕緣層320、325上。
第一絕緣層320形成在第二絕緣層325上，且一附加絕緣層(未繪示)可出現在第一和第二絕緣層320、325之間。
第一和第二絕緣層320、325可包括一熱固性高分子基板、一熱塑性高分子基板、一陶瓷基板或一有機/無機複合基板。第一和第二絕緣層320、325可包括高分子樹脂，例如：環氧化合物絕緣樹脂，或聚醯亞胺樹脂。此外，第一和第二絕緣層320、325可藉由使用包含固體組分的樹脂而形成，例如：玻璃織維。
第一和第二絕緣層320、325可藉由使用相同的材料而形成。
第一和第二絕緣層120、125可分別具有30 μm至80 μm之範圍內的厚度。
具有第一和第二絕緣層320、325疊層結構的核心絕緣層之厚度在60 μm至160 μm的範圍內，較佳者，在60 μm至140 μm的範圍內。
黏著層360、365形成在該核心絕緣層的表面上。詳細而言，黏著層360、365係分別形成在第一絕緣層320的上表面和第二絕緣層325的下表面上。
黏著層360、365被提供來強化第一與第二絕緣層320、325和電路層331、335、345之間的黏著強度。黏著層360、365可為包括矽烷(silane)的一底層樹脂(primer resin)層，且可具有約10 μm或更少的厚度。
該些貫孔315和內層電路層311形成在該核心絕緣層中。
該些貫孔315為導電貫孔，穿透第一和第二絕緣層320、325。貫孔315在第一和第二絕緣層320、325之間的界面具有最大寬度d1。每一貫孔315的寬度在當其往第一和第二絕緣層320、325之上表面延伸時逐漸地變窄。因此，與第一和第二絕緣層320、325上表面接觸之每一貫孔315的部份具有最小寬度d2，因此貫孔315具有一六邊形的剖面形狀。
貫孔315的寬度d1、d2在約20 μm至約300 μm的範圍內。
貫孔315為一種導電貫孔，且能藉由使用包括Cu的合金所形成。
貫孔315包括一第一部份315a埋覆在第一絕緣層320中，且藉由包括Cu的合金所形成；一第二部份315b埋覆在第二絕緣層325中第一部份315a之下方，且由與第一部份315a相同的合金所形成；以及一第三部份315c插設在第一和第二部份315a、315b之間，且由與第一和第二部份315a、315b相同的合金所形成。
同時，第一和第二阻隔層315d、315e形成在第一至第三部份315a、315b、315c中的界面。
詳細而言，第一阻隔層315d形成在第一部份315a和第三部份315c之間，而第二阻隔層315e形成在第三部份315c和第二部份315b之間。
第一和第二阻隔層315d、315e藉由使用不同於第一至第三部份315a、315b、315c之金屬所形成。第一和第二阻隔層315d、315e的金屬具有相對於第一至第三部份315a、315b、315c之金屬的蝕刻選擇比(etching selectivity)。
第三部份315c形成在貫孔315中心，而第三部份315c的下表面或第二阻隔層315e的下表面可含有貫孔315的最大寬度d1。
第一至第三部份315a、315b、315c能藉由使用包括Cu之合金而形成，而第一和第二阻隔層315d、315e能藉由使用包括Ni、Fe、Co、Mo、Cr或Pd之合金所形成。
第一和第二部份315a、315b具有之厚度在20 μm至70 μm的範圍內，而第三部份315c具有之厚度在5 μm至70 μm的範圍內。
第一和第二阻隔層315d、315e具有的厚度小於第三部份315c的厚度。較佳者，第一和第二阻隔層315d、315e具有約10 μm或更少的厚度。
內層電路層311形成在第二絕緣層325上。內層電路層311的電路圖形具有之厚度在5 μm至30 μm的範圍內，以及約50 μm或更少的寬度，較佳者為30 μm，因此能形成微型圖形(micro pattern)。
內層電路層311具有一矩形剖面狀。
內層電路層311藉由使用與貫孔315的第三部份315c相同的材料所形成，而第二阻隔層315e係部份形成在內層電路層311的下方。
第二阻隔層315e可被省略。
包括連接至貫孔315和電路圖形331的貫孔焊墊335、345之外層電路層331、335、345分別形成在第一和第二絕緣層320、325的上和下表面上。
外層電路層331、335、345可分成形成在該核心絕緣層上的第一外層電路層331、335和形成在該核心絕緣層下方的第二外層電路層345。
外層電路層331、335、345可藉由電鍍材料透過半加成製程(semi-additive process,SAP)而形成。
雖然描述外層電路層331、335、345形成在以一單層形式的核心絕緣層上和下方，但實施例並非限定於此。舉例而言，在形成用來埋覆外層電路層331、335、345的一上絕緣層於第一和第二絕緣層320、325上之後，電路層可形成在上絕緣層上以形成多層PCB。
如上所述，由於根據實施例，內層電路層311埋覆在PCB 300的核心絕緣層中，具有數量為2n+1(n為正整數)的電路層得以形成。此外，在以該核心絕緣層為基礎下，絕緣層具有與電路層相同的數量，因此得以防止PCB往一方向彎曲。
因此，奇數的電路層得以在不增加絕緣層的數量下形成。此外，由於包括導電材料的貫孔315形成在該核心絕緣層中，散熱效率得以改善。
此外，由於包含底層樹脂的黏著層360、365形成在絕緣層320、325和外層電路層331、335、345之間，可促進外層電路層331、335、345的電鍍作業，因此得以改善絕緣層320、325和外層電路層331、335、345之間的黏著強度。
在後文中，圖19之PCB的製造方法將參照圖20至36進行說明。
首先，準備如圖20所示的一導電金屬基板310。
導電金屬基板310可藉由使用包括Cu的合金而形成為一捲狀箔片(rolled foil)或一電解箔片(electrolytic foil)。導電金屬基板310可根據產品規格而具有各種厚度。導電金屬基板310為具有一第一金屬層310a、一第二金屬層310b、以及一第三金屬層310c的疊層結構。
第一至第三金屬層310a、310b、310c可藉由使用包括Cu的合金而形成。第一和第二阻隔金屬層310d、310e形成在第一至第三金屬層310a、310b、310c中。第一和第二阻隔金屬層310d、310e包含的金屬具有相對於第一至第三金屬層310a、310b、310c之金屬的蝕刻選擇比(etching selectivity)。
第一和第二阻隔金屬層310d、310e可藉由使用包括Ni、Fe、Co、Mo、Cr或Pd的合金所形成。此外，第一和第二阻隔金屬層310d、310e的厚度較第二金屬層310b的厚度薄。
根據實施例，金屬基板310的厚度最好在80 μm至170 μm的範圍內。金屬基板310的表面可透過一表面處理製程來處理，例如酸洗或沖洗。
然後，如圖21所示，一光阻膜316貼附至金屬基板310的上表面上。
光阻膜316形成一蝕刻圖形以用來蝕刻金屬基板310。光阻膜316可具有各種厚度在15 μm至30 μm的範圍內，且可採用UV曝光型光阻膜和LDI曝光型光阻膜。
之後，如圖22所示，光阻膜316經曝光和顯影製程以形成一光阻圖形(未繪示)，且金屬基板310藉由使用該光阻圖形作為光罩(mask)來進行蝕刻，藉以形成貫孔315的第一部份315a。
然後，部份的金屬基板310藉由使用濕蝕刻溶液來進行濕蝕刻，例如氯化銅(cupric chloride)和氯化鐵(iron chloride)，以形成貫孔315的第一部份315a。由於第一金屬層310a和第一阻隔金屬層310d之間的蝕刻選擇比關係，當形成有第一部份315a時，僅有第一金屬層310a被蝕刻。
如圖22所示，在貫孔315的第一部份315a被蝕刻後，光阻圖形藉由使用NaOH稀釋溶液而分離。
接著，如圖23所示，一光阻膜317形成在第一部份315a和第一阻隔金屬層310d的一暴露出的前表面(front surface)。
為了使用第二金屬層310b來形成內層電路層311，形成在第一阻隔金屬層310d的部份光阻膜317，經曝光和顯影製程以形成一光阻圖形318如圖24所示。且藉由使用該光阻圖形318作為光罩來對第一阻隔金屬層310d進行蝕刻，藉以形成一光罩圖形319。
之後，形成在光罩圖形319下方的第二金屬層310b係藉由使用一種不同於用來蝕刻光罩圖形319的蝕刻溶液來選擇性蝕刻，藉以形成內層電路層311的一第一區域311a和貫孔315的第三部份315c如圖25所示。
當形成在第二金屬層310b下方的第二阻隔層310e暴露出時，停止蝕刻製程而形成內層電路層311的第一區域311a。內層電路層311的第一區域311a具有一矩形剖面狀且形成有光罩圖形319於其上。
之後，如圖26所示，當光罩圖形319和暴露出的第二阻隔金屬層310e被移除後，內層電路層311分成藉由第二金屬層310b所形成的第一區域311a和藉由第二金屬阻隔層310e所形成的第二區域311b。
然後，如圖27所示，第一絕緣層320以貫孔315的第一和第三部份315a和315c和內層電路層311能被埋覆在第一絕緣層320中的方式形成。
第一絕緣層320得以藉由使用具有固體組分(solid component)的熱固性樹脂或熱塑性樹脂來形成，例如：玻璃織維、或無固體組分的熱固性樹脂或熱塑性樹脂。第一絕緣層320可具有約30 μm至約80 μm之範圍內的厚度。
之後，黏著層360和一銅箔層361形成在第一絕緣層320上。
銅箔層361作為半加成製程(SAP)的一基部(base)，而黏著層360貼附至第一絕緣層320上。黏著層360包括底層樹脂。
詳細而言，黏著層360包括包含矽烷的底層樹脂。包含底層樹脂的黏著層360以底漆包覆銅箔(primer coated copper foil,PCF)的方式塗覆在銅箔層361上。
貫孔315的上表面透過黏著層360而被擠壓以與銅箔層361接觸。
之後，如圖28所示，光阻膜336分別形成在銅箔層361上和金屬基板310下方。
形成在金屬基板310下方的光阻膜336作為一基部以形成一光阻圖形。該光阻圖形用來形成貫孔315的第二部份315b和內層電路層311。此外，形成在銅箔層361上的光阻膜336作為一基部以形成一光阻圖形在金屬基板310下方，以及在對於金屬基板310的蝕刻製程中作為一保護膜以保護銅箔層361。
因此，形成在銅箔層361上的光阻膜336得以一保護膜或一保護有機層來取代以及得以被省略。
然後，如圖29所示，形成在金屬基板310下方之光阻膜336經顯影以形成光阻圖形，而金屬基板310藉由使用該光阻圖形作為一光罩來進行蝕刻，藉以形成在貫孔315之第一部份315a下方的第二部份315b。
可進行蝕刻製程直到暴露出第二阻隔金屬層310e，所以第二阻隔金屬層310e係暴露在內層電路層311的下表面。
如此，透過蝕刻製程，貫孔315的上和下部份分成第一至第三部份315a、315b、315c，因此貫孔315具有六邊形剖面狀，其中貫孔315的中心具有最大寬度d1，而從貫孔315的中心至貫孔315的外部的寬度逐漸變窄。
當貫孔315的第二部份315b被形成時，光阻圖形係被分離。然後，如圖30所示，設置第二絕緣層325，因此貫孔315的第一部份315a得以被埋覆在第二絕緣層325中，且一銅箔層366設置在第二絕緣層325上。
第二絕緣層325和銅箔層366的材料和厚度可與第一絕緣層320和形成在第一絕緣層320上的銅箔層361之材料和厚度相同。
之後，如圖31所示，銅箔層361、366係被移除，因此在銅箔層361、366下方的黏著層360、365得以暴露出。
為進行半加成製程(SAP)，銅箔層361、366係被完全蝕刻。另外可執行除膠渣(desmear)製程以從黏著層360、365移除雜質和提供照度(intensity of illumination)。
之後，如圖32所示，透過無電電鍍製程，一種子層332形成在黏著層360、365上。
亦即，種子層332可由使用Cu的無電電鍍製程而形成。種子層332形成在黏著層360、365上和在貫孔315暴露出的上和下表面上，且種子層332具有3 μm或更少的厚度。
在此之後，如圖33所示，一光阻圖形348形成在種子層332上以形成外層電路層331、335、345。
光阻圖形348可根據電路設計而對光阻膜進行曝光和顯影來形成。
之後，如圖34所示，電鍍層330、340藉由電鍍製程而形成在從光阻圖形348暴露出的種子層332上。
根據電鍍製程，電鍍區域係經計算且電流係施加至一直流整流器(DC rectifier)或一脈波/逆向(pulse/reverse)型整流器以萃取導電金屬，例如：銅。
之後，如圖35所示，光阻圖形348係被分離，且對電鍍層330、340和在光阻圖形348下方的種子層332進行閃蝕製程(flash etching)。因此暴露出黏著層360、365，且形成外層電路層331、335、345。
焊墊335、345和電路圖形331可構成形成在第一絕緣層320和第二外層電路層345上的第一外層電路層331、335。第一外層電路層331、335包括連接至貫孔315第一部份315a和上電路圖形331的上焊墊335。第二外層電路層345包括連接至貫孔315的第二部份315b和一下電路圖形(未繪示)的下焊墊345。
最後，如圖36所示，外層電路層331、335、345的電路圖形331係被埋覆，且形成有一覆蓋膜350以暴露出焊墊335、345。
如此，不同於習知技術，通孔(via hole)係藉由在絕緣層鑽孔而形成而埋孔(via)係藉由埋覆該通孔而形成，實施例在形成貫孔315之後藉由蝕刻金屬基板310而形成埋覆貫孔315的絕緣層320、325，藉以減少製造成本。此外，由於內層電路層311藉由使用與貫孔315相同的金屬基板來形成，製造步驟得以減少。
此外，透過半加成製程(SAP)而形成外層電路層331、335、345，因此得以形成該微型圖形。
在後文中，根據第四實施例的一PCB將參照圖37進行說明。
參照圖37，根據第四實施例的PCB 400包括一核心絕緣層，其形成有一第一絕緣層420和一第二絕緣層425；複數個貫孔415形成在該核心絕緣層中；一內層電路層412形成在該核心絕緣層中；以及第一和第二外層電路層431、435、445分別形成在第一和第二絕緣層420、425上。
第一絕緣層420形成在第二絕緣層425上，且一附加絕緣層可出現在第一和第二絕緣層420、425之間。
第一和第二絕緣層420、425可藉由使用包括固體組分的樹脂來形成，例如：玻璃織維。第一和第二絕緣層420、425可藉由使用相同的材料而形成。
第一和第二絕緣層420、425具有一疊層結構以形成該核心絕緣層。該核心絕緣層可具有約60 μm至約140 μm之範圍內的厚度。
黏著層460、465形成在該核心絕緣層的表面上。詳細而言，黏著層460、465分別形成在第一絕緣層420的上表面和第二絕緣層425的下表面上。
黏著層460、465被提供來強化第一與第二絕緣層420、425和電路層431、435、445之間的黏著強度。黏著層460、465可為包括矽烷(silane)的一底層樹脂(primer resin)層，且可具有約10 μm或更少的厚度。貫孔415和內層電路層412形成在該核心絕緣層中。
該些貫孔415為導電貫孔，穿透第一和第二絕緣層420、425。貫孔415在第一和第二絕緣層420、425之間的界面具有最大寬度d1。每一貫孔415的寬度在當其往第一和第二絕緣層420、425之上表面延伸時逐漸地變窄。因此，貫孔415具有一六邊形的剖面形狀。
貫孔415的寬度d1、d2在約20 μm至約100 μm的範圍內。
貫孔415為一種導電貫孔，且能藉由使用包括Cu的合金所形成。
貫孔415包括一第一部份415a埋覆在第一絕緣層420中，且藉由包括Cu的合金所形成；一第二部份415b埋覆在第二絕緣層425中第一部份415a之下方，且由與第一部份415a相同的合金所形成；以及一第三部份415c插設在第一和第二部份415a、415b之間，且由與第一和第二部份415a、415b相同的合金所形成。
同時，第一和第二阻隔層415d、415e形成在第一至第三部份415a、415b、415c中的界面。
詳細而言，第一阻隔層415d形成在第一部份415a和第三部份415c之間，而第二阻隔層415e形成在第三部份415c和第二部份415b之間。
第一和第二阻隔層415d、415e藉由使用不同於第一至第三部份415a、415b、415c之金屬所形成。第一和第二阻隔層415d、415e的金屬具有相對於第一至第三部份415a、415b、415c之金屬的蝕刻選擇比(etching selectivity)。
第三部份415c形成在貫孔415中心，而第三部份415c的下表面可含有貫孔415的最大寬度d1。
第一至第三部份415a、415b、415c能藉由使用包括Cu之合金所形成，而第一和第二阻隔層415d、415e能藉由使用包括Ni、Fe、Co、Mo、Cr或Pd之合金所形成。
第一和第二部份415a、415b具有之厚度在20 μm至70 μm的範圍內，而第三部份415c具有之厚度在5 μm至70 μm的範圍內。
第一和第二阻隔層415d、415e具有的厚度小於第三部份415c的厚度。較佳者，第一和第二阻隔層415d、415e具有約10 μm或更少的厚度。
包括連接至貫孔415和電路圖形431的貫孔焊墊(via pads)435、445之外層電路層431、435、445係分別形成在第一和第二絕緣層420、425之上和下表面上。
外層電路層431、435、445形成在第一和第二絕緣層420、425的表面上，而內層電路層412形成在第一和第二絕緣層420、425之間。
外層電路層431、435、445可透過半加成製程(SAP)而形成。
在如圖37所示的PCB 400中，內層電路層412的電路圖形具有一矩形剖面狀，其對稱地形成在第一和第二絕緣層420、425之間的界面類似於貫孔415。埋覆在第一絕緣層420中的區域包含與貫孔415第三部份415c相同的材料，而埋覆在第二絕緣層425中的區域包含與貫孔415第三部份415c相同的材料。
如圖37所示的內層電路層412可由如圖20至圖36所示之製造方法所形成。
雖然參考實施例之許多說明性實施例來描述實施例，但應理解，熟習此項技藝者可想出將落入本發明之原理的精神及範疇內的眾多其他修改及實施例。更特定言之，在本發明、圖式及所附申請專利範圍之範疇內，所主張組合配置之零部件及/或配置的各種變化及修改為可能的。對於熟悉此項技術者而言，除了零部件及/或配置之變化及修改外，替代用途亦將顯而易見。
1．．．核心絕緣層
2．．．埋孔
3、4．．．內層電路圖形層
5．．．上絕緣層
6．．．下絕緣層
7、8．．．外層電路圖形層
10．．．PCB
100、200、300、400．．．PCB
110、310．．．金屬基板
110a、310a．．．第一金屬層
110b、310b．．．第二金屬層
110c、310c．．．第三金屬層
110d、310d．．．第一阻隔金屬層
110e、310e．．．第一阻隔金屬層
111．．．內層電路層
111a、311a．．．第一區域
111b、311b．．．第二區域
112．．．內層電路層
115、315、415．．．貫孔
115a、315a、415a．．．第一部份
115b、315b、415b．．．第二部份
115c、315c、415c．．．第三部份
115d、315d、415d．．．第一阻隔層
115e、315e、415e．．．第二阻隔層
116、117．．．光阻膜
118、148．．．光阻圖形
119．．．光罩圖形
120、320、420．．．第一絕緣層
125、325、425．．．第二絕緣層
130、140．．．銅箔層
131、135、145．．．外層電路層
136、146．．．光阻膜
150、350．．．覆蓋膜
316、317．．．光阻膜
318．．．光阻圖形
319．．．光罩圖形
330、340．．．電鍍層
332．．．種子層
331、335、345．．．外層電路層
336．．．光阻膜
348．．．光阻圖形
360、365．．．黏著層
361．．．銅箔層
412．．．內層電路層
431、435、445．．．外層電路層
460、465．．．黏著層
d1、d2．．．寬度
圖1繪示根據習知技術的一印刷電路板的剖視圖；
圖2繪示根據第一實施例之一印刷電路板的剖視圖；
圖3至圖17用以解釋如圖2所示之印刷電路板的製造程序剖視圖；
圖18繪示根據第二實施例之一印刷電路板的剖視圖；
圖19繪示根據第三實施例之一印刷電路板的剖視圖；
圖20至圖36用以解釋如圖19所示之印刷電路板的製造程序剖視圖；以及
圖37繪示根據第四實施例之一印刷電路板的剖視圖。

Claims (20)

  1. 一種印刷電路板，包括：一第一絕緣層；一第二絕緣層位在該第一絕緣層之下方；至少一貫孔穿越該第一絕緣層及該第二絕緣層；一內層電路層位於該第二絕緣層上且埋覆在該第一絕緣層中；以及一外層電路層在該第一絕緣層的一上表面或該第二絕緣層的一下表面上，其中該貫孔包括一第一部份、一第二部份在該第一部份之下方、一第三部份在該第一部份和該第二部份之間，一第一阻隔層在該第一部份和該第三部份之間，一第二阻隔層在該第三部份和該第二部份之間，其中該內層電路層由該貫孔而被分離，其中該貫孔具有六邊形的剖面形狀，其中該內層電路層包括：一第三阻隔層位於該第二絕緣層上且與該貫孔水平隔開；已及一內層電路圖案位於該第三阻隔層上且與該貫孔水平隔開； 其中該第三阻隔層的一底表面與該第二部份的一頂表面位於相同水平；其中該第三阻隔層的形狀與該第二阻隔層形狀相同，該內層電路圖案的形狀與該第三部分的形狀相同，其中，該內層電路圖案和該第三阻隔層各具有梯形截面形狀。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該內層電路圖案由相同於該貫孔的該第三部份之材料所形成。
  3. 如申請專利範圍第1項所述之印刷電路板，其中該貫孔的該第一部份至該第三部份由相同的材料形成。
  4. 如申請專利範圍第1項所述之印刷電路板，其中該第一阻隔層和該第二阻隔層使用相同的材料形成。
  5. 如申請專利範圍第1項所述之印刷電路板，其中該印刷電路板包括一電路層，該電路層包含該內層電路層和該外層電路層且具有2n+1(n為正整數)的數量。
  6. 如申請專利範圍第1項所述之印刷電路板，更包括一黏著層形成在該第一絕緣層的該上表面或該第二絕緣層的該下表面上以暴露出該貫孔。
  7. 如申請專利範圍第6項所述之印刷電路板，其中該黏著層包括一底層樹脂。
  8. 一種印刷電路板的製造方法，該方法包括：準備具有一疊層結構的一金屬基板，該疊層結構包括一第一金屬層、一第二金屬層、一第三金屬層、以及一阻隔層在該第一金屬層至該第三金屬層中；藉由蝕刻該金屬基板的該第一金屬層形成一貫孔的一第一部份；藉由蝕刻該金屬基板的該第二金屬層形成該貫孔的一連接部和一內層電路層的一電路圖案在該貫孔的該第一部份下方；藉由蝕刻該金屬基板的該第三金屬層形成該貫孔的一第二部份在該連接部下方；形成一絕緣層以埋覆該貫孔；以及形成一外層電路層在該絕緣層的一上表面或一下表面上，其中該內層電路層由該貫孔而被分離，以及其中該貫孔具有六邊形的剖面形狀，其中該阻隔層包括：一第一阻隔層位於該第一部份及該連接部之間；一第二阻隔層位於該連接部與該第二部份之間；一第三阻隔層位於該電路圖案下方；其中該電路圖案位於該第三阻隔層上且與該貫孔水平隔 開；其中該第三阻隔層的一底表面與該連接部的一頂表面位於相同水平；其中該第三阻隔層的形狀與該第二阻隔層形狀相同，該電路圖案的形狀與該連接部的形狀相同，其中，該電路圖案和該第三阻隔層各具有梯形截面形狀。
  9. 如申請專利範圍第8項所述之製造方法，其中形成一絕緣層包括：形成一第一絕緣層以埋覆該貫孔的該第一部份、該連接部、以及該內層電路層；以及形成一第二絕緣層以埋覆該貫孔的該第二部份。
  10. 如申請專利範圍第8項所述之製造方法，其中準備一金屬基板包括：使用相對於該第一金屬層至該第三金屬層具有一蝕刻選擇比的材料形成該阻隔層。
  11. 如申請專利範圍第8項所述之製造方法，其中形成一外層電路層包括：形成一銅箔層在該絕緣層上和下方；形成一光阻圖形在該銅箔層上；以及使用該光阻圖形作為一光罩，藉由蝕刻該銅箔層形成該外層電路層。
  12. 如申請專利範圍第8項所述之製造方法，其中該貫孔的該第二部份和該連接部份之間界面的寬度大於該貫孔和該絕緣層之間界面的寬度。
  13. 如申請專利範圍第8項所述之製造方法，其中準備一金屬基板包括：使用一相同材料形成該第一金屬層至該第三金屬層。
  14. 如申請專利範圍第8項所述之製造方法，其中形成該貫孔的一第二部份包括：濕蝕刻該金屬基板的該第三金屬層以形成該貫孔的該第二部份和同時形成該內層電路層的一下部。
  15. 如申請專利範圍第8項所述之製造方法，其中該內層電路層具有約50μm或更少的寬度。
  16. 如申請專利範圍第8項所述之製造方法，其中該第一金屬層至該第三金屬層藉由使用包含銅的一合金所形成，以及該阻隔層藉由使用包含鎳的一合金所形成。
  17. 如申請專利範圍第8項所述之製造方法，更包括形成一黏著層在該絕緣層的該上表面或該下表面上。
  18. 如申請專利範圍第17項所述之製造方法，其中形成一黏著層包括：貼附結合至一銅箔層的該黏著層在該絕緣層上或下方。
  19. 如申請專利範圍第18項所述之製造方法，其中形成該外層電路層包括：移除該銅箔層； 形成一無電電鍍層在該黏著層上；形成一光阻圖形在該無電電鍍層上；以及使用該光阻圖形作為一光罩，藉由一電鍍製程形成該外層電路層。
  20. 如申請專利範圍第19項所述之製造方法，其中形成該外層電路層包括：在該電鍍製程之後進行一閃蝕製程直到該無電電鍍層被移除。
TW100147415A 2010-12-24 2011-12-20 印刷電路板及其製造方法 TWI617225B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020100134489A KR101231343B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
KR1020100134488A KR101251749B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
??10-2010-0134489 2010-12-24
??10-2010-0134488 2010-12-24

Publications (2)

Publication Number Publication Date
TW201247057A TW201247057A (en) 2012-11-16
TWI617225B true TWI617225B (zh) 2018-03-01

Family

ID=46314659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147415A TWI617225B (zh) 2010-12-24 2011-12-20 印刷電路板及其製造方法

Country Status (6)

Country Link
US (1) US9572250B2 (zh)
EP (1) EP2656703B1 (zh)
JP (1) JP5992923B2 (zh)
CN (1) CN103404243B (zh)
TW (1) TWI617225B (zh)
WO (1) WO2012087058A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104768325B (zh) * 2014-01-08 2018-03-23 南亚电路板股份有限公司 印刷电路板及其制作方法
KR102187695B1 (ko) * 2014-01-28 2020-12-07 엘지이노텍 주식회사 인쇄회로기판
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102185067B1 (ko) * 2014-09-24 2020-12-01 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
KR20160080526A (ko) * 2014-12-29 2016-07-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10798821B2 (en) 2016-04-02 2020-10-06 Intel Corporation Circuit board having a passive device inside a via
DE102018102734A1 (de) * 2018-01-18 2019-07-18 Schreiner Group Gmbh & Co. Kg Flexible elektrische Schaltung mit Verbindung zwischen elektrisch leitfähigen Strukturelementen
KR102680006B1 (ko) * 2018-12-12 2024-07-02 삼성전기주식회사 인쇄회로기판
KR20220098997A (ko) * 2021-01-05 2022-07-12 삼성전기주식회사 인쇄회로기판
TWI824303B (zh) * 2021-09-23 2023-12-01 欣興電子股份有限公司 電路板線路結構改良方法及電路板線路改良結構

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181422A (ja) * 1995-12-25 1997-07-11 Hitachi Aic Inc プリント配線板の製造方法
US5744758A (en) * 1995-08-11 1998-04-28 Shinko Electric Industries Co., Ltd. Multilayer circuit board and process of production thereof
TW200421961A (en) * 2003-02-13 2004-10-16 Daiwa Kk Multi-layer wiring substrate and the manufacturing method thereof
JP2005064203A (ja) * 2003-08-11 2005-03-10 North:Kk 多層配線基板の製造方法
US20050153059A1 (en) * 2002-02-28 2005-07-14 Yasuhiro Wakizaka Partial plating method, partially-plated resin base, method for manufacturing multilayered circuit board
TWM307931U (en) * 2006-07-07 2007-03-11 Wintek Corp Single-layer flexible printed circuit board
TW200803659A (en) * 2006-06-08 2008-01-01 Advanced Semiconductor Eng Manufacturing method of circuit board
JP2008124370A (ja) * 2006-11-15 2008-05-29 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
DE69821399T2 (de) 1997-03-25 2004-12-09 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Elektronische Verdrahtungsstruktur und ihre Herstellung
JP4195162B2 (ja) 1999-12-21 2008-12-10 東洋鋼鈑株式会社 多層プリント配線板及びその製造方法
US6569543B2 (en) * 2001-02-15 2003-05-27 Olin Corporation Copper foil with low profile bond enahncement
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
JP2002179772A (ja) * 2000-12-08 2002-06-26 Mitsui Mining & Smelting Co Ltd プリント配線板の層間絶縁層構成用の樹脂化合物、その樹脂化合物を用いた絶縁層形成用樹脂シート及び樹脂付銅箔、並びにそれらを用いた銅張積層板
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP2004165544A (ja) 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd プリント配線板
KR100825526B1 (ko) * 2003-05-21 2008-04-25 히다치 가세고교 가부시끼가이샤 프라이머, 수지 부착 도체박, 적층판 및 적층판의 제조방법
JP3949676B2 (ja) * 2003-07-22 2007-07-25 三井金属鉱業株式会社 極薄接着剤層付銅箔及びその極薄接着剤層付銅箔の製造方法
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
JPWO2007148666A1 (ja) 2006-06-20 2009-11-19 日本化薬株式会社 プライマー樹脂層付銅箔及びそれを使用した積層板
WO2008105867A1 (en) * 2007-01-02 2008-09-04 Ormet Circuits, Inc. Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias
TW200847867A (en) * 2007-04-26 2008-12-01 Mitsui Mining & Smelting Co Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same
JP2009076699A (ja) 2007-09-20 2009-04-09 Fujikura Ltd 多層プリント配線板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744758A (en) * 1995-08-11 1998-04-28 Shinko Electric Industries Co., Ltd. Multilayer circuit board and process of production thereof
JPH09181422A (ja) * 1995-12-25 1997-07-11 Hitachi Aic Inc プリント配線板の製造方法
US20050153059A1 (en) * 2002-02-28 2005-07-14 Yasuhiro Wakizaka Partial plating method, partially-plated resin base, method for manufacturing multilayered circuit board
TW200421961A (en) * 2003-02-13 2004-10-16 Daiwa Kk Multi-layer wiring substrate and the manufacturing method thereof
JP2005064203A (ja) * 2003-08-11 2005-03-10 North:Kk 多層配線基板の製造方法
TW200803659A (en) * 2006-06-08 2008-01-01 Advanced Semiconductor Eng Manufacturing method of circuit board
TWM307931U (en) * 2006-07-07 2007-03-11 Wintek Corp Single-layer flexible printed circuit board
JP2008124370A (ja) * 2006-11-15 2008-05-29 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
EP2656703A4 (en) 2017-09-13
WO2012087058A3 (en) 2012-10-04
EP2656703A2 (en) 2013-10-30
WO2012087058A2 (en) 2012-06-28
EP2656703B1 (en) 2021-08-25
CN103404243B (zh) 2017-04-26
CN103404243A (zh) 2013-11-20
TW201247057A (en) 2012-11-16
JP5992923B2 (ja) 2016-09-14
US20140069705A1 (en) 2014-03-13
US9572250B2 (en) 2017-02-14
JP2014501448A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
TWI617225B (zh) 印刷電路板及其製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
TWI542264B (zh) 印刷電路板及其製造方法
JP4332162B2 (ja) 配線基板の製造方法
TW201132268A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
TWI542260B (zh) 印刷電路板及其製造方法
TWI442854B (zh) 印刷電路板及其製造方法
JP2015146346A (ja) 多層配線板
TW201446103A (zh) 電路板及其製作方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
TW201422088A (zh) 承載板及其製作方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2018182252A (ja) プリント配線板の製造方法
KR101251749B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101262584B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI578865B (zh) A circuit board manufacturing method that can embed high pin count components
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20150146270A (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板