JP5992923B2 - 印刷回路基板及びその製造方法 - Google Patents
印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP5992923B2 JP5992923B2 JP2013546027A JP2013546027A JP5992923B2 JP 5992923 B2 JP5992923 B2 JP 5992923B2 JP 2013546027 A JP2013546027 A JP 2013546027A JP 2013546027 A JP2013546027 A JP 2013546027A JP 5992923 B2 JP5992923 B2 JP 5992923B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- layers
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Description
本発明は印刷回路基板及びその製造方法に関するものである。
印刷回路基板（ＰＣＢ；Printed Circuit Board）は電気絶縁性基板に銅のような伝導性材料で回路ラインパターンを印刷して形成したものであって、電子部品を搭載する直前の基板（Board）をいう。即ち、多種の多くの電子素子を平板の上に密集搭載するために、各部品の装着位置を確定し、部品を連結する回路パターンを平板表面に印刷して固定した回路基板を意味する。
このような印刷回路基板は、一般的に単層ＰＣＢ、及びＰＣＢを多層に形成したビルドアップ基板（Build-up Board）、即ち多層ＰＣＢ基板がある。
このようなビルドアップ基板（Build-up Board）及び多層ＰＣＢ基板は、一層ずつ基板を製造、品質を評価することによって、全体的な多層ＰＣＢ基板の歩留まりを高めることができ、層間配線を精密に連結することによって、高密度小型ＰＣＢの製作を可能にする。このようなビルドアップ工程は層と層との間には配線の連結ラインが形成され、層と層との間にビアホール（via hole）を通じて連結されるようになる。このようなビアホール（via hole）を形成するためには既存の機械的なドリル作業でないレーザーを用いて非常に微細な直径を具現できるようになる。
図１は、従来の多層印刷回路基板の断面図である。
図１を参考すると、従来の多層印刷回路基板１０は、コア絶縁層１、前記コア絶縁層１の上部及び下部に形成されている内部回路パターン層３、４、前記内部回路パターン層３、４を埋め込む上下部絶縁層５、６、及び前記上下部絶縁層５、６の上に形成される外部回路パターン層７、８を含む。
コア絶縁層１及び上下部絶縁層５、６には、内部回路パターン層３、４と外部回路パターン層７、８とを電気的に連結する伝導性ビア２及び伝導性ビアホールが形成されている。
前述した従来の多層印刷回路基板１０は、コア絶縁層１を中心に偶数の回路パターン層（図示した図面では４個の層が形成される）を形成する工程が大部分であって、絶縁層を積層後、ドリルやレーザーを活用して前述した外層に該当する２個の層を電気的に連結する工程が遂行される。しかしながら、回路パターン層の数が偶数個に限定されることによって、基板の厚さが増加して、軽薄短小を指向する携帯用電子機器または半導体チップなどの基板などへの適用が困難な問題がある。
本発明の目的は、新たな構造を有する印刷回路基板及びその製造方法を提供することにある。
本発明の他の目的は、奇数個の回路層を含む印刷回路基板及びその製造方法を提供することにある。
本発明は、コア絶縁層、前記コア絶縁層を貫通する少なくとも１つのビア、前記コア絶縁層の内部に埋め込まれている内部回路層、そして前記コア絶縁層の上部または下部に形成されている外部回路層を含み、前記ビアは、第１パート、前記第１パートの下部の第２パート、前記第１及び前記第２パートの間の第３パート、そして前記第１乃至第３パートの間に形成され、前記第１乃至第３パートと互いに異なる金属で形成されている少なくとも１つのバリア層を含む印刷回路基板を提示する。
一方、本発明に従う印刷回路基板の製造方法は、第１金属層、第２金属層、及び第３金属層、及び前記第１乃至第３金属層の間にバリア層が積層されている金属基板を用意するステップ、前記金属基板の前記第１金属層をエッチングしてビアの第１パートを形成するステップ、前記金属基板の前記第２金属層をエッチングして前記ビアの前記第１パートの下部の連結部及び内部回路層を形成するステップ、前記金属基板の前記第３金属層をエッチングして前記ビアの前記連結部の下部の第２パートを形成するステップ、前記ビアを埋め込む絶縁層を形成するステップ、そして前記絶縁層の上部または下部に外部回路層を形成するステップを含む。
本発明によれば、内部回路層とビアとを同時に形成することによって工程を減らすことができ、奇数層の回路層を形成することによって軽薄型の印刷回路基板を提供することができる。
また、多層印刷回路基板の絶縁層の内部に埋込みビアを形成することによって、放熱性を向上させることができ、埋込みビア形成時、めっき法を使用しないので費用を減らすことができる。
また、複数の金属を積層している金属基板を用いてビア及び内部回路層を形成することによって、工程中の基板の曲がり現象を防止することができる。
以下、添付した図面を参考にして本発明の実施形態に対して本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかしながら、本発明は多様な相異する形態に具現されることができ、ここで説明する実施形態に限定されるものではない。
明細書の全体で、どの部分がどの構成要素を“含む”とする時、これは特別に反対になる記載がない限り、他の構成要素を除外するものでなく、他の構成要素をさらに含むことができることを意味する。
そして、図面において、本発明を明確に説明するために説明と関係のない部分は省略し、幾つの層及び領域を明確に表現するために厚さを拡大して表し、明細書の全体を通じて類似の部分に対しては類似の図面符号を付けた。
層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“真上に”ある場合だけでなく、その中間に更に他の部分がある場合も含む。反対に、いずれかの部分が他の部分の“真上に”あるとする時には中間に他の部分がないことを意味する。
本発明は、埋込みビアと内部回路層とを同時にエッチングして形成することによって、めっき法を使用せず、多層回路基板を形成することができ、奇数個の回路層を有する印刷回路基板を提示する。
以下、図２乃至図１７を参考して本発明の実施形態に従う印刷回路基板を説明する。
図２は、本発明の実施形態に従う印刷回路基板の断面図である。
図２を参考すると、本発明に従う印刷回路基板１００は、第１絶縁層１２０及び第２絶縁層１２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア１１５、前記コア絶縁層の内部に形成されている内部回路層１１１、そして前記第１及び第２絶縁層１２０、１２５の上に各々形成されている第１及び第２外部回路層１３１、１３５、１４５を含む。
前記第１絶縁層１２０は、前記第２絶縁層１２５の上に形成されており、間に他の絶縁層（図示せず）を媒介にして形成されることもできる。
前記第１及び第２絶縁層１２０、１２５は熱硬化性または熱可塑性高分子基板、セラミック基板、または有−無機複合素材基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。また、前記第１及び第２絶縁層１２０、１２５をなす物質は、ガラス繊維などの固形成分を含む樹脂材でありうる。
前記第１及び第２絶縁層１２０、１２５は同一な物質で形成できる。
前記第１絶縁層１２０及び第２絶縁層１２５の各々の厚さは約３０μｍ乃至８０μｍでありうる。
前記第１絶縁層１２０及び第２絶縁層１２５の積層構造であるコア絶縁層の厚さは約６０μｍ乃至１６０μｍ、好ましくは約６０μｍ乃至１４０μｍでありうる。前記コア絶縁層にビア１１５及び内部回路層１１１が形成されている。
前記ビア１１５は、前記第１絶縁層１２０から前記第２絶縁層１２５まで貫通する伝導性ビア１１５であって、前記第１絶縁層１２０と第２絶縁層１２５との境界領域で最も大きい第１幅（ｄ１）を有し、各絶縁層１２０、１２５の上面へ行くほど幅が狭くなって各絶縁層１２０、１２５の露出面となす断面の第２幅（ｄ２）が最も小さい幅を有することによって、ビア１１５の断面が六角形を表すことができる。
前記ビア１１５の第１幅（ｄ１）及び第２幅（ｄ２）は、約２０μｍ乃至１００μｍを満たすことができる。
前記ビア１１５は伝導性ビア１１５であって、銅を含む合金で形成できる。
前記ビア１１５は前記第１絶縁層１２０に埋め込まれており、銅を含む合金で形成される第１パート１１５ａ、前記第１パート１１５ａの下部に形成され、前記第２絶縁層１２５に埋め込まれており、前記第１パート１１５ａと同一な金属で形成される第２パート１１５ｂ、そして前記第１パート１１５ａと前記第２パート１１５ｂとの間に形成され、前記第１及び第２パート１１５ａ、１１５ｂと同一の金属で形成される第３パート１１５ｃを含む。
一方、前記ビア１１５は前記第１乃至第３パート１１５ａ、１１５ｂ、１１５ｃの間を境界するバリア層１１５ｄ、１１５ｅが形成されている。
即ち、前記第１パートと第３パート１１５ａ、１１５ｃとの間には第１バリア層１１５ｄが形成されており、前記第３パートと前記第２パート１１５ｂ、１１５ｃとの間には第２バリア層１１５ｅが形成されている。
前記第１及び第２バリア層１１５ｄ、１１５ｅは前記第１乃至第３パート１１５ａ、１１５ｂ、１１５ｃと互いに異なる金属で形成されており、両金属はエッチング選択性が互いに相異する。
前記第３パート１１５ｃは前記ビア１１５の中央領域に形成され、第３パート１１５ｃの下面または第２バリア層１１５ｅの下面が前記ビア１１５の最も大きい幅である第１幅（ｄ１）を有することができる。
前記第１乃至第３パート１１５ａ、１１５ｂ、１１５ｃは銅を含む合金で形成されることができ、前記第１及び第２バリア層１１５ｄ、１１５ｅは、ニッケル、鉄、コバルト、モリブデン、クロム、またはパラジウムを含む合金で形成できる。
この際、前記第１パート１１５ａ及び第２パート１１５ｂの厚さは２０乃至７０μｍであり、第３パート１１５ｃの厚さは５乃至７０μｍを満たす。
前記第１及び第２バリア層１１５ｄは第３パート１１５ｃの厚さより小さいし、好ましくは１０μｍ以下の厚さ範囲を有することができる。
内部回路層１１１は前記第２絶縁層１２５の上に形成されており、回路パターンの厚さは約５乃至３０μｍであることがあり、約５０μｍ以下の幅、好ましくは３０μｍ以下の幅を有するように微細パターンで具現される。
前記内部回路層１１１は、断面が四角形の形状を有することができる。
この際、前記内部回路層１１１は、前記ビア１１５の第３パート１１５ｃと同一な物質で形成され、下部に第２バリア層１１５ｅの一部が形成されている。
前記第２バリア層１１５ｅは、省略することができる。
前記第１及び第２絶縁層１２５の上面には、前記ビア１１５と連結されているビアパッド１３５、１４５及び回路パターン１３１を含む外部回路層１３１、１３５、１４５が各々形成されている。
前記外部回路層１３１、１３５、１４５は、前記コア絶縁層の上部に形成されている第１外部回路層１３１、１３５、及びコア絶縁層の下部に形成されている第２外部回路層１４５として定義する。
前記外部回路層１３１、１３５、１４５は、ライン／スペースが３０μｍ／３０μｍを有することができるように微細パターンを形成し、このために６乃至３０μｍの厚さを有する銅箔層を積層後、エッチングして形成することができる。
以上、コア絶縁層の上下に各々１層の外部回路層１３１、１３５、１４５が形成されたものと開示したが、これに限定されず、前記外部回路層１３１、１３５、１４５を埋め込む上部絶縁層を第１及び第２絶縁層１２０、１２５の上に各々形成し、前記上部絶縁層の上に回路層を各々形成することによって、多層回路基板の形成が可能である。
このように、本発明の印刷回路基板１００はコア絶縁層の内部に埋め込まれている内部回路層１１１が形成されることによって、２ｎ＋１（ｎは正の整数）の数を有する回路層を形成することができ、絶縁層がコア絶縁層を基準に同一な数を有するように形成されることによって、印刷回路基板が片方に曲がらない。
したがって、絶縁層の数を増やさないながらも奇数個の回路層を形成することができ、コア絶縁層の内に伝導性物質で形成されているビア１１５を形成することによって、放熱性が確保される。
以下、図３乃至図１７を参考して、図２の印刷回路基板の製造方法を説明する。
工程が始まれば、図３のように伝導性の金属基板１１０を用意する。
前記金属基板１１０は銅を含む合金で形成されることができ、銅素材は、圧延箔、電解箔を全て使用することができ、金属基板１１０の厚さは要求される製品の仕様によって多様に使用できる。この際、金属基板１１０は、第１金属層１１０ａ、第２金属層１１０ｂ、及び第３金属層１１０ｃの積層構造を有する。
前記第１金属層乃至第３金属層１１０ａ、１１０ｂ、１１０ｃは同一または類似の厚さを有し、同一な物質で形成できる。
第１乃至第３金属層１１０ａ、１１０ｂ、１１０ｃは銅を含む合金層で形成できる。前記第１乃至第３金属層１１０ａ、１１０ｂ、１１０ｃの間には前記第１乃至第３金属層１１０ａ、１１０ｂ、１１０ｃと互いに異なるエッチング選択性を有する金属で形成される第１及び第２バリア金属層１１０ｄ、１１０ｅを形成する。
第１及び第２バリア金属層１１０ｄ、１１０ｅは、ニッケル、鉄、コバルト、モリブデン、クロム、またはパラジウムを含む合金で形成されることができ、前記第１及び第２バリア金属層１１０ｄ、１１０ｅの厚さは第２金属層１１０ｂの厚さより薄く形成できる。
本発明において、金属基板１１０の総厚さは８０μｍから１７０μｍが好ましい。銅素材の基板１１０は酸洗及び水洗などを含む表面洗浄作業を進行して表面を整理する。
次に、図４のように、前記金属基板１１０の上面の上に感光性フィルム１１６を付着させる。
前記感光性フィルム１１６は、前記金属基板１１０をエッチングするためのエッチングパターンを形成するためのものであって、感光性フィルム１１６の厚さは１５μｍから３０μｍまで多様であり、ＵＶ露光タイプとＬＤＩ露光タイプ全て使用可能である。
次に、図５のように、前記感光性フィルム１１６を露光し現像して感光パターン（図示せず）を形成し、これをマスクにして前記金属基板１１０をエッチングしてビア１１５の第１パート１１５ａを形成する。
金属基板１１０の一部が塩化銅または塩化鉄などの湿式エッチング液により湿式エッチングされて、ビア１１５の第１パート１１５ａが形成され、第１金属層１１０ａと第１バリア金属層１１０ｄとの互いに異なるエッチング選択性により第１パート１１５ａは第１金属層１１０ａのみエッチングされて形成される。
図５のように、ビア１１５の第１パート１１５ａをエッチング後、感光パターンをＮａＯＨ希釈液を使用して剥離する。
次に、図６のように、前記第１パート１１５ａ及び露出している第１バリア金属層１１０ｄの全面に感光性フィルム１１７を形成する。
前記第２金属層１１０ｂで内部回路層１１１を形成するために、前記第１バリア金属層１１０ｄの上の感光性フィルム１１７の一部を露光し現像して図７の感光パターン１１８を形成し、前記感光パターン１１８をマスクにして第１バリア金属層１１０ｄをエッチングしてマスクパターンを形成する。
次に、前記マスクパターン１１９を形成したエッチング液と異なるエッチング液でマスクパターン１１９の下部の第２金属層１１０ｂを選択的にエッチングして図８の内部回路層１１１の第１領域１１１ａ及びビア１１５の第３パート１１５ｃを形成する。
前記第２金属層１１０ｂの下部の第２バリア金属層１１０ｅが露出すればエッチングが停止して内部回路層１１１の第１領域１１１ａが形成され、形成された内部回路層１１１の第１領域１１１ａは上部にマスクパターン１１９を有する四角形の断面を有する。
次に、図９のように、マスクパターン１１９及び露出している第２バリア金属層１１０ｅを除去すれば、内部回路層１１１は第２金属層１１０ｂで形成される第１領域１１１ａ及び第２バリア金属層１１０ｅで形成される第２領域１１１ｂに形成される。
次に、図１０のように、前記ビア１１５の第１、第３パート１１５ａ、１１５ｃ、及び内部回路層１１１を埋め込むように第１絶縁層１２０を形成する。
前記第１絶縁層１２０はガラス繊維などの固形成分が形成されたり形成されていない熱硬化性または熱可塑性樹脂を用いて形成し、前記第１絶縁層１２０の厚さは約３０μｍ乃至８０μｍでありうる。
次に、前記第１絶縁層１２０の上に銅箔層１３０を形成する。
前記銅箔層１３０は第１外部回路層１３１、１３５の母体となる金属層であって、ライン／スペースが３０μｍ／３０μｍを有することができるように６乃至３０μｍの厚さを有する。好ましくは、前記銅箔層１３０はライン／スペースが１５／１５μｍ以下に形成できるように６μｍ〜２０μｍの厚さを有する。
この際、前記第１絶縁層１２０と前記銅箔層１３０はＣＣＬ（COPPER CLADED LAMINATE）を用いて形成できる。
次に、図１１のように、前記銅箔層１３０及び前記金属基板１１０の下面に感光性フィルム１３６を形成する。
前記金属基板１１０の下部に形成される感光性フィルム１３６は、ビア１１５の第２パート１１５ｂ及び内部回路層１１１形成するための感光パターンを形成する母体となり、前記銅箔層１３０の上の感光性フィルム１３６は、金属基板１１０の下部の感光パターン形成及び金属基板１１０のエッチング工程で銅箔層１３０を保護するための保護フィルムとして機能する。
したがって、前記銅箔層１３０の上の感光性フィルム１３６は、保護フィルムまたは保護有機層などに取替え可能であり、省略することができる。
次に、図１２のように、前記金属基板１１０の下部の感光性フィルム１３６を現像して感光パターンを形成し、前記感光パターンをマスクにして前記金属基板１１０をエッチングして前記ビア１１５の第１パート１１５ａの下部に第２パート１１５ｂを形成する。
前記エッチングは、第２バリア金属層１１０ｅが露出するまで進行されることによって、内部回路層１１１の下面に第２バリア金属層１１０ｅが露出する。
このように、前記ビア１１５は上部及び下部が第１パート１１５ａ乃至第３パート１１５ｂに分割されてエッチング形成されて、その形状が中央部分の最も大きい第１幅（ｄ１）を有し、外部に近づくほど幅が狭くなる六角形の断面を有する。
前記ビア１１５の第２パート１１５ｂが形成されれば、前記感光パターンを剥離し、図１３のように、前記ビア１１５の第１パート１１５ａが埋め込まれるように第２絶縁層１２５を積層し、第２絶縁層１２５の上に銅箔層１４０を積層する。
前記第２絶縁層１２５及び銅箔層１４０の厚さ及び材質は、前述した第１絶縁層１２０及び前記第１絶縁層１２０の上の銅箔層１３０と同一でありうる。
次に、図１４のように、上下部の銅箔層１３０、１４０の上に感光性フィルム１４６を付着させる。
この際、使われる感光性フィルム１４６の厚さは、１５μｍから３０μｍまで多様に使用することができ、ＵＶ露光タイプとＬＤＩ露光タイプ全て使用可能である。
前記感光性フィルム１４６を露光し現像して、前記銅箔層１３０、１４０の上に図１５の感光パターン１４８を形成し、前記感光パターン１４８をマスクにして両側の銅箔層１３０、１４０をエッチングすることによって、図１６のパッド１３５、１４５及び回路パターン１３１を形成する。
この際、形成されるパッド１３５、１４５及び回路パターン１３１は、前記第１絶縁層１２０の上に形成されて前記ビア１１５の第１パート１１５ａと連結されている上部パッド１３５、及び上部パッド１３５と同一な銅箔層１３０で形成される上部回路パターン１３１を含む第１外部回路層１３１、１３５及び前記ビア１１５の第２パート１１５ｂと連結されている下部パッド１４５、及び前記下部パッド１４５と同一な銅箔層１４０で形成される下部回路パターン（図示せず）を含む第２外部回路層１４５を含む。
最後に、図１７のように、外部回路層１３１、１３５、１４５の回路パターン１３１を埋め込み、前記パッド１３５、１４５が露出するようにカバーレイ１５０を形成することによって、工程が完了する。
このように、絶縁基板をドリリングしてビアホールを形成し、前記ビアホールをめっき埋め込みしてビアを形成することとは異なり、金属基板１１０をエッチングしてビア１１５を形成し、前記ビア１１５を埋め込む絶縁層１２０、１２５を形成することによって、製造費用が低減され、前記ビア１１５と同一な金属基板で内部回路層１１１を形成することによって、製造ステップが減る。
以下、図１８を参考して、本発明の第２実施形態に従う印刷回路基板を説明する。
図１８を参考すると、本発明に従う印刷回路基板２００は、第１絶縁層１２０及び第２絶縁層１２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア１１５、前記コア絶縁層の内部に形成されている内部回路層１１２、そして前記第１及び第２絶縁層１２０、１２５の上に各々形成されている第１及び第２外部回路層１３１、１３５、１４５を含む。
前記第１絶縁層１２０は前記第２絶縁層１２５の上に形成されており、間に他の絶縁層を媒介にして形成されることもできる。
前記第１及び第２絶縁層１２０、１２５をなす物質は、ガラス繊維などの固形成分を含む樹脂材であることがあり、前記第１及び第２絶縁層１２０、１２５は同一な物質で形成できる。
前記第１絶縁層１２０及び第２絶縁層１２５の積層構造はコア絶縁層を形成し、コア絶縁層の厚さは約６０μｍ乃至１４０μｍでありうる。前記コア絶縁層にビア１１５及び内部回路層１１２が形成されている。
前記ビア１１５は、前記第１絶縁層１２０から前記第２絶縁層１２５まで貫通する伝導性ビア１１５であって、前記第１絶縁層１２０と第２絶縁層１２５との境界領域で最も大きい幅を有し、各絶縁層の上面へ行くほど幅が狭くなって断面が六角形を表すことができる。
前記ビア１１５の第１幅（ｄ１）及び第２幅（ｄ２）は、約２０μｍ乃至１００μｍを満たすことができる。
前記ビア１１５は、伝導性ビア１１５であって、銅を含む合金で形成できる。
前記ビア１１５は、前記第１絶縁層１２０に埋め込まれており、銅を含む合金で形成される第１パート１１５ａ、前記第１パート１１５ａの下部に形成され、前記第２絶縁層１２５に埋め込まれており、前記第１パート１１５ａと同一の金属で形成される第２パート１１５ｂ、そして前記第１パート１１５ａと前記第２パート１１５ｎとの間に形成され、前記第１及び第２パート１１５ａ、１１５ｂと同一の金属で形成される第３パート１１５ｃを含む。
一方、前記ビア１１５は、前記第１乃至第３パート１１５ａ、１１５ｂ、１１５ｃの間を境界するバリア層１１５ｄ、１１５ｅが形成されている。
即ち、前記第１パートと第３パート１１５ａ、１１５ｃとの間には第１バリア層１１５ｄが形成されており、前記第３パートと前記第２パート１１５ｂ、１１５ｃとの間には第２バリア層１１５ｅが形成されている。
前記第１及び第２バリア層１１５ｄ、１１５ｅは、前記第１乃至第３パート１１５ａ、１１５ｂ、１１５ｃと互いに異なる金属で形成されており、両金属はエッチング選択性が互いに相異する。
前記第３パート１１５ｃは前記ビア１１５の中央領域に形成され、第３パート１１５ｃの下面が前記ビア１１５の最も大きい幅である第１幅（ｄ１）を有することができる。
前記第１乃至第３パート１１５ａ、１１５ｂ、１１５ｃは、銅を含む合金で形成されることができ、前記第１及び第２バリア層１１５ｄ、１１５ｅは、ニッケル、鉄、コバルト、モリブデン、クロム、またはパラジウムを含む合金で形成できる。
この際、前記第１パート１１５ａ及び第２パート１１５ｂの厚さは、２０乃至７０μｍであり、第３パート１１５ｃの厚さは、５乃至７０μｍを満たす。
前記第１及び第２バリア層１１５ｄは、第３パート１１５ｃの厚さより小さく、好ましくは１０μｍ以下の厚さ範囲を有することができる。
前記内部回路層１１２は、断面が四角形の形状を有することができ、幅が約６０μｍ以下、好ましくは、５０μｍ以下の微細パターンで形成できる。
この際、前記内部回路層１１２は、前記ビア１１５の第３パート１１５ｃと同一の物質で形成される。
前記第１及び第２絶縁層１２５の上面には、前記ビア１１５と連結されているビアパッド１３５、１４５、及び回路パターン１３１を含む外部回路層１３１、１３５、１４５が各々形成されている。
前記外部回路層１３１、１３５、１４５は、第１及び第２絶縁層１２５の表面に形成され、内部回路層１１２は、前記第２絶縁層１２５の上に形成されている。
前記外部回路層１３１、１３５、１４５は、銅箔層を積層後、エッチングして形成することができる。
図１８の印刷回路基板２００において、前記内部回路層１１２の回路パターンは断面が四角形を有し、前記ビア１１５のように前記第１及び第２絶縁層１２０、１２５の境界を軸にして対称的に形成される四角形であることがあり、前記第１絶縁層１２０に埋め込まれている領域はビア１１５の第３パート１１５ｃと同一の物質で形成され、前記第２絶縁層１２５に埋め込まれている領域はビア１１５の第３パート１１５ｃと同一の物質で形成される。
内部回路層１１２が図１８のように形成される場合にも図３乃至図１７の製造方法を用いて形成されることができ、図１１及び図１２の工程でビア１１５の第２パート１１５ｂの形成時、内部回路層１１２の第２絶縁層１２５に埋め込まれる領域を共に形成することができる。
このように、本発明の印刷回路基板２００は、コア絶縁層の内部に埋め込まれている内部回路層１１２が形成されることによって、２ｎ＋１（ｎは正の整数）の数を有する回路層を形成することができ、絶縁層がコア絶縁層を基準に同一な数を有して形成されて印刷回路基板の曲がり現象が防止される。
したがって、絶縁層の数を増やさずに奇数個の回路層を形成することができ、コア絶縁層の内に伝導性物質で形成されているビア１１５を形成することによって、放熱性が確保される。
また、金属基板を中間層が互いに異なる金属で形成することによって、工程中で曲がり現象が防止される。
以下、図１９乃至図３６を参考して、本発明の実施形態に従う印刷回路基板を説明する。
図１９は、本発明の実施形態に従う印刷回路基板の断面図である。
図１９を参考すると、本発明に従う印刷回路基板３００は、第１絶縁層３２０及び第２絶縁層３２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア３１５、前記コア絶縁層の内部に形成されている内部回路層３１１、そして前記第１及び第２絶縁層３２０、３２５の上に各々形成されている第１及び第２外部回路層３３１、３３５、３４５を含む。
前記第１絶縁層３２０は、前記第２絶縁層３２５の上に形成されており、間に他の絶縁層（図示せず）を媒介にして形成されることもできる。
前記第１及び第２絶縁層３２０、３２５は、熱硬化性または熱可塑性高分子基板、セラミック基板、または有−無機複合素材基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。また、前記第１及び第２絶縁層３２０、３２５をなす物質は、ガラス繊維などの固形成分を含む樹脂材でありうる。
前記第１及び第２絶縁層３２０、３２５は、同一の物質で形成できる。
前記第１絶縁層３２０及び第２絶縁層３２５の各々の厚さは、約３０μｍ乃至８０μｍでありうる。
前記第１絶縁層３２０及び第２絶縁層３２５の積層構造であるコア絶縁層の厚さは、約６０μｍ乃至１６０μｍ、好ましくは約６０μｍ乃至１４０μｍでありうる。
前記コア絶縁層の表面、即ち第１絶縁層３２０の上部及び前記第２絶縁層３２５の下部に接着層３６０、３６５が形成されている。
前記接着層３６０、３６５は、下の第１及び第２絶縁層３２０、３２５と上の回路層３３１、３３５、３４５の接着力を強化させるためのものであって、シランを含むプライマー樹脂層であることがあり、厚さが１０μｍ以下を満たす。
前記コア絶縁層に、ビア３１５及び内部回路層３１１が形成されている。
前記ビア３１５は、前記第１絶縁層３２０から前記第２絶縁層３２５まで貫通する伝導性ビア３１５であって、前記第１絶縁層３２０と第２絶縁層３２５との境界領域で最も大きい第１幅（ｄ１）を有し、各絶縁層３２０、３２５の上面へ行くほど幅が狭くなって各絶縁層３２０、３２５の露出面となす断面の第２幅（ｄ２）が最も小さい幅を有することによって、ビア３１５の断面が六角形を表すことができる。
前記ビア３１５の第１幅（ｄ１）及び第２幅（ｄ２）は、約２０μｍ乃至３００μｍを満たすことができる。
前記ビア３１５は、伝導性ビア３１５であって、銅を含む合金で形成できる。
前記ビア３１５は、前記第１絶縁層３２０に埋め込まれており、銅を含む合金で形成される第１パート３１５ａ、前記第１パート３１５ａの下部に形成され、前記第２絶縁層３２５に埋め込まれており、前記第１パート３１５ａと同一な金属で形成される第２パート３１５ｂ、そして前記第１パート３１５ａと前記第２パート３１５ｂとの間に形成され、前記第１及び第２パート３１５ａ、３１５ｂと同一な金属で形成される第３パート３１５ｃを含む。
一方、前記ビア３１５は、前記第１乃至第３パート３１５ａ、３１５ｂ、３１５ｃの間を境界するバリア層３１５ｄ、３１５ｅが形成されている。
即ち、前記第１パートと第３パート３１５ａ、３１５ｃとの間には第１バリア層３１５ｄが形成されており、前記第３パートと前記第２パート３１５ｂ、３１５ｃとの間には第２バリア層３１５ｅが形成されている。
前記第１及び第２バリア層３１５ｄ、３１５ｅは、前記第１乃至第３パート３１５ａ、３１５ｂ、３１５ｃと互いに異なる金属で形成されており、両金属はエッチング選択性が互いに相異する。
前記第３パート３１５ｃは、前記ビア３１５の中央領域に形成され、第３パート３１５ｃの下面または第２バリア層３１５ｅの下面が前記ビア３１５の最も大きい幅である第１幅（ｄ１）を有することができる。
前記第１乃至第３パート３１５ａ、３１５ｂ、３１５ｃは、銅を含む合金で形成されることができ、前記第１及び第２バリア層３１５ｄ、３１５ｅは、ニッケル、鉄、コバルト、モリブデン、クロム、またはパラジウムを含む合金で形成できる。
この際、前記第１パート３１５ａ及び第２パート３１５ｂの厚さは、２０乃至７０μｍであり、第３パート３１５ｃの厚さは５乃至７０μｍを満たす。
前記第１及び第２バリア層３１５ｄは、第３パート３１５ｃの厚さより小さく、好ましくは１０μｍ以下の厚さ範囲を有することができる。
内部回路層３１１は、前記第２絶縁層３２５の上に形成されており、回路パターンの厚さは約５乃至３０μｍであることがあり、約５０μｍ以下の幅、好ましくは３０μｍ以下の幅を有するように微細パターンで具現される。
前記内部回路層３１１は、断面が四角形の形状を有することができる。
この際、前記内部回路層３１１は、前記ビア３１５の第３パート３１５ｃと同一の物質で形成され、下部に第２バリア層３１５ｅの一部が形成されている。
前記第２バリア層３１５ｅは、省略することができる。
前記第１及び第２絶縁層３２５の上面には、前記ビア３１５と連結されているビアパッド３３５、３４５及び回路パターン３３１を含む外部回路層３３１、３３５、３４５が各々形成されている。
前記外部回路層３３１、３３５、３４５は、前記コア絶縁層の上部に形成されている第１外部回路層３３１、３３５、及びコア絶縁層の下部に形成されている第２外部回路層３４５として定義する。
前記外部回路層３３１、３３５、３４５は、ＳＡＰ（semi-additive process）工法によりめっきして形成される。
以上、コア絶縁層の上下に各々１層の外部回路層３３１、３３５、３４５が形成されたものを開示したが、これに限定されず、前記外部回路層３３１、３３５、３４５を埋め込む上部絶縁層を第１及び第２絶縁層３２０、３２５の上に各々形成し、前記上部絶縁層の上に回路層を各々形成することによって、多層回路基板の形成が可能である。
このように、本発明の印刷回路基板３００は、コア絶縁層の内部に埋め込まれている内部回路層３１１が形成されることによって、２ｎ＋１（ｎは正の整数）の数を有する回路層を形成することができ、絶縁層がコア絶縁層を基準に同一の数を有するように形成されることによって、印刷回路基板が片方に曲がらない。
したがって、絶縁層の数を増やさずに奇数個の回路層を形成することができ、コア絶縁層の内に伝導性物質で形成されているビア３１５を形成することによって、放熱性が確保される。
また、前記絶縁層３２０、３２５と前記外部回路層３３１、３３５、３４５との間にプレミア樹脂の接着層３６０、３６５が形成されて、外部回路層３３１、３３５、３４５のめっきが円滑になされることによって、絶縁層３２０、３２５と外部回路層３３１、３３５、３４５との間の接着力が向上する。
以下、図２０乃至図３６を参考して、図１９の印刷回路基板の製造方法を説明する。
工程が始まれば、図２０のように伝導性の金属基板３１０を用意する。
前記金属基板３１０は銅を含む合金で形成されることができ、銅素材は圧延箔、電解箔を全て使用することができ、金属基板３１０の厚さは要求される製品の仕様によって多様に使用できる。この際、金属基板３１０は、第１金属層３１０ａ、第２金属層３１０ｂ、及び第３金属層３１０ｃの積層構造を有する。
前記第１金属層乃至第３金属層３１０ａ、３１０ｂ、３１０ｃは、同一または類似の厚さを有し、同一の物質で形成できる。
第１乃至第３金属層３１０ａ、３１０ｂ、３１０ｃは、銅を含む合金層で形成できる。前記第１乃至第３金属層３１０ａ、３１０ｂ、３１０ｃの間には、前記第１乃至第３金属層３１０ａ、３１０ｂ、３１０ｃと互いに異なるエッチング選択性を有する金属で形成される第１及び第２バリア金属層３１０ｄ、３１０ｅを形成する。
第１及び第２バリア金属層３１０ｄ、３１０ｅは、ニッケル、鉄、コバルト、モリブデン、クロム、またはパラジウムを含む合金で形成されることができ、前記第１及び第２バリア金属層３１０ｄ、３１０ｅの厚さは、第２金属層３１０ｂの厚さより薄く形成できる。
本発明において、金属基板３１０の総厚は８０μｍから１７０μｍが好ましい。銅素材の基板３１０は、酸洗及び水洗などを含む表面洗浄作業を進行して表面を整理する。
次に、図２１のように、前記金属基板３１０の上面の上に感光性フィルム１１６を付着させる。
前記感光性フィルム１１６は、前記金属基板３１０をエッチングするためのエッチングパターンを形成するためのものであって、感光性フィルム１１６の厚さは１５μｍから３０μｍまで多様であり、ＵＶ露光タイプとＬＤＩ露光タイプ全て使用可能である。
次に、図２２のように、前記感光性フィルム１１６を露光し現像して感光パターン（図示せず）を形成し、これをマスクにして前記金属基板３１０をエッチングしてビア３１５の第１パート３１５ａを形成する。
金属基板３１０の一部が塩化銅または塩化鉄などの湿式エッチング液により湿式エッチングされてビア３１５の第１パート３１５ａが形成され、第１金属層３１０ａと第１バリア金属層３１０ｄとの互いに異なるエッチング選択性により第１パート３１５ａは第１金属層３１０ａのみエッチングされて形成される。
図２２のように、ビア３１５の第１パート３１５ａをエッチング後、感光パターンをＮａＯＨ希釈液を使用して剥離する。
次に、図２３のように、前記第１パート３１５ａ及び露出している第１バリア金属層３１０ｄの全面に感光性フィルム３１７を形成する。
前記第２金属層３１０ｂで内部回路層３１１を形成するために、前記第１バリア金属層３１０ｄの上の感光性フィルム３１７の一部を露光し現像して図２４の感光パターン３１８を形成し、前記感光パターン３１８をマスクにして第１バリア金属層３１０ｄをエッチングしてマスクパターンを形成する。
次に、前記マスクパターン３１９を形成したエッチング液と異なるエッチング液でマスクパターン３１９の下部の第２金属層３１０ｂを選択的にエッチングして、図２５の内部回路層３１１の第１領域３１１ａ及びビア３１５の第３パート３１５ｃを形成する。
前記第２金属層３１０ｂの下部の第２バリア金属層３１０ｅが露出すれば、エッチングが停止して内部回路層３１１の第１領域３１１ａが形成され、形成された内部回路層３１１の第１領域３１１ａは上部にマスクパターン３１９を有する四角形の断面を有する。
次に、図２６のように、マスクパターン３１９及び露出している第２バリア金属層３１０ｅを除去すれば、内部回路層３１１は第２金属層３１０ｂで形成される第１領域３１１ａ及び第２バリア金属層３１０ｅで形成される第２領域３１１ｂに形成される。
次に、図２７のように、前記ビア３１５の第１及び第３パート３１５ａ、３１５ｃ、及び内部回路層３１１を埋め込むように第１絶縁層３２０を形成する。
前記第１絶縁層３２０は、ガラス繊維などの固形成分が形成されたり形成されていない熱硬化性または熱可塑性樹脂を用いて形成し、前記第１絶縁層３２０の厚さは約３０μｍ乃至８０μｍでありうる。
次に、前記第１絶縁層３２０の上に接着層３６０及び銅箔層３６１を形成する。
前記銅箔層３６１はＳＡＰ工程の母体となるものであって、前記接着層３６０が前記第１絶縁層３２０の上に付着されるように形成され、前記接着層３６０はプレミア樹脂で形成される。
前記接着層３６０はシランを含むプライマー樹脂であって、前記銅箔層３６１と前記接着層３６０とは銅箔層３６１に前記プライマー樹脂層がコーティングされているＰＣＦ（Primer Coated Copper Foil）でありうる。
この際、前記ビア３１５の上面は、前記接着層３６０を貫通して前記銅箔層３６１と接するように圧着される。
次に、図２８のように、前記銅箔層３６１の上面及び前記金属基板３１０の下面に感光性フィルム３３６を形成する。
前記金属基板３１０の下部に形成される感光性フィルム３３６は、ビア３１５の第２パート３１５ｂ及び内部回路層３１１を形成するための感光パターンを形成する母体となり、前記銅箔層３６１の上の感光性フィルム３３６は金属基板３１０の下部の感光パターン形成及び金属基板３１０のエッチング工程で銅箔層３６１を保護するための保護フィルムとして機能する。
したがって、前記銅箔層３６１の上の感光性フィルム３３６は、保護フィルムまたは保護有機層などに取替え可能であり、省略することができる。
次に、図２９のように、前記金属基板３１０の下部の感光性フィルム３３６を現像して感光パターンを形成し、前記感光パターンをマスクにして前記金属基板３１０をエッチングして前記ビア３１５の第１パート３１５ａの下部に第２パート３１５ｂを形成する。
前記エッチングは、第２バリア金属層３１０ｅが露出するまで進行されることによって、内部回路層３１１の下面に第２バリア金属層３１０ｅが露出する。
このように、前記ビア３１５は上部及び下部が第１パート３１５ａ乃至第３パート３１５ｂに分割されてエッチング形成されて、その形状が中央部分の最も大きい第１幅（ｄ１）を有し、外部に近づくほど幅が狭くなる六角形の断面を有する。
前記ビア３１５の第２パート３１５ｂが形成されれば、前記感光パターンを剥離し、図３０のように、前記ビア３１５の第１パート３１５ａが埋め込まれるように第２絶縁層３２５を積層し、第２絶縁層３２５の上に接着層３６５及び銅箔層１６６を形成する。
前記第２絶縁層３２５及び銅箔層１６６の厚さ及び材質は、前述した第１絶縁層３２０及び前記第１絶縁層３２０の上の銅箔層３６１と同一でありうる。
次に、図３１のように、上下部の銅箔層３６１、１６６を除去して下部の接着層３６０、３６５を露出する。
この際、前記銅箔層３６１、１６６は、ＳＡＰ工程を進行するためにフルエッチング（full-etching）され、接着層３６０、３６５の異物除去及び粗度を与えるためにデスミア工程を進行することができる。
次に、図３２のように、前記接着層３６０、３６５の上に無電解めっきしてシード層３３２を形成する。
前記シード層３３２は銅を無電解めっきして形成することができ、前記接着層３６０、３６５の上、及び露出しているビア３１５の上下面に３μｍ以下の均一な厚さで形成される。
次に、図３３のように、シード層３３２の上に前記外部回路層３３１、３３５、３４５を形成するために感光性パターン３４８を形成する。
前記感光性パターン３４８は、感光性フィルムを付着した後、回路設計によって露光し現像して形成する。
次に、図３４のように、前記感光性パターン３４８により露出しているシード層３３２の上に電解めっきを遂行することによって、めっき層３３０、３４０を形成する。
前記電解めっきは、めっきされる面積を計算して直流またはパルス／リバース（Pulse／Reverse）方式の整流器に適当な電流を印加して銅などの伝導性金属を析出する方式を使用することが好ましい。
次に、図３５のように、感光性パターン３４８を剥離し、前記めっき層１３０、１４０及び感光性パターン３４８の下部のシード層３３２をフラッシュエッチングして下部の接着層３６０、３６５を露出し、外部回路層３３１、３３５、３４５を形成する。
この際、形成されるパッド３３５、３４５及び回路パターン３３１は、前記第１絶縁層３２０の上に形成されて前記ビア３１５の第１パート３１５ａと連結されている上部パッド３３５、及び上部パッド３３５と上部回路パターン３３１とを含む第１外部回路層３３１、３３５及び前記ビア３１５の第２パート３１５ｂと連結されている下部パッド３４５、及び前記下部パッド３４５と下部回路パターン（図示せず）とを含む第２外部回路層３４５を含む。
最後に、図３６のように、外部回路層３３１、３３５、３４５の回路パターン３３１を埋め込み、前記パッド３３５、３４５が露出するようにカバーレイ３５０を形成することによって、工程が完了する。
このように、絶縁基板をドリリングしてビアホールを形成し、前記ビアホールをめっき埋込みしてビアを形成することとは異なり、金属基板３１０をエッチングしてビア３１５を形成し、前記ビア３１５を埋め込む絶縁層３２０、３２５を形成することによって、製造費用が低減され、前記ビア３１５と同一な金属基板で内部回路層５１１を形成することによって、製造ステップが減る。
また、外部回路層３３１、３３５、３４５をＳＡＰ工程を用いて形成することによって、微細パターンを形成することができる。
以下、図３７を参考して、本発明の第２実施形態に従う印刷回路基板を説明する。
図３７を参考すると、本発明に従う印刷回路基板４００は、第１絶縁層４２０及び第２絶縁層４２５が形成するコア絶縁層、前記コア絶縁層の内部に形成されているビア４１５、前記コア絶縁層の内部に形成されている内部回路層４１２、そして前記第１及び第２絶縁層４２０、４２５の上に各々形成されている第１及び第２外部回路層４３１、４３５、１４５を含む。
前記第１絶縁層４２０は、前記第２絶縁層４２５の上に形成されており、間に他の絶縁層を媒介にして形成されることもできる。
前記第１及び第２絶縁層４２０、４２５をなす物質は、ガラス繊維などの固形成分を含む樹脂材であることがあり、前記第１及び第２絶縁層４２０、４２５は同一の物質で形成できる。
前記第１絶縁層４２０及び第２絶縁層４２５の積層構造はコア絶縁層を形成し、コア絶縁層の厚さは約６０μｍ乃至１４０μｍでありうる。
前記コア絶縁層の表面、即ち第１絶縁層４２０の上部及び前記第２絶縁層４２５の下部に、接着層４６０、４６５が形成されている。
前記接着層４６０、４６５は、下の第１及び第２絶縁層４２０、４２５と上の回路層４３１、４３５、１４５の接着力を強化させるためのものであって、シラン含むプライマー樹脂層であることがあり、厚さが１０μｍ以下を満たす。前記コア絶縁層にビア４１５及び内部回路層４１２が形成されている。
前記ビア４１５は、前記第１絶縁層４２０から前記第２絶縁層４２５まで貫通する伝導性ビア４１５であって、前記第１絶縁層４２０と第２絶縁層４２５との境界領域で最も大きい幅を有し、各絶縁層の上面へ行くほど幅が狭くなって断面が六角形を表すことができる。
前記ビア４１５の第１幅（ｄ１）及び第２幅（ｄ２）は約２０μｍ乃至１００μｍを満たすことができる。
前記ビア４１５は伝導性ビア４１５であって、銅を含む合金で形成できる。
前記ビア４１５は前記第１絶縁層４２０に埋め込まれており、銅を含む合金で形成される第１パート４１５ａ、前記第１パート４１５ａの下部に形成され、前記第２絶縁層４２５に埋め込まれており、前記第１パート４１５ａと同一の金属で形成される第２パート４１５ｂ、そして前記第１パート４１５ａと前記第２パート４１５ｂとの間に形成され、前記第１及び第２パート４１５ａ、４１５ｂと同一の金属で形成される第３パート４１５ｃを含む。
一方、前記ビア４１５は、前記第１乃至第３パート４１５ａ、４１５ｂ、４１５ｃの間を境界するバリア層４１５ｄ、４１５ｅが形成されている。
即ち、前記第１パートと第３パート４１５ａ、４１５ｃとの間には第１バリア層４１５ｄが形成されており、前記第３パートと前記第２パート４１５ｂ、４１５ｃとの間には第２バリア層４１５ｅが形成されている。
前記第１及び第２バリア層４１５ｄ、４１５ｅは、前記第１乃至第３パート４１５ａ、４１５ｂ、４１５ｃと互いに異なる金属で形成されており、両金属はエッチング選択性が互いに相異する。
前記第３パート４１５ｃは、前記ビア４１５の中央領域に形成され、第３パート４１５ｃの下面が前記ビア４１５の最も大きい幅である第１幅（ｄ１）を有することができる。
前記第１乃至第３パート４１５ａ、４１５ｂ、４１５ｃは、銅を含む合金で形成されることができ、前記第１及び第２バリア層４１５ｄ、４１５ｅは、ニッケル、鉄、コバルト、モリブデン、クロム、またはパラジウムを含む合金で形成できる。
この際、前記第１パート４１５ａ及び第２パート４１５ｂの厚さは、２０乃至７０μｍであり、第３パート４１５ｃの厚さは５乃至７０μｍを満たす。
前記第１及び第２バリア層４１５ｄは、第３パート４１５ｃの厚さより小さく、好ましくは１０μｍ以下の厚さ範囲を有することができる。
前記第１及び第２絶縁層４２０、４２５の上面には、前記ビア４１５と連結されているビアパッド４３５、１４５、及び回路パターン４３１を含む外部回路層４３１、４３５、４４５が各々形成されている。
前記外部回路層４３１、４３５、４４５は、第１及び第２絶縁層４２０、４２５の表面に形成され、内部回路層４１２は、前記第１及び第２絶縁層４２０、４２５の間に形成されている。
前記外部回路層４３１、４３５、４４５は、ＳＡＰ工程により形成できる。
図３７の印刷回路基板４００において、前記内部回路層４１２の回路パターンは断面が四角形を有し、前記ビア４１５のように前記第１及び第２絶縁層４２０、４２５の境界を軸にして対称的に形成される四角形であることがあり、前記第１絶縁層４２０に埋め込まれている領域はビア４１５の第３パート４１５ｃと同一の物質で形成され、前記第２絶縁層４２５に埋め込まれている領域はビア４１５の第３パート４１５ｃと同一の物質で形成される。
内部回路層４１２が図３７のように形成される場合にも、図２０乃至図３６の製造方法を用いて形成できる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、次の請求範囲で定義している本発明の基本概念を用いた当業者のさまざまな変形及び改良形態も本発明の権利範囲に属するものである。
Claims (10)
- コア絶縁層と、
前記コア絶縁層を貫通する少なくとも１つのビアと、
前記コア絶縁層の内部に埋め込まれている内部回路層と、
前記コア絶縁層の上部または下部に形成されている外部回路層と、含み、
前記ビアは、第１パート、前記第１パートの下部の第２パート、前記第１及び前記第２パートの間の第３パート、そして前記第１乃至第３パートの間に形成され、前記第１乃至第３パートと互いに異なる金属で形成されている少なくとも１つのバリア層を含み、
前記ビアの前記第３パートの側面は、前記コア絶縁層の上面に対して一定の傾斜角を有し、
前記内部回路層は、前記ビアと分離されており、
前記第１パート、前記第２パート、前記第３パート及び前記バリア層を含む前記ビアの全体構造は、六角形の断面形状を有することを特徴とする印刷回路基板。 - 前記コア絶縁層は、前記ビアの前記第１及び第３パートを埋め込む第１絶縁層と、
前記第１絶縁層の下部に前記ビアの第２パートを埋め込む第２絶縁層と、
を含むことを特徴とする請求項１に記載の印刷回路基板。 - 前記内部回路層は、前記第１絶縁層の下部に埋め込まれる第１回路パートと、前記第２絶縁層の上部に埋め込まれる第２回路パートと、を含み、
前記第１回路パートの厚さは、前記第１絶縁層の厚さより薄く、
前記第２回路パートの厚さは、前記第２絶縁層の厚さより薄いことを特徴とする請求項２に記載の印刷回路基板。 - 前記ビアの前記第１パートの側面は、前記コア絶縁層の上面に対して、前記第３パートの側面が有する傾斜角と同じ傾斜角を有することを特徴とする請求項１乃至３のいずれか１項に記載の印刷回路基板。
- 前記内部回路層は、断面が四角形であることを特徴とする請求項１乃至３のいずれか１項に記載の印刷回路基板。
- 前記バリア層は、前記第１パートと前記第３パートとの間に形成される第１バリア層と、
前記第３パートと前記第２パートとの間に形成され、前記第１バリア層と同一物質で形成される第２バリア層と、を含み、
前記ビアの前記第３パートの上面の幅は、前記第１バリア層の下面の幅と同一であることを特徴とする請求項１乃至３のいずれか１項に記載の印刷回路基板。 - 前記印刷回路基板は、
前記内部回路層及び前記外部回路層を含む２ｎ＋１（ｎは正の整数）の数を有する回路層を含むことを特徴とする請求項１乃至６のいずれか１項に記載の印刷回路基板。 - 前記内部回路層は、下部に前記バリア層を含むことを特徴とする請求項１乃至３のいずれか１項に記載の印刷回路基板。
- 前記コア絶縁層の上部または下部に形成され、前記ビアを露出する接着層をさらに含み、
前記外部回路層は、前記接着層の上に形成されたシード層を含み、
前記シード層の下面は、前記接着層の上面と接触する第１部分と、前記ビアの第１パートの上面と接触する第２部分とを含むことを特徴とする請求項１乃至３のいずれか１項に記載の印刷回路基板。 - 前記接着層は、前記ビアの前記第１パートの側面と接触し、
前記接着層の上面は、前記ビアの前記第１パートの上面と同一平面上に位置することを特徴とする請求項９に記載の印刷回路基板。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100134488A KR101251749B1 (ko) | 2010-12-24 | 2010-12-24 | 인쇄회로기판 및 그의 제조 방법 |
| KR10-2010-0134488 | 2010-12-24 | ||
| KR10-2010-0134489 | 2010-12-24 | ||
| KR1020100134489A KR101231343B1 (ko) | 2010-12-24 | 2010-12-24 | 인쇄회로기판 및 그의 제조 방법 |
| PCT/KR2011/010024 WO2012087058A2 (en) | 2010-12-24 | 2011-12-23 | Printed circuit board and method for manufacturing the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014501448A JP2014501448A (ja) | 2014-01-20 |
| JP2014501448A5 JP2014501448A5 (ja) | 2014-02-27 |
| JP5992923B2 true JP5992923B2 (ja) | 2016-09-14 |
Family
ID=46314659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013546027A Active JP5992923B2 (ja) | 2010-12-24 | 2011-12-23 | 印刷回路基板及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9572250B2 (ja) |
| EP (1) | EP2656703B1 (ja) |
| JP (1) | JP5992923B2 (ja) |
| CN (1) | CN103404243B (ja) |
| TW (1) | TWI617225B (ja) |
| WO (1) | WO2012087058A2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104768325B (zh) * | 2014-01-08 | 2018-03-23 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
| KR102187695B1 (ko) * | 2014-01-28 | 2020-12-07 | 엘지이노텍 주식회사 | 인쇄회로기판 |
| KR102211741B1 (ko) * | 2014-07-21 | 2021-02-03 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| KR102185067B1 (ko) * | 2014-09-24 | 2020-12-01 | 삼성전기주식회사 | 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법 |
| KR20160080526A (ko) * | 2014-12-29 | 2016-07-08 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US10798821B2 (en) | 2016-04-02 | 2020-10-06 | Intel Corporation | Circuit board having a passive device inside a via |
| DE102018102734A1 (de) * | 2018-01-18 | 2019-07-18 | Schreiner Group Gmbh & Co. Kg | Flexible elektrische Schaltung mit Verbindung zwischen elektrisch leitfähigen Strukturelementen |
| KR20200072375A (ko) * | 2018-12-12 | 2020-06-22 | 삼성전기주식회사 | 인쇄회로기판 |
| KR20220098997A (ko) * | 2021-01-05 | 2022-07-12 | 삼성전기주식회사 | 인쇄회로기판 |
| TWI824303B (zh) * | 2021-09-23 | 2023-12-01 | 欣興電子股份有限公司 | 電路板線路結構改良方法及電路板線路改良結構 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5326643A (en) * | 1991-10-07 | 1994-07-05 | International Business Machines Corporation | Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier |
| JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JPH09181422A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Aic Inc | プリント配線板の製造方法 |
| US6631558B2 (en) * | 1996-06-05 | 2003-10-14 | Laservia Corporation | Blind via laser drilling system |
| EP1093163B1 (en) | 1997-03-25 | 2004-11-24 | Amitec - Advanced Multilayer Interconnect Technologies Ltd. | Electronic interconnect structure |
| JP4195162B2 (ja) * | 1999-12-21 | 2008-12-10 | 東洋鋼鈑株式会社 | 多層プリント配線板及びその製造方法 |
| US6569543B2 (en) * | 2001-02-15 | 2003-05-27 | Olin Corporation | Copper foil with low profile bond enahncement |
| US6931723B1 (en) * | 2000-09-19 | 2005-08-23 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
| JP2002179772A (ja) * | 2000-12-08 | 2002-06-26 | Mitsui Mining & Smelting Co Ltd | プリント配線板の層間絶縁層構成用の樹脂化合物、その樹脂化合物を用いた絶縁層形成用樹脂シート及び樹脂付銅箔、並びにそれらを用いた銅張積層板 |
| US6593534B2 (en) * | 2001-03-19 | 2003-07-15 | International Business Machines Corporation | Printed wiring board structure with z-axis interconnections |
| JP2003133711A (ja) | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | プリント配線板とその製造方法および電子部品の実装方法 |
| JP4045143B2 (ja) * | 2002-02-18 | 2008-02-13 | テセラ・インターコネクト・マテリアルズ，インコーポレイテッド | 配線膜間接続用部材の製造方法及び多層配線基板の製造方法 |
| CN100383278C (zh) * | 2002-02-28 | 2008-04-23 | 日本瑞翁株式会社 | 部分镀敷方法、部分镀敷树脂基材以及多层电路基板的制造方法 |
| US7548430B1 (en) * | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
| JP2004165544A (ja) | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | プリント配線板 |
| JP4294967B2 (ja) * | 2003-02-13 | 2009-07-15 | デンカＡｇｓｐ株式会社 | 多層配線基板及びその製造方法 |
| WO2005007756A1 (ja) * | 2003-05-21 | 2005-01-27 | Hitachi Chemical Co., Ltd. | プライマ、樹脂付き導体箔、積層板並びに積層板の製造方法 |
| JP3949676B2 (ja) * | 2003-07-22 | 2007-07-25 | 三井金属鉱業株式会社 | 極薄接着剤層付銅箔及びその極薄接着剤層付銅箔の製造方法 |
| JP4398683B2 (ja) * | 2003-08-11 | 2010-01-13 | テセラ・インターコネクト・マテリアルズ，インコーポレイテッド | 多層配線基板の製造方法 |
| TWI253714B (en) * | 2004-12-21 | 2006-04-21 | Phoenix Prec Technology Corp | Method for fabricating a multi-layer circuit board with fine pitch |
| US20070281464A1 (en) * | 2006-06-01 | 2007-12-06 | Shih-Ping Hsu | Multi-layer circuit board with fine pitches and fabricating method thereof |
| TWI295911B (en) * | 2006-06-08 | 2008-04-11 | Advanced Semiconductor Eng | Manufacturing method of circuit board |
| US20100233476A1 (en) | 2006-06-20 | 2010-09-16 | Makoto Uchida | Copper foil with primer resin layer and laminated sheet using the same |
| TWM307931U (en) * | 2006-07-07 | 2007-03-11 | Wintek Corp | Single-layer flexible printed circuit board |
| JP2008124370A (ja) * | 2006-11-15 | 2008-05-29 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| US9003648B2 (en) * | 2007-01-02 | 2015-04-14 | Ormet Circuits, Inc. | Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias |
| TW200847867A (en) * | 2007-04-26 | 2008-12-01 | Mitsui Mining & Smelting Co | Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same |
| JP2009076699A (ja) | 2007-09-20 | 2009-04-09 | Fujikura Ltd | 多層プリント配線板の製造方法 |
-
2011
- 2011-12-20 TW TW100147415A patent/TWI617225B/zh active
- 2011-12-23 WO PCT/KR2011/010024 patent/WO2012087058A2/en active Application Filing
- 2011-12-23 EP EP11851645.9A patent/EP2656703B1/en active Active
- 2011-12-23 US US13/997,464 patent/US9572250B2/en active Active
- 2011-12-23 JP JP2013546027A patent/JP5992923B2/ja active Active
- 2011-12-23 CN CN201180068500.3A patent/CN103404243B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103404243B (zh) | 2017-04-26 |
| EP2656703A2 (en) | 2013-10-30 |
| WO2012087058A2 (en) | 2012-06-28 |
| US20140069705A1 (en) | 2014-03-13 |
| CN103404243A (zh) | 2013-11-20 |
| EP2656703B1 (en) | 2021-08-25 |
| JP2014501448A (ja) | 2014-01-20 |
| EP2656703A4 (en) | 2017-09-13 |
| WO2012087058A3 (en) | 2012-10-04 |
| US9572250B2 (en) | 2017-02-14 |
| TW201247057A (en) | 2012-11-16 |
| TWI617225B (zh) | 2018-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5992923B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP5993378B2 (ja) | 印刷回路基板 | |
| US9713267B2 (en) | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post | |
| JP6092117B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP2014175485A (ja) | 配線板及びその製造方法 | |
| TWI442854B (zh) | 印刷電路板及其製造方法 | |
| TW200412205A (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
| JP6214398B2 (ja) | 印刷回路基板 | |
| JP2023022267A (ja) | プリント回路基板 | |
| KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| TWI446843B (zh) | 線路板及其製程 | |
| US11160164B2 (en) | Wiring substrate | |
| KR20110064216A (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
| JP7389666B2 (ja) | リジッド・フレックス多層プリント配線板の製造方法 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR101231273B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101231343B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2018182252A (ja) | プリント配線板の製造方法 | |
| KR101251749B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101154700B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101262584B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101154720B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101231525B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101905881B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101262513B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20140218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160510 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160818 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5992923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |