JP2023022267A - プリント回路基板 - Google Patents

Abstract

【課題】電子産業の発達に伴って電子部品の高機能化、軽薄短小化への要求が急増しており、これにより、電子部品が搭載されるプリント回路基板においても高密度配線化及び薄板化が求められている。【解決手段】プリント回路基板１００は、絶縁層１０と、絶縁層の内部に形成され、絶縁層に一面が露出するように形成されるバリアー層３０と、絶縁層の内部に形成され、バリアー層の他面に形成される回路パターン２０と、を含む。プリント回路基板１００は、絶縁層１０の内部に形成され、回路パターン２０に電気的に接続するビア５をさらに含む。【選択図】図１

Description

本発明は、プリント回路基板に関する。

電子産業の発達に伴って電子部品の高機能化、軽薄短小化への要求が急増しており、これにより、電子部品が搭載されるプリント回路基板においても高密度配線化及び薄板化が求められている。

一方、プリント回路基板の薄型化のために、コア基板が除去されたコアレス回路基板が用いられている。コアレス回路基板を製造するためには、キャリアが必要となり、このキャリアは、コア基板の代わりに回路パターン等を形成するための支持部材として用いられる。
キャリアは、一面に回路パターンを形成することができ、以後絶縁層等を積層してビルドアップ層を形成した後に除去すれば、絶縁層から一面が露出した回路パターンを形成することができる。

上記のようにすると、銅箔積層板を用いて回路パターンを形成する場合よりも微細な回路パターンを形成することができる。

韓国公開特許第 ２０１０－０００５８８１号公報

本発明の一側面によれば、銅箔エッチング液から回路パターンを保護するために回路パターン上にバリアー層を形成した回路基板が提供される。

本発明の第１実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第２実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第３実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第４実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第５実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第６実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第７実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の第８実施例に係るプリント回路基板を概略的に示す断面図である。 本発明の一実施例に係るプリント回路基板の製造工程の一工程を概略的に示す断面図である。 図９ａに示す工程の次の工程を示す図である。 図９ｂに示す工程の次の工程を示す図である。 図９ｃに示す工程の次の工程を示す図である。 図９ｄに示す工程の次の工程を示す図である。 図９ｅに示す工程の次の工程を示す図である。 図９ｆに示す工程の次の工程を示す図である。

本明細書で使用した用語は、ただ特定の実施例を説明するために使用したものであり、本発明を限定するものではない。単数の表現は、文脈上明白に異なる意味ではない限り、複数の表現を含む。
本願において、ある部分がある構成要素を「含む」とする場合、これは特に言及しない限り、他の構成要素を除外することではなく、他の構成要素をさらに含むことができることを意味する。

また、明細書の全般において、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。

本明細書において、第１、第２等の用語は、多様な構成要素を説明するために使用され、上記構成要素が上記用語により限定されることはない。上記用語は、一つの構成要素を他の構成要素から区別する目的にだけに使用される。

図面に示された各構成の大きさ及び厚さは、説明の便宜上、任意で示したものであって、本発明が必ずしもそれらに限定されることはない。
以下では、本発明に係るプリント回路基板及びその製造方法の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。

＜プリント回路基板＞
図１は、本発明の第１実施例に係るプリント回路基板１００を概略的に示す断面図である。
図１を参照すると、第１実施例に係るプリント回路基板１００は、絶縁層１０と、回路パターン２０と、バリアー層３０とを含む。

絶縁層１０としては、プリプレグ（ＰＰＧ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ－ｕｐ ｆｉｌｍ）、銅箔コーティング樹脂（ＲＣＣ）、液晶ポリマー（ＬＣＰ）、テフロン（登録商標）等の公知の材料を用いることができる。

回路パターン２０は、絶縁層１０の内部に形成され、一面が絶縁層１０の一面に露出するように形成されることができる。

回路パターン２０は、本発明の一実施例のように、微細な回路パターンを形成するために、アディティブ法（ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、セミアディティブ法（ＳＡＰ、ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、モディファイド・セミ・アディティブ法（ＭＳＡＰ、ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）を用いて形成することができ、テンティング法（ｔｅｎｔｉｎｇ ｐｒｏｃｅｓｓ）のようなサブトラックティブ法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）を除外することではない。

回路パターン２０は、デタッチコア基板を使用して、デタッチコア基板が除去された絶縁層の一面から露出するエンベデッド回路パターン（ｅｍｂｅｄｄｅｄ ｃｉｒｃｕｉｔ ｐａｔｔｅｒｎ）であることができる。

エンベデッド回路パターン（以下、回路パターンと称し、本発明において回路パターンとは、その形成方法に応じて異なって形成される回路パターンのすべてを包括する意味である）は、デタッチコア基板の一部の構成である銅箔層が除去される工程において、エッチング液により過エッチングされる問題が発生することがある。
したがって、エッチング後に絶縁層１０の一面から露出する回路パターン２０の一面が、絶縁層の一面と実質的に同一の平面上に形成されることが好ましいが、過エッチングにより、絶縁層１０の一面よりも内側に形成されるリセス（ｒｅｃｅｓｓ）現象が発生する。

バリアー層３０は、絶縁層１０の内部に形成され、絶縁層１０に一面が露出するように形成されることができる。
本発明の一実施例に係るバリアー層３０は、回路パターン２０が銅箔エッチング液により過エッチングされることを防止するために回路パターン２０上に形成されることができる。

バリアー層３０は、ニッケル（Ｎｉ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、金（Ａｕ）及び銀（Ａｇ）のうちの少なくともいずれか１種を含むか、またこれらの２種以上の合金により形成することができる。

バリアー層３０は、銅箔とは異なる材料で形成されることにより、銅箔エッチング液に反応しないことになる。
バリアー層３０は、銅箔エッチング液でエッチングされないため、バリアー層３０の下部に形成された回路パターン２０を銅箔エッチング液から保護することができる。

バリアー層３０は、回路パターン２０を形成する前にデタッチコア基板に形成されることで、デタッチコア基板が除去された後にはバリアー層３０の一面が上記絶縁層１０の一面と実質的に同一の平面に形成されることができる。
バリアー層３０の厚さは、１ｎｍ乃至１００ｎｍ範囲で形成されることができるが、その範囲が制限されることはない。

本発明の第１実施例に係るプリント回路基板１００は、絶縁層１０の内部に形成され、回路パターン２０に電気的に接続するビア５をさらに含むことができる。説明の便宜上、１層構造のプリント回路基板のみを示したが、複数のビルドアップ層の構造を制限することはない。

図２は、本発明の第２実施例に係るプリント回路基板２００を概略的に示す断面図である。
図２を参照すると、第２実施例に係るプリント回路基板２００は、バリアー層３０と回路パターン２０との間に形成されるシード層４０をさらに含むことができる。
シード層４０は、回路パターン２０とバリアー層３０との間の密着力を高めることができる。

図３は、本発明の第３実施例に係るプリント回路基板３００を概略的に示す断面図である。
図３を参照すると、第３実施例に係るプリント回路基板３００においては、バリアー層３０がすべて除去されたことを確認することができる。

図４は、本発明の第４実施例に係るプリント回路基板４００を概略的に示す断面図である。
図４を参照すると、回路パターン２０及びバリアー層３０は、複数形成することができ、上記複数の回路パターン２０上に形成される複数のバリアー層のうちの一部は除去されることができる。
なお、プリント回路基板は、電子素子が積層されるパッケージ基板であることができ、パッケージ基板には、電子素子との電気的な接続のためにバンプを形成することができる。
バンプに接続される回路パターン２０は、バンプ間の短絡をより効果的に防止するために、バリアー層３０が除去されたリセス構造を形成することができる。

図５は、本発明の第５実施例に係るプリント回路基板５００を概略的に示す断面図であり、図６は、本発明の第６実施例に係るプリント回路基板６００を概略的に示す断面図であり、図７は、本発明の第７実施例に係るプリント回路基板７００を概略的に示す断面図であり、図８は、本発明の第８実施例に係るプリント回路基板８００を概略的に示す断面図である。

図５から図８を参照すると、本発明の実施例に係るプリント回路基板５００、６００、７００、８００は、第１から第４実施例に係るプリント回路基板に保護層６０をさらに含む。

保護層６０は、絶縁層１０上に形成され、バリアー層３０の一部が露出するように開口部３５を含むことができる。

開口部３５には、図８に示すように、バンプ等の接続部１５が形成されることができる。また、接続部１５上に電子素子２５を搭載することができる。

一方、接続部１５が形成される回路パターン２０上には、バリアー層３０が除去されることによりリセス構造を形成することができる。
リセス構造は、接続部１５を収容できる空間を広げ、側面接続部１５と接触することを防止することができる。

以下では、回路パターン上にバリアー層が形成されたプリント回路基板の製造工程を図面を参照して説明する。

＜プリント回路基板の製造工程＞
図９ａから図９ｆは、本発明の一実施例に係るプリント回路基板の製造工程を概略的に示す断面図である。
以下では、図９ａから図９ｆを参照して、本発明の一実施例に係るプリント回路基板の製造工程を説明する。

図９ａを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、デタッチコア基板５０を準備するステップを含むことができる。
デタッチコア基板５０には、コア金属層５１の両面に離型金属層５３、５５を積層することができる。
離型金属層５３と離型金属層５５が分離されることによりコア金属層５１を除去でき、回路パターンが形成された離型金属層５５をエッチングにより除去することにより、回路パターンの形成後にデタッチコア基板５０が除去されることができる。

図９ｂを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、回路パターン２０を形成するために、デタッチコア基板５０上に感光性フィルム７０を積層するステップを含むことができる。
感光性フィルム７０は、露光、現像工程を経て回路パターンが形成される部分を除去することができる。感光性フィルム７０を用いて露光、現像する工程は、公知の技術を用いることができる。

感光性フィルム７０の除去された部分には、バリアー層３０を形成することができる。
バリアー層３０は、スパッタ（ｓｐｕｔｔｅｒ）工程等のメッキ工程を用いて形成することができる。
バリアー層３０の厚さは、１ｎｍ～１００ｎｍ範囲で形成することができ、この厚さに制限されることはない。

図９ｃを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、バリアー層３０上にシード層４０を形成するステップを含むことができる。
シード層４０は、回路パターン２０とバリアー層３０との間の密着力を高めるために形成される層であって、無電解銅メッキ又は電解銅メッキ工程により形成されることができる。

図９ｄを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、シード層４０上に回路パターン２０を形成するステップを含むことができる。
回路パターン２０は、セミアディティブ法により形成することができ、その形成方法は制限されない。

図９ｅを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、感光性フィルム７０を除去するステップを含むことができる。
図９ｆを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、デタッチコア基板５０を除去するステップを含むことができる。
図９ｅを参照すると、本発明の一実施例に係るプリント回路基板の製造工程は、複数のバリアー層３０のうちの一部のバリアー層３０を除去するステップをさらに含むことができる。

複数のバリアー層３０のうちの一部のバリアー層３０を除去するステップにおいて、一部のバリアー層３０は、リセス・デプス（ｒｅｃｅｓｓ ｄｅｐｔｈ）を必要とする部分であって、一部のバリアー層３０を選択的にエッチングするか、ＣＺ及びＯＳＰ ｓｏｆｔ ｅｔｃｈｉｎｇによりリセス構造を形成することができる。
一部のバリアー層３０を除去するステップにおいて、選択的にバリアー層をエッチングすることにより、バリアー層または回路パターンがエッチングされることを最小化することができる。

本発明の一実施例に係るプリント回路基板は、絶縁層の一面に露出する回路パターン上にバリアー層を形成して、デタッチコア基板に形成された銅箔層を除去するためのエッチング液から回路パターンを保護することができる。
また、本発明の一実施例に係るプリント回路基板は、選択的にバリアー層を除去することにより、回路パターン上に形成されるバンプ等の構造物が短絡することを防止することができる。

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載の本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等で本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。

１０ 絶縁層
２０ 回路パターン
３０ バリアー層
４０ シード層
１００、２００、３００、４００、５００、６００、７００、８００ プリント回路基板

Claims (8)

1. 絶縁層と、
   前記絶縁層の内部に形成され、前記絶縁層に一面が露出するバリアー層と、
   前記絶縁層の内部に形成され、前記バリアー層の他面に形成される回路パターンと、
   を含むプリント回路基板。
2. 前記バリアー層と前記回路パターンとの間に形成されるシード層をさらに含む請求項１に記載のプリント回路基板。
3. 前記バリアー層または前記回路パターンは、複数形成され、
   複数の前記回路パターン上に形成される複数の前記バリアー層のうちの一部のバリアー層が除去された請求項１または請求項２に記載のプリント回路基板。
4. 前記バリアー層は、
   ニッケル（Ｎｉ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、金（Ａｕ）及び銀（Ａｇ）のうちの少なくともいずれか１種を含むか、これらの ２種以上の合金により形成される請求項１から請求項３の何れか一項に記載のプリント回路基板。
5. 前記バリアー層の厚さは、１ｎｍ乃至１００ｎｍ範囲である請求項１から請求項４の何れか一項に記載のプリント回路基板。
6. 前記絶縁層上に形成され、前記バリアー層の一部が露出するように開口部を含む保護層をさらに含む請求項１から請求項５の何れか一項に記載のプリント回路基板。
7. 前記開口部上に形成される接続部をさらに含む請求項６に記載のプリント回路基板。
8. 前記絶縁層の内部に形成され、前記回路パターンに電気的に接続されるビアをさらに含む請求項１から請求項７の何れか一項に記載のプリント回路基板。

Images