KR20180013017A

KR20180013017A - 인쇄회로기판

Info

Publication number: KR20180013017A
Application number: KR1020160096078A
Authority: KR
Inventors: 박호식; 이동근; 최재훈
Original assignee: 삼성전기주식회사
Priority date: 2016-07-28
Filing date: 2016-07-28
Publication date: 2018-02-07
Also published as: JP2018019076A; JP2023022267A; KR102534940B1

Abstract

본 발명은 인쇄회로기판에 관한 것이다. 본 발명의 실시예에 따른 인쇄회로기판은 절연층, 상기 절연층 내부에 형성되고 상기 절연층에 대하여 일면이 노출되는 배리어층 및 상기 절연층 내부에 형성되고 상기 배리어층의 타면에 형성되는 회로 패턴;을 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것이다.

전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.

한편, 인쇄회로기판의 박형화를 위해 코어기판이 제거된 코어리스 회로기판도 이용되고 있다. 코어리스 회로기판을 제조하기 위해서는 캐리어가 필요하며, 캐리어는 코어기판 대신에 회로패턴 등을 형성하기 위한 지지부재로 이용된다.

캐리어는 일면에 회로패턴이 형성될 수 있으며, 이후 절연층 등이 적층되어 빌드업층이 형성된 후 제거되면, 절연층으로부터 일면이 노출된 회로패턴이 형성될 수 있다.

상기와 같은 회로패턴은 동박적층판을 이용하여 회로패턴을 형성하는 기술보다 미세한 회로패턴을 형성할 수 있다.

한국공개특허 제 2010-0005881호(2010.01.18)

본 발명의 일측면에 따르면, 동박 에칭액으로부터 회로패턴을 보호하기 위한 회로패턴 상에 배리어층이 형성된 회로기판을 제공할 수 있다.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 제6 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 제7 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 제8 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 나타낸 단면도이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

인쇄회로기판

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판(100)을 개략적으로 나타낸 단면도이다.

도 1을 참조하면, 제1 실시예에 따른 인쇄회로기판(100)은 절연층(10), 회로패턴(20), 배리어층(30)을 포함한다.

절연층(10)은 프리프래그(PPG), ABF(Ajinomoto build-up film), 동박코팅수지(RCC), 액정폴리머(LCP), 테플론 등과 같은 공지의 재료가 이용될 수 있다.

회로패턴(20)은 절연층(10)에 내부에 형성되고 일면이 절연층(10)의 일면에 대하여 노출될 수 있다.

회로패턴(20)은 본 발명의 일 실시예와 같이 미세한 회로패턴을 형성하기 위해 에디티브 공정(additive process), 세미에디티브 공정(SAP , semi additive process), 모디파이 세미에디티브 공정(MSAP, modified semi additive process)을 이용하여 형성될 수 있으나, 텐팅(tenting process)과 같은 서브트랙티브 공정(Subtractive Process) 공정을 제외하는 것은 아니다.

회로패턴(20)은 디태치 코어 기판을 이용하여 디태치 코어 기판이 제거된 절연층의 일면으로 노출되는 임베디드 회로패턴(embedded circuit pattern)일 수 있다.

임베디드 회로패턴(embedded circuit pattern, 이하에서 임베디드 회로패턴은 회로패턴이라하며, 본 발명에서 회로패턴은 그 형성 방법에 따라 달리 형성되는 회로패턴을 모두 포괄하는 의미이다.)은 디태치 코어 기판의 일부 구성인 동박층이 제거되는 과정에서 에칭액에 의해 과에칭 되는 문제가 발생될 수 있다.

따라서, 에칭 후 절연층(10)의 일면으로 노출되는 회로패턴(20)의 일면은 절연층의 일면과 실질적으로 동일한 평면상에 형성되는 것이 바람직하나, 과에칭에 의해 절연층(10)의 일면보다 내측에 형성되는 리세스(recess) 현상이 발생한다.

본 발명의 일 실시예에 따른 배리어층(30)은 회로패턴(20)이 동박 에칭액에 의해 과에칭되는 현상을 방지하기 위해 회로패턴(20) 상에 형성될 수 있다.

구체적으로, 배리어층(30)은 회로패턴(20) 상에 형성되되, 절연층(10) 내부에 형성되고 절연층(10)에 대하여 일면이 노출될 수 있다.

배리어층(30)의 니켈(Ni), 크롬(Cr), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 금(Au) 및 은(Ag) 중 적어도 어느 하나를 포함하거나 이들의 2 이상의 합금으로 형성될 수 있다.

배리어층(30)은 동박과 다른 재료로 형성됨으로써, 동박 에칭액에 반응하지 않을 수 있다.

배리어층(30)은 동박 에칭액에 의해 에칭되지 않아 배리어층(30 하부에 형성된 회로패턴(20)이 동박 에칭액에 의해 에칭되는 것을 방지할 수 있다.

배리어층(30)은 회로패턴(20) 형성 전 디태치 코어 기판에 형성됨으로써, 디태치 코어 기판이 제거된 후 배리어층(30)의 일면은 상기 절연층(10)의 일면과 실질적으로 동일한 평면에 형성될 수 있다.

배리어층(20)의 두께는 1nm 내지 100nm 범위에서 형성될 수 있으나, 그 범위가 제한되는 것은 아니다.

본 발명의 일 실시예에 따른 제1 실시예에 따른 인쇄회로기판(100)은 절연층(10) 내부에 형성되고 회로패턴(20)과 전기적으로 연결되는 비아(5)를 더 포함할 수 있으며, 설명의 편의를 위해 1 layer 구조의 인쇄회로기판만 도시하였으나, 복수의 빌드업층이 형성되는 구조를 제한하는 것은 아니다.

도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판(200)을 개략적으로 나타낸 단면도이다.

도 2를 참조하면, 제2 실시예에 따른 인쇄회로기판(200)은 배리어층(30)과 회로패턴(20) 사이에 형성되는 시드층(40)을 더 포함할 수 있다.

시드층(40)은 회로패턴(20)과 배리어층(30) 간 밀착력을 높일 수 있다.

도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판(300)을 개략적으로 나타낸 단면도이다.

도 3을 참조하면, 제3 실시예에 따른 인쇄회로기판(300)은 배리어층(30)이 모두 제거된 것을 확인할 수 있다.

도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판(400)을 개략적으로 나타낸 단면도이다.

도 4를 참조하면, 회로패턴(20)과 배리어층(30)은 복수로 형성될 수 있으며, 상기 복수의 회로패턴(20) 상에 형성되는 복수의 배리어층 중 일부는 제거될 수 있다.

인쇄회로기판은 전자소자를 적층하는 패키지 기판일 수 있으며, 패키지 기판에는 전자소자와 전기적 접속을 위해 범프가 형성될 수 있다.

범프와 연결되는 회로패턴(20)은 범프간 단락이 현상을 보다 효과적으로 방지하기 위하여 배리어층(30)이 제거된 recess 구조를 형성할 수 있다.

도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판(500)을 개략적으로 나타낸 단면도이다. 도 6은 본 발명의 제6 실시예에 따른 인쇄회로기판(600)을 개략적으로 나타낸 단면도이다. 도 7은 본 발명의 제7 실시예에 따른 인쇄회로기판(700)을 개략적으로 나타낸 단면도이다. 도 8은 본 발명의 제8 실시예에 따른 인쇄회로기판(800)을 개략적으로 나타낸 단면도이다.

도 5 내지 도 8을 참조하면. 본 발명의 실시예들에 따른 인쇄회로기판(500, 600, 700, 800)은 제 1 내지 4 실시에 따른 인쇄회로기판에 보호층(60)을 더 포함한다.

보호층(60)은 절연층(100 상에 형성되고, 배리어층(30)의 일부가 노출되도록 개구부(35)를 포함할 수 있다.

개구부(35)는 도 8에 도시된 바와 같이 범프와 같은 접속부(15)가 형성될 수 있다. 또한, 접속부(15) 상에 전자 소자(25)가 형성될 수 있다.

한편, 접속부(15)가 형성된 회로패턴(20) 상에는 배리어층(30)이 제거되어, 인쇄회로기판(800)은 리세스(recess) 구조가 형성될 수 있다. 리세스(recess) 구조는 접속부(15)가 수용될 수 있는 공간을 넓혀 측면 접속부(15)와 접촉되는 것을 방지할 수 있다.

이하에서는, 회로패턴 상 배리어층이 형성된 인쇄회로기판의 제조공정을 도면을 참조하여 설명한다.

인쇄회로기판의 제조공정

도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 나타낸 단면도이다.

이하에서는 도 9a 내지 도 9f를 참조하여, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 설명하기로 한다.

도 9a를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 디태치 코어 기판(50)을 준비하는 단계를 포함할 수 있다.

디태치 코어 기판(50)은 코어 금속층(51)의 양면에 이형 금속층(51,53)이 양면에 적층될 수 있다.

이형 금속층(51)과 이형 금속층(53) 사이가 분리되면서 코어 금속층(51)이 제거될 수 있으며, 회로패턴이 형성된 이형 금속층(53)이 에칭되어 제거되면서, 회로패턴 형성 후 디태치 코어 기판(50)은 제거될 수 있다.

도 9b를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 회로패턴(20)을 형성하기 위해 디태치 코어 기판(50) 상에 감광성 필름(70)을 적층하는 단계를 포함할 수 있다.

감광성 필름(70)은 노광, 현상 공정을 거쳐 회로패턴이 형성될 부분이 제거될 수 있다. 감광성 필름(70)을 이용하여 노광, 현상하는 공정은 공지의 기술이 이용될 수 있다.

감광성 필름(70)이 제거된 부분에는 배리어층(30)이 형성될 수 있다.

배리어층(30)은 sputter 공정 등 기타 도금 공정을 통해 형성될 수 있다.

배리어층(30)의 두께는 1nm ~ 1000nm 범위에서 형성될 수 있으나, 그 두께는 상기 범위로 제한되는 것은 아니다.

도 9c를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 배리어층(30) 상에 시드층(40)을 형성하는 단계를 포함할 수 있다.

시드층(40)은 회로패턴(20)과 배리어층(30)의 밀착력을 높이기 위해 형성되는 층으로, 무전해 동도금 또는 전해 동도금 공정에 의해 형성될 수 있다.

도 9d를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 시드층(40) 상에 회로패턴(20)이 형성되는 단계를 포함할 수 있다.

회로패턴(20)은 도시된 바와 같이 세미에디티브 공정(SAP , semi additive process)에 의해 형성될 수 있으나, 그 형성 방법을 제한하는 것은 아니다.

도 9e를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은감광성 필름(70)을 제거하는 단계를 포함할 수 있다.

다음으로, 도 9f를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 디태치 코어 기판(50)을 제거되는 단계를 포함할 수 있다.

도 9e를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 복수의 배리어층(30) 중 일부의 배리어층(30)을 제거하는 단계를 더 포함할 수 있다.

복수의 배리어층(30) 중 일부의 배리어층(30)을 제거하는 단계에서 일부의 배리어층(30)은 recess depth가 필요한 부분이며, 일부의 배리어층(30)을 선택적으로 에칭하거나, CZ 및 OSP soft etching에 의해 recess 구조를 형성할 수 있다.

일부의 배리어층(30)을 제거하는 단계에서 베리어층은 선택적으로 에칭되어 베리어층 또는 회로패턴이 에칭되는 양을 최소화할 수 있다.

본 발명의 일 실시예에 따른 인쇄회로기판은 절연층의 일면에 노출되는 회로패턴 상에 배리어층이 형성되어 디태치 코어 기판에 형성된 동박층을 제거하기 위한 에칭액으로부터 회로패턴이 손상되는 것을 방지할 수 있다.

또한, 본 발명의 일 실시예에 따른 인쇄회로기판은 선택적으로 배리어층을 제거함으로써, 회로패턴 상에 형성되는 범프 등의 구조물이 단락되는 현상을 방지할 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

10: 절연층
20: 회로패턴
30: 배리어층
40: 시드층
100, 200, 300, 400, 500, 600, 700, 800: 인쇄회로기판

Claims

절연층;
상기 절연층 내부에 형성되고 상기 절연층에 대하여 일면이 노출되는 배리어층; 및
상기 절연층 내부에 형성되고 상기 배리어층의 타면에 형성되는 회로 패턴;을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 배리어층과 상기 회로패턴 사이에 형성되는 시드층;을 더 포함하는 인쇄회로기판.
제1항에 있어서,
상기 배리어층 또는 상기 회로패턴은 복수로 형성되되,
상기 복수의 회로패턴 상에 형성되는 복수의 회로패턴 중 일부의 배리어층은 제거된, 인쇄회로기판.
제1항에 있어서,
상기 배리어층은,
니켈(Ni), 크롬(Cr), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 금(Au) 및 은(Ag) 중 적어도 어느 하나를 포함하거나 이들의 2 이상의 합금으로 형성될 수 있는, 인쇄회로기판.
제1항에 있어서,
상기 배리어층의 두께는 1nm 내지 100nm 범위인, 인쇄회로기판.
제1항에 있어서,
상기 절연층 상에 형성되고, 상기 배리어층의 일부가 노출되도록 개구부를 포함하는 보호층;을 더 포함하는 인쇄회로기판.
제6항에 있어서,
상기 개구부 상에 형성되는 접속부;를 더 포함하는, 인쇄회로기판.
제1항에 있어서,
상기 절연층 내부에 형성되고 상기 회로패턴과 전기적으로 연결되는 비아;를 더 포함하는, 인쇄회로기판.