KR101194552B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101194552B1
KR101194552B1 KR1020110000462A KR20110000462A KR101194552B1 KR 101194552 B1 KR101194552 B1 KR 101194552B1 KR 1020110000462 A KR1020110000462 A KR 1020110000462A KR 20110000462 A KR20110000462 A KR 20110000462A KR 101194552 B1 KR101194552 B1 KR 101194552B1
Authority
KR
South Korea
Prior art keywords
layer
pad
circuit board
printed circuit
adhesive layer
Prior art date
Application number
KR1020110000462A
Other languages
English (en)
Other versions
KR20120079260A (ko
Inventor
서병배
이우영
안석환
이용삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110000462A priority Critical patent/KR101194552B1/ko
Publication of KR20120079260A publication Critical patent/KR20120079260A/ko
Application granted granted Critical
Publication of KR101194552B1 publication Critical patent/KR101194552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 목적은 패드의 상부에 형성된 금속층을 선택적으로 제거한 후, 노출된 절연층에 비아홀을 형성함으로써, 패드의 위치를 용이하게 측정할 수 있도록 하여 비아와 패드의 정합도를 개선시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위함이다. 또한, 본 발명은 금속층을 제거시 에칭 공정을 적용함으로써, 비아홀 가공 비용이 절감되고, 랜드 주위의 접착층을 선택적으로 제거하여 랜드와 접착층 사이에 절연층을 노출시킴으로써, 솔더레지스트와 인쇄회로기판의 접착력을 더욱 향상시키는 효과가 있는 인쇄회로기판 및 그 제조방법을 제공한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자산업의 발달로 인하여 전자부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 전자부품이 탑재되는 인쇄회로기판 또한 소형화, 고집적화되고 있으며, 단면 인쇄회로기판에서 다층 인쇄회로기판으로 발전하고 있다. 다층 인쇄회로기판에서는 절연층에 비아를 형성함으로써 층간 회로패턴을 전기적으로 연결한다. 즉, 일반적으로 절연층에 블라인드 비아홀(blind via hole; BVH)을 가공하여 인쇄회로기판의 패드를 노출시킨 후 비아 및 랜드를 형성하는 방법이 사용된다. 그러나, 회로패턴의 선폭, 랜드 또는 패드의 면적이 작아지면서 층간 통전 여부가 제품의 성능을 결정하는 중요한 요소가 되었고, 제품의 수율을 향상시키기 위해 비아와 패드의 정합 방법에 관한 연구가 계속되고 있다.
종래기술에 따른 다층 인쇄회로기판의 제작 공정은 다음과 같다.
먼저 회로층(회로패턴 및 패드)이 형성된 코어층의 일면 또는 양면에, 금속층이 형성된 절연층을 적층한다. 금속층이 형성된 절연층은 예를 들어, 금속층이 구리인 경우 RCC(RESIN COATED COPPER)가 될 수 있다.
다음, 코어층의 패드가 노출되도록 절연층을 가공하여 블라인드 비아홀을 형성한다. 여기서, 블라인드 비아홀(blind via hole; BVH)이란 다층 인쇄회로기판의 외층회로와 내층회로를 접속하기 위한 도통홀을 의미한다. 비아홀을 형성하기 위해서는 일반적으로 CO2레이저, YAG레이저 등을 사용하여 금속층에 오픈부를 형성하고, 오픈부에 의해 노출된 절연층에 블라인드 비아홀을 가공한다. 뿐만 아니라 구리 다이렉트(Cu Direct) 레이저를 이용하여 금속층과 절연층을 동시에 가공하는 방법도 사용된다.
다음, 블라인드 비아홀을 도금하여 비아 및 랜드를 형성하고, 금속층을 가공하여 회로패턴을 형성한다.
종래기술에 따른 인쇄회로기판의 제조방법은, 블라인드 비아홀을 가공하는 과정에서 패드와 블라인드 비아홀의 정합도가 떨어지는 문제점이 있다. 다층 인쇄회로기판을 구현하기 위해서는 코어층에 절연층 및 금속층을 빌드업한 다음 블라인드 비아홀을 가공하기 때문에, 패드가 절연층 및 금속층에 의해 외부에서 관찰되지 않는 특징이 있다. 따라서 블라인드 비아홀을 패드와 정합하는 데에 기술적인 난점이 있었다.
또한, 레이저를 사용하여 금속층에 오픈부를 형성하였기 때문에 비아홀 가공비용이 증가하는 문제가 있었다.
한편, 금속층과 절연층은 구성 재질이 달라 쉽게 떨어지는 단점이 있어 이를 보완하기 위해서는 금속층과 절연층 사이를 접착층으로 부착하여 양 구성의 접합력을 증대시키는 것이 일반적이다. 그러나 접착층의 경우 솔더레지스트와의 접착력은 뛰어나지 못해, 최외각 절연층에 도포된 접착층이 노출되는 경우 솔더레지스트가 인쇄회로기판의 표면으로부터 박리되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서 본 발명의 목적은, 패드의 위치를 인식하는데 장애가 되는 금속층을 패드의 면적보다 넓게 제거함으로써 패드의 위치를 용이하게 측정할 수 있게 하여 비아와 패드의 정합도를 개선하는데 있다. 또한, 에칭 공정을 적용함으로써 윈도우 가공 비용을 절감할 수 있으며, 랜드의 주위에 절연층을 노출시킴으로써 솔더레지스트와 인쇄회로기판의 접착력을 더욱 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 베이스기판의 일면에 형성된 패드, 상기 베이스기판의 일면에 형성된 절연층, 상기 절연층을 관통하여 형성되고, 상기 패드와 접촉하는 비아, 상기 비아로부터 연장되어 상기 절연층으로부터 돌출되도록 형성된 랜드 및 상기 절연층에 형성되고, 상기 랜드의 외주로부터 이격되어 상기 랜드를 둘러싸는 접착층을 포함하는 것을 특징으로 한다.
또한, 상기 접착층에 형성된 회로패턴을 더 포함하는 것을 특징으로 한다.
또한, 상기 접착층 및 상기 회로패턴 사이에 형성된 시드층을 더 포함하는 것을 특징으로 한다.
또한, 상기 랜드 및 상기 접착층 사이에 상기 절연층의 표면이 노출되어 있는 것을 특징으로 한다.
한편, 상기 금속층은 구리로 형성된 것을 특징으로 한다.
또한, 상기 접착층은 프라이머로 형성된 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 접착층에 의해서 일면에 금속층이 형성된 절연층을 준비하고, 패드가 형성된 베이스기판에 상기 절연층을 적층하는 단계, (B) 상기 패드의 상부에 형성된 상기 금속층에 상기 패드의 면적보다 넓은 면적을 갖는 오픈부를 형성하는 단계, (C) 상기 패드가 노출되도록, 상기 절연층에 비아홀을 형성하는 단계, (D) 상기 오픈부에 의해 노출된 상기 접착층을 선택적으로 제거하여 상기 절연층의 표면을 노출시키고, 상기 금속층을 제거하여 잔존하는 상기 접착층을 노출시키는 단계 및 (E) 상기 비아홀을 도금하여 비아 및 랜드를 형성하고, 상기 접착층에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 (B) 단계는, (B1) 상기 금속층에 에칭레지스트를 도포하는 단계, (B2) 상기 패드의 상부에 형성된 상기 금속층이 상기 패드의 면적보다 넓게 노출되도록 상기 에칭레지스트를 패터닝하는 단계 및 (B3) 상기 에칭레지스트로부터 노출된 상기 금속층을 에칭으로 제거하여 오픈부를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계는, (E1) 상기 절연층 및 상기 접착층에 시드층을 형성하는 단계, (E2) 상기 시드층에 도금레지스트를 도포하고 상기 도금레지스트를 패터닝하여 개구부를 형성하는 단계, (E3) 상기 시드층을 인입선으로 하여 상기 개구부에 전해 도금을 수행하는 단계, (B4) 상기 도금레지스트를 제거하고, 상기 시드층을 에칭으로 제거하여 회로패턴, 랜드 및 비아를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계에서, 상기 접착층은 상기 랜드의 외주로부터 이격되어 상기 접착층 및 상기 랜드 사이에 상기 절연층의 표면이 노출되어 있는 것을 특징으로 한다.
한편, 상기 금속층은 구리로 형성된 것을 특징으로 한다.
또한, 상기 접착층은 프라이머로 형성된 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해 질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판 및 그 제조방법은, 패드의 위치를 용이하게 측정할 수 있도록 패드의 상부에 형성된 금속층을 선택적으로 제거한 후, 노출된 절연층에 비아홀을 형성함으로써, 비아와 패드의 정합도를 개선시키는 효과가 있다.
또한, 금속층을 제거시 에칭 공정을 적용함으로써, 비아홀 가공 비용을 절감할 수 있는 효과가 있다.
또한, 랜드 주위의 접착층을 선택적으로 제거하여 랜드와 접착층 사이에 절연층을 노출시킴으로써, 솔더레지스트와 인쇄회로기판의 접착력을 더욱 향상시키는 효과가 있다.
도 1은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도; 및
도 2 내지 도 11은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
인쇄회로기판의 구조
도 1은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)은, 베이스기판(110)에 형성된 패드(120), 베이스기판(110)의 일면에 형성된 절연층(130), 절연층(130)을 관통하여 형성되고 패드(120)와 접촉하는 비아(160), 비아(160)로부터 연장되어 형성된 랜드(173) 및 랜드(173)의 외주로부터 이격되어 랜드(173)를 둘러싸는 접착층(140)으로 구성된다. 또한, 접착층(140) 상에는 회로패턴(175)이 형성될 수 있으며, 접착층(140) 및 회로패턴(175) 사이에는 시드층(145)을 더 포함할 수 있다.
상기 베이스기판(110)은 패드(120)를 포함하는 회로층 및 절연자재가 적층된 구조로 구성된다. 본 발명의 상세한 설명 및 도 1에서는 절연자재의 일면에 회로층이 형성된 단면 인쇄회로기판을 기준으로 설명하였으나, 베이스기판(110)의 구조가 반드시 이에 한정되는 것은 아니고, 단면 인쇄회로기판뿐만 아니라 다층 인쇄회로기판일 수도 있다.
상기 절연층(130)은 베이스기판(110)의 일면에 형성되며, 액상의 절연자재 또는 필름 형태의 절연자재 등 당업계에 공지된 모든 절연자재를 이용할 수 있다. 구체적인 예로서, 프리프레그(PPG; prepreg)와 같은 복합 고분자 수지를 사용하거나, FR-4, BT 등 에폭시계 수지 또는 ABF(Ajinomoto Build-up Film) 등을 포함할 수 있으며, 구성 재질이 특별히 이에 한정되는 것은 아니다.
상기 접착층(140)은 절연층(130)과 금속층(150)의 접착력을 향상시키기 위해, 절연층(130)과 금속층(150) 사이에 개재되는 부재이다. 여기서, 접착층(140)은 프라이머로 형성될 수 있다. 이때, 랜드(173) 주위에는 절연층(130)의 표면이 직접 노출되어 있으며, 접착층(140)은 랜드(173)의 외주로부터 소정 간격으로 이격되어 랜드(173) 주위를 둘러싸고 있다. 이는 랜드(173) 주위의 접착층(140)을 제거하여 절연층(130)이 솔더레지스트(미도시)와 직접 접촉하도록 함으로써 솔더레지스트와 절연층 사이의 접착력을 개선시키기 위함이다.
상기 시드층(145)은 절연층(130) 및 접착층(140)의 전면에 형성된 후 절연층(130) 및 접착층(140)으로부터 선택적으로 제거되어, 상기 비아(160)홀의 내벽, 랜드(173)와 절연층(130)의 사이, 접착층(140)과 회로패턴(175)의 사이에 잔존한다. 비아(160), 랜드(173) 및 회로패턴(175)은 절연층(130) 및 접착층(140) 상에 전해도금 공정을 수행함으로써 형성되며, 시드층(145)은 전해 도금 공정을 수행하기 위한 인입선 역할을 한다. 이때, 시드층(145)은 전해 도금 공정을 안정적으로 수행하기 위해 일정 두께(예를 들어, 1㎛) 이상을 갖도록 형성하는 것이 바람직하다.
상기 비아(160)는 베이스기판(110)에 형성된 패드(120)와 통전되도록 절연층(130)에 가공된 비아홀(180)에 형성되고, 상기 랜드(173)는 비아(160)에서 연장되어 절연층(130)으로부터 돌출되도록 형성된다. 비아(160)는 베이스기판(110)에 형성된 패드(120)로 갈수록 직경이 감소하는 형상을 갖는다.
상기 회로패턴(175)은 접착층(140)에 형성된다. 회로패턴(175)은 예를 들어, 금, 은, 구리, 니켈 등의 전기전도성 금속으로 구성될 수 있으며, 특별한 제한은 없으나 일반적으로 사용되는 구리로 형성되는 것이 바람직하다.
인쇄회로기판의 제조방법
도 2 내지 도 11은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이다. 이하, 이를 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100; 도 11)의 제조방법에 대하여 설명하면 다음과 같다.
먼저, 도 2에 도시한 바와 같이, 접착층(140)에 의해 일면에 금속층(150)이 형성된 절연층(130)을 준비하고, 패드(120)가 형성된 베이스기판(110)에 절연층(130)을 적층한다. 베이스기판(110)은 단면 인쇄회로기판 뿐만 아니라 다층 인쇄회로기판이 될 수 있다. 베이스기판(110)으로서 다층 인쇄회로기판을 구비하기 위해서는, 코어층에 절연자재를 적층하고 YAG 레이저 또는 CO2 레이저를 이용하여 비아홀을 형성한 후, SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 수행하여 비아를 포함한 회로패턴을 형성하는 과정을 반복함으로써 완성할 수 있다. 본 발명의 인쇄회로기판(100; 도 1)은 접착층(140) 및 금속층(150)이 순차적으로 형성된 절연층(130)이 상기 베이스기판(110)에 적층되는 형태로 구현된다. 예를 들어, 금속층(150)이 구리인 경우 베이스기판(110)에 적층되는 부재는 RCC(resin coated copper)가 될 수 있다.
다음, 도 3 내지 도 5에 도시한 바와 같이, 금속층(150)을 가공하여 오픈부(190)를 형성한다. 이때, 오픈부(190)는 패드(120)의 위치를 감지하는데 장애가 되는 금속층(150)을 제거하기 위하여 형성되며 오픈부(190)의 면적을 패드(120)의 면적보다 크게 형성하는 것이 바람직하다. 구체적으로 설명하면 다음과 같다. 금속층(150)이 형성된 절연층(130)을 베이스기판(110)에 적층하여 다층 인쇄회로기판을 구현하는 경우, 층간 통전을 위해서 패드(120)와 안정적으로 접촉하도록 비아(160)를 형성해야 한다. 통전 신뢰성을 향상시키기 위해서는 비아홀(180)과 패드(120)의 정합도가 특히 중요한데, 블라인드 비아홀(180)의 경우 비아홀(180) 가공 위치에서 절연층(130) 및 금속층(150)에 의해 패드(120)가 관찰되지 않는 문제가 있다. 특히, 금속층(150)은 패드 감지 장비(미도시)가 패드(120)의 위치를 감지하는 데 큰 장애가 된다. 즉, 패드 감지 장비에 의해 패드(120)의 위치를 정확히 탐색하기 위해서는 금속층(150)에 의해 패드(120)가 가리워져서는 안될 것이다. 따라서, 패드 감지 장비를 적용하여 비아홀(180) 형성 위치를 감지하기 위해서 금속층(150)에 형성되는 오픈부(190)는 패드(120)보다 넓게 형성하여야 한다.
오픈부(190)를 형성하는 과정을 기술하면, 먼저, 금속층(150)의 노출면에 에칭레지스트(155)를 도포한다(도 3). 여기서 사용되는 에칭레지스트(155)는 드라이필름을 사용하여 부착하거나 액상감광제를 이용하여 도포하는 방식으로 형성할 수 있다. 이후, 에칭레지스트(155)를 패터닝하여 패드(120)의 상부에 형성된 금속층(150)을 노출시킨다(도 4). 구체적으로 설명하면, 먼저 에칭레지스트(155)를 마스크로 블로킹한 상태에서 자외선을 조사한다. 그 후, 에칭레지스트(155)를 현상액에 작용시키면, 자외선의 조사에 의해 경화된 부분은 그대로 남는 반면, 경화되지 않은 부분은 제거되어 에칭레지스트(155)가 패터닝된다. 이때, 노출되는 금속층(150)의 면적은 패드(120)의 면적보다 넓게 하는 것이 바람직하다. 다음, 에칭레지스트(155)로부터 노출된 금속층(150)을 에칭으로 제거하여 오픈부(190)를 형성한다(도 5).
다음, 도 6에 도시한 바와 같이, 패드(120)가 노출되도록 절연층(130)에 비아홀(180)을 형성한다. 비아홀(180)을 형성하는 방법으로는 컨포멀 레이저(conformal laser) 가공방식 또는 구리 다이렉트 가공방식을 적용할 수 있다. 또한 YAG(yttrimium aluminum garnet) 레이저를 사용하여 비아홀(180)을 형성하는 것도 가능하다. 레이저를 이용하여 비아홀(180)을 가공하게 되면, 비아홀(180)의 내벽이 테이퍼진 형상을 띄게 된다. 즉, 비아홀(180)의 직경은 베이스기판(110)의 패드(120)로 갈수록 점점 작아진다. 이는 일반적으로 CO2, YAG, Excimer 레이저 등을 이용하여 비아홀(180)을 가공할 때 나타나는 형상이다. 그러나, 본 발명의 비아홀(180) 형성 방법은 반드시 전술한 레이저를 이용한 가공방식에 한정되는 것은 아니며, 당업계에 일반적으로 공지된 모든 가공방식을 적용할 수 있다.
다음, 도 7에 도시한 바와 같이, 오픈부(190)에 의해 노출된 접착층(140)을 선택적으로 제거하여 절연층(130)의 표면을 노출시키고, 이후 금속층(150)을 제거하여 잔존하는 접착층(140)을 노출시킨다. 금속층(150)은 전부 제거되었고, 비아홀(180)의 주변에 형성된 접착층(140)을 제거하여 오픈부(190)의 면적만큼 절연층(130)을 노출시킨다.
다음, 도 8에 도시한 바와 같이, 비아홀(180) 내벽을 포함하여 절연층(130) 및 접착층(140)에 시드층(145)을 형성한다. 시드층(145)의 형성 방법으로 무전해 도금 방식 또는 스퍼터링 방식을 이용할 수 있다. 무전해 도금 방식은 탈지공정, 소프트 에칭 과정, 예비촉매 처리과정, 촉매 처리과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리과정으로 진행되는 공정이다. 한편, 스퍼터링 방식은 플라즈마 등에 의하여 발생되는 기체의 이온 입자를 박막 재료에 충돌시킴으로써, 절연층(130) 등에 무전해 도금층을 형성하는 공정이다.
다음, 도 9에 도시한 바와 같이, 시드층(145)에 도금레지스트(185)를 도포하고 도금레지스트(185)를 패터닝하여 개구부(187)를 형성한다. 도금레지스트(185)를 패터닝하는 방식은 전술한 에칭레지스트(155)의 패터닝 방식과 동일하므로 반복 설명은 생략하기로 한다.
다음, 도 10에 도시한 바와 같이, 시드층(145)을 인입선으로 하여 개구부(187)에 전해 도금을 수행한다. 구리 등의 전도성 금속이 개구부(187) 내의 시드층(145)에 석출되도록 시드층(145)에 전기를 공급하여 전해 도금을 수행한다.
다음, 도 11에 도시한 바와 같이, 도금레지스트(185)를 제거하고, 도금레지스트(185)의 제거에 의하여 노출된 시드층(145)을 에칭으로 제거함으로써, 회로패턴(175), 랜드(173) 및 비아(160)를 형성한다. 도금레지스트(185)는 NaOH 또는 KOH 등의 박리액을 이용하여 제거할 수 있고, 시드층(145)은 플래시 에칭(flash etching) 또는 소프트 에칭(soft etching)을 통해서 제거할 수 있다.
이상 본 발명의 바람직한 실시예에 대하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로, 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해 질 것이다.
100 : 인쇄회로기판 110 : 베이스기판
120 : 패드 130 : 절연층
140 : 접착층 145 : 시드층
150 : 금속층 155 : 에칭레지스트 160 : 비아 173 : 랜드 175 : 회로패턴 180 : 비아홀 185 : 도금레지스트 187 : 개구부
190 : 오픈부

Claims (12)

  1. 베이스기판의 일면에 형성된 패드;
    상기 베이스기판의 일면에 형성된 절연층;
    상기 절연층을 관통하여 형성되고, 상기 패드와 접촉하는 비아;
    상기 비아로부터 연장되어 상기 절연층으로부터 돌출되도록 형성된 랜드; 및
    상기 절연층에 형성되고, 상기 랜드의 외주로부터 이격되어 상기 랜드를 둘러싸는 접착층;
    을 포함하고, 상기 랜드 및 상기 접착층 사이에 상기 절연층의 표면이 노출되어 있는 것을 특징으로 하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 접착층에 형성된 회로패턴;
    을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 접착층 및 상기 회로패턴 사이에 형성된 시드층;
    을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. 삭제
  5. 삭제
  6. 청구항 1에 있어서,
    상기 접착층은 프라이머로 형성된 것을 특징으로 하는 인쇄회로기판.
  7. (A) 접착층에 의해서 일면에 금속층이 형성된 절연층을 준비하고, 패드가 형성된 베이스기판에 상기 절연층을 적층하는 단계;
    (B) 상기 패드의 상부에 형성된 상기 금속층에 상기 패드의 면적보다 넓은 면적을 갖는 오픈부를 형성하는 단계;
    (C) 상기 패드가 노출되도록, 상기 절연층에 비아홀을 형성하는 단계;
    (D) 상기 오픈부에 의해 노출된 상기 접착층을 선택적으로 제거하여 상기 절연층의 표면을 노출시키고, 상기 금속층을 제거하여 잔존하는 상기 접착층을 노출시키는 단계; 및
    (E) 상기 비아홀을 도금하여 비아 및 랜드를 형성하고, 상기 접착층에 회로패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 (B) 단계는,
    (B1) 상기 금속층에 에칭레지스트를 도포하는 단계;
    (B2) 상기 패드의 상부에 형성된 상기 금속층이 상기 패드의 면적보다 넓게 노출되도록 상기 에칭레지스트를 패터닝하는 단계; 및
    (B3) 상기 에칭레지스트로부터 노출된 상기 금속층을 에칭으로 제거하여 오픈부를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 (E) 단계는,
    (E1) 상기 절연층 및 상기 접착층에 시드층을 형성하는 단계;
    (E2) 상기 시드층에 도금레지스트를 도포하고 상기 도금레지스트를 패터닝하여 개구부를 형성하는 단계;
    (E3) 상기 시드층을 인입선으로 하여 상기 개구부에 전해 도금을 수행하는 단계;
    (B4) 상기 도금레지스트를 제거하고, 상기 시드층을 에칭으로 제거하여 회로패턴, 랜드 및 비아를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 (E) 단계에서,
    상기 접착층은 상기 랜드의 외주로부터 이격되어 상기 접착층 및 상기 랜드 사이에 상기 절연층의 표면이 노출되어 있는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 금속층은 구리로 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 접착층은 프라이머로 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020110000462A 2011-01-04 2011-01-04 인쇄회로기판 및 그 제조방법 KR101194552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110000462A KR101194552B1 (ko) 2011-01-04 2011-01-04 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000462A KR101194552B1 (ko) 2011-01-04 2011-01-04 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120079260A KR20120079260A (ko) 2012-07-12
KR101194552B1 true KR101194552B1 (ko) 2012-10-24

Family

ID=46712265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000462A KR101194552B1 (ko) 2011-01-04 2011-01-04 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101194552B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102701837B1 (ko) 2024-03-07 2024-09-02 주식회사 케이엔씨글로벌텍 개선된 방열 성능을 제공하는 다층 pcb 및 이의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119760B1 (ko) * 2012-12-17 2020-06-08 엘지이노텍 주식회사 Ic 모듈용 인쇄회로기판 및 그 제조방법
KR102322533B1 (ko) * 2019-10-21 2021-11-05 한밭대학교 산학협력단 다층 인쇄회로기판의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202331A1 (en) 2005-03-09 2006-09-14 Wen-Hung Hu Conductive bump structure of circuit board and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202331A1 (en) 2005-03-09 2006-09-14 Wen-Hung Hu Conductive bump structure of circuit board and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102701837B1 (ko) 2024-03-07 2024-09-02 주식회사 케이엔씨글로벌텍 개선된 방열 성능을 제공하는 다층 pcb 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20120079260A (ko) 2012-07-12

Similar Documents

Publication Publication Date Title
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US8356405B2 (en) Method of manufacturing printed circuit board
US7408261B2 (en) BGA package board and method for manufacturing the same
KR100659510B1 (ko) 캐비티가 형성된 기판 제조 방법
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR20120093776A (ko) 다층 배선기판의 제조방법
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
US9497853B2 (en) Printed circuit board and method for manufacturing the same
US20130126224A1 (en) Printed circuit board and method of manufacturing the same
JP2019121626A (ja) 印刷配線板の製造方法
KR20060026683A (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR101167464B1 (ko) 인쇄회로기판의 제조방법
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR20140098675A (ko) 배선 기판 및 그 제조 방법
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR20180013017A (ko) 인쇄회로기판
KR101222828B1 (ko) 코어리스 기판의 제조방법
KR20120028566A (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
TWI429348B (zh) 側邊具有導電接觸件的積層印刷電路板模組及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee