KR102322533B1 - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR102322533B1
KR102322533B1 KR1020190130550A KR20190130550A KR102322533B1 KR 102322533 B1 KR102322533 B1 KR 102322533B1 KR 1020190130550 A KR1020190130550 A KR 1020190130550A KR 20190130550 A KR20190130550 A KR 20190130550A KR 102322533 B1 KR102322533 B1 KR 102322533B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
printed circuit
circuit board
resist
Prior art date
Application number
KR1020190130550A
Other languages
English (en)
Other versions
KR20210047021A (ko
Inventor
정민훈
김동수
이현아
Original Assignee
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR1020190130550A priority Critical patent/KR102322533B1/ko
Priority to PCT/KR2020/011159 priority patent/WO2021080148A1/ko
Publication of KR20210047021A publication Critical patent/KR20210047021A/ko
Application granted granted Critical
Publication of KR102322533B1 publication Critical patent/KR102322533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판 및 이의 제조방법에 관한 것으로, 다층 인쇄회로기판의 제조방법은 (S1) 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계; (S2) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계; (S3) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및 (S4) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 포함한다.

Description

다층 인쇄회로기판의 제조방법 {Method of manufacturing the Multilayer Printed Circuit Board}
본 발명은 다층 인쇄회로기판의 제조방법 및 이에 따른 다층 인쇄회로기판에 관한 것이다.
산업발달이 가속화되면서 전자부품들은 점점 더 경박, 단소화되고 있으며, 이에 부응하여 전자부품 내부에 수납되는 인쇄회로기판 역시 점점 더 소형화 및 고집적화 되고 있고, 수많은 인쇄회로기판 업체의 경쟁으로 인하여 가격경쟁력 확보를 위한 제조공정의 단순화 역시 필연화되고 있다.
인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 인쇄회로기판, 양쪽 면에 배선을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회로기판 (Multilayer Printed Circuit Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 인쇄회로기판을 사용하였으나, 최근에는 회로의 복잡도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 인쇄회로기판 또는 다층 인쇄회로기판을 사용하는 것이 일반적이다.
기존의 다층 인쇄회로기판의 제조방법은 기본적으로 베이스 기판을 드릴링하는 단계, 1차 무전해 동도금 단계, 2차 무전해 동도금 단계, 1차 라미네이팅 단계, 2차 라미네이팅 단계, 현상단계, 에칭단계, 박리단계, 1차 PSR (Photo Solder Resist) 인쇄단계, 2차 PSR 인쇄단계, PSR 노광단계 및 PSR 현상단계를 포함하며, 적층되는 층수에 따라 상기 공정을 여러 번 반복해야 하므로, 공정이 매우 복잡한 문제가 있다. 즉, 상술한 단계 중 어느 한 단계에서 오류가 발생할 경우, 제품불량이 발생하므로, 복잡한 제조공정에 따른 높은 불량률로 인해 생산성이 떨어지며, 비용 또한 증가하는 문제점이 있다.
따라서, 공정이 간단하면서도 불량률을 줄이고, 생산성 및 비용절감 면에서 현저한 효과를 가지는 다층 인쇄회로기판의 제조방법이 필요한 실정이다.
KR 10-1158226 B1 (2012.06.13)
본 발명의 목적은 다층 인쇄회로기판의 복잡한 제조공정 문제를 해결하여, 제조시간을 단축시킬 뿐만 아니라, 제조비용을 절감할 수 있으며, 불량률이 현저히 감소된 다층 인쇄회로기판 및 이의 제조방법 및 을 제공하는 것이다.
본 발명은 다층 인쇄회로기판의 제조방법을 제공하며,
(S1) 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계;
(S2) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계;
(S3) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및
(S4) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 포함한다.
본 발명에 따른 일 실시예에 있어, 상기 (S1) 단계는 전도성 잉크를 이용한 정전식 스프레이 (Electrostatic spray)에 의해 이루어지는 것일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S2) 단계는 상기 베이스 기판 제1표면에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S4) 단계 후,
(S5) 상기 레지스트층 및 레지스트층 하부의 전도층이 제거된 베이스 기판 상에 프리프레그 (Prepreg)를 적층하는 단계;
(S6) 상기 프리프레그 상부 표면에 홈을 형성하는 단계;
(S7) 상기 홈이 형성된 프리프레그 상부 표면에 전도층을 형성하는 단계;
(S8) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계;
(S9) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및
(S10) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 더 포함하며,
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 포함하고,
상기 (S3) 단계 및 (S9) 단계에서 형성된 동도금층은 (S7) 단계에서 형성된 전도층에 의해 서로 연결될 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S8) 단계는 상기 프리프레그 표면에 형성된 홈 표면을 제외한 영역에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S6) 단계는 레이저 드릴링에 의해 홈을 형성하는 것일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함할 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 베이스 기판은 유리포 에폭시, 종이 페놀 및 종이 에폭시로 이루어진 군에서 선택되는 하나 이상을 포함하는 기판일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 베이스 기판 하부의 제2표면에 상기 (S1) 내지 (S4) 단계를 수행하는 것을 더 포함할 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S4) 단계 후,
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 더 포함할 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함할 수 있다.
본 발명은 또한 본 발명의 일 실시예에 따라 제조된 다층 인쇄회로기판을 제공한다.
본 발명에 따른 다층 인쇄회로기판의 제조방법은 공정을 단순화 함으로써 제조시간을 단축시킬 수 있을 뿐만 아니라, 제조비용을 현저히 절감시킬 수 있는 장점이 있다.
또한, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 불량률을 현저히 감소함으로써, 대량생산 공정에서도 수율을 증가시킬 수 있는 장점이 있다.
본 발명에 따른 다층 인쇄회로기판은 신뢰성이 우수하며, 미세 회로 구현에 유리한 장점이 있다.
본 발명에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 명세서에서 기재된 효과 및 그 내재적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1은 본 발명에 따른 다층 인쇄회로기판 제조방법의 간략한 흐름도를 나타낸 도면이다.
도 2는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S1) 단계인 전도층 형성단계를 나타낸 도면이다.
도 3은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S2) 단계인 레지스트층 형성단계를 나타낸 도면이다.
도 4는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S3) 단계인 동도금층 형성단계를 나타낸 도면이다.
도 5는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S4) 단계인 레지스트층 및 레지스트층 하부의 전도층 제거단계를 나타낸 도면이다.
도 6은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S5) 단계인 프리프레그를 적층하는 단계를 나타낸 도면이다.
도 7은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S6) 단계인 프리프레그 표면에 홈을 형성하는 단계를 나타낸 도면이다.
도 8은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S7) 단계인 전도층 형성단계를 나타낸 도면이다.
도 9는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S8) 단계인 레지스트층 형성단계를 나타낸 도면이다.
도 10은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S9) 단계인 동도금층 형성단계를 나타낸 도면이다.
도 11은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S10) 단계인 레지스트층 및 레지스트층 하부의 전도층 제거단계를 나타낸 도면이다.
도 12는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 솔더레지스트층 형성단계를 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 따라 제조한 다층 인쇄회로기판을 나타낸 도면이다.
본 명세서에서 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
또한, 본 명세서에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
또한, 본 명세서에서 특별한 언급 없이 사용된 단위는 중량을 기준으로 하며, 일 예로 % 또는 비의 단위는 중량% 또는 중량비를 의미하고, 중량%는 달리 정의되지 않는 한 전체 조성물 중 어느 하나의 성분이 조성물 내에서 차지하는 중량%를 의미한다.
또한, 본 명세서에서 사용되는 수치 범위는 하한치와 상한치와 그 범위 내에서의 모든 값, 정의되는 범위의 형태와 폭에서 논리적으로 유도되는 증분, 이중 한정된 모든 값 및 서로 다른 형태로 한정된 수치 범위의 상한 및 하한의 모든 가능한 조합을 포함한다. 본 발명의 명세서에서 특별한 정의가 없는 한 실험 오차 또는 값의 반올림으로 인해 발생할 가능성이 있는 수치범위 외의 값 역시 정의된 수치범위에 포함된다.
본 명세서의 용어, '포함한다'는 '구비한다', '함유한다', '가진다' 또는 '특징으로 한다' 등의 표현과 등가의 의미를 가지는 개방형 기재이며, 추가로 열거되어 있지 않은 요소, 재료 또는 공정을 배제하지 않는다.
또한, 본 명세서의 용어, '실질적으로'는 특정된 요소, 재료 또는 공정과 함께 열거되어 있지 않은 다른 요소, 재료 또는 공정이 발명의 적어도 하나의 기본적이고 신규한 기술적 사상에 허용할 수 없을 만큼의 현저한 영향을 미치지 않는 양 또는 정도로 존재할 수 있는 것을 의미한다.
본 발명은 (S1) 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계;
(S2) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계;
(S3) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및
(S4) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 포함하는 다층 인쇄회로기판의 제조방법을 제공한다.
앞서 서술한 바와 같이, 다층 인쇄회로기판은 기본적으로 드릴링, 동도금, 라미네이팅, 현상, 에칭, 박리, PSR 인쇄, PSR 노광 및 PSR 현상 등 일련의 복잡한 과정을 거친 후 다시 적층하여 제조되며, 상기 복잡한 공정으로 인해, 불량률이 높을 뿐만 아니라, 생산성 또한 떨어져 비용이 증가하는 문제점이 있다. 하지만, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 공정을 단순화 함으로써, 제조시간을 단축시킬 수 있을 뿐만 아니라, 제조비용을 현저히 절감할 수 있는 장점이 있다. 나아가, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 신뢰성이 우수하여, 대량생산 공정에서도 수율을 현저히 증가시킬 수 있는 장점이 있다.
본 발명에 따른 다층 인쇄회로기판 제조방법의 간략한 흐름도를 도 1에 도시하였다. 도 1에 도시된 바와 같이, 본 발명에 따른 다층 인쇄회로기판은 베이스 기판 표면에 전도층 형성, 레지스트층 형성, 동도금층 형성 및 레지스트층과 전도층 제거 등 4 단계를 거쳐 제조될 수 있다.
구체적으로, 상기 (S1) 단계는 상기 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계로, 도 2에 도시된 바와 같이, 전도성 잉크를 이용한 정전식 스프레이에 의해 이루어질 수 있다. 상기 전도성 잉크는 용융 금속, 전도성 고분자, 금속염 또는 금속 나노 입자로 이루어진 군에서 선택되는 하나 이상 포함할 수 있으나, 본 발명에서는 금속 나노 입자를 선호한다. 구체적으로 상기 금속 나노 입자는 금, 은, 백금 및 구리 나노 입자로 이루어진 군에서 선택되는 하나 이상 일 수 있으며, 평균 입자크기 1 내지 100 ㎚, 좋게는 10 내지 100 ㎚를 가질 수 있고, 상기 전도성 잉크 기준 10 내지 60 중량%, 좋게는 15 내지 50 중량%를 포함할 수 있다. 상기 범위에서 상기 베이스 기판 상부의 제1표면에 용이하게 스프레이 될 수 있을 뿐만 아니라, 적은 비용으로도 높은 전기 전도도를 나타낼 수 있다. 또한 상기 전도성 잉크를 사용하여 정전식 스프레이에 의해 전도층을 형성함으로써, 평균 두께 5 내지 500nm의 전도층을 균일하게 형성할 수 있으며, 형성된 전도층의 산화 안정성을 개선할 수 있을 뿐만 아니라, 나아가, (S3) 단계에서 형성할 동도금층과의 우수한 접착력을 유지하여 도금두께의 편차를 현저히 줄일 수 있다.
상기 (S2) 단계는 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계로, 구체적으로, 도 3에 도시된 바와 같이, 상기 베이스 기판 제1표면에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것일 수 있다. 상기 레지스트 잉크는 열 경화형 잉크, 자외선 경화형 잉크 및 사진 현상형 잉크로 이루어진 군에서 선택되는 하나 이상 일 수 있으나, 이에 제한되는 것은 아니다. 구체적으로, 열 경화형 잉크는 적외선 경화 잉크일 수 있으며, 에폭시 수지 및 아민계 경화제로 구성될 수 있다. 상기 열 경화형 잉크는 인쇄 후, 열로 경화시킬 수 있다. 또한 자외선 경화형 잉크는 빛의 스펙트럼 중 자외선 영역에서 광반응에 의해 경화되는 잉크로서 에폭시 아크릴레이트 및 파장범위 200 내지 400 ㎚의 최대 흡수량을 가지는 개시제를 포함하며, 인쇄 후, 자외선으로 경화시킬 수 있다. 사진 현상형 잉크는 열과 자외선 혼합 경화형 잉크이다. 상기 레지스트 잉크를 상기 베이스 기판 제1표면에 형성된 홈 표면을 제외한 영역에 인쇄함으로써, 다음 단계에 수행할 동도금 과정을 위한 마스킹 역할을 할 수 있다. 이는 부식과정을 통한 동도금층의 에칭단계를 생략할 수 있어, 기판의 손상을 방지하여, 기판상에 형성되는 회로의 성능향상에 유리하다. 나아가, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 (S4) 단계에서 상기 레지스트층을 제거함으로써, 열경화 또는 자외선 경화 등 일련의 경화과정을 수행하지 않아도 되는 장점을 가지고 있어, 이에 따른 시간 및 비용을 현저히 줄일 수 있다.
상기 (S3) 단계는 도 4에 도시된 바와 같이, 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계로, 구체적으로, 무전해도금 또는 전해도금에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다. 상기 무전해도금은 전기를 사용하지 않고 화학적인 반응에 의한 환원도금하는 방법으로, 구체적으로, 상기 무전해도금에 사용되는 도금액은 농도 0.5 내지 2 M, 좋게는 0.8 내지 1.8 M의 구리이온 및 환원제를 포함할 수 있다. 상기 구리이온은 황산동, 아세트산동, 염화동, 피로인산동 및 설파민산구리를 포함하는 수용성 금속염으로 이루어진 군에서 선택되는 하나 이상일 수 있으며, 상기 환원제는 포름알데히드를 사용할 수 있으나, 이에 제한되는 것은 아니다. 상기 도금액은 또한 수산화나트륨과 같은 pH 조정제; 및 약산과 그 알칼리 금속염과의 혼합 용액과 같은 pH 완충제를 더 포함함으로써, 상기 도금액의 pH 변화를 줄일 수 있다. 또한, 상기 도금액은 착화제를 더 포함함으로써 불용성 물질인 수산화동의 침전을 방지할 수 있으며, 구체적으로 상기 착화제는 주석산염, 구연삼염, 트리에탄올아민 및 글리콜산으로 이루어진 군에서 선택되는 하나 이상 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 전해도금은 전기를 사용하여 도금하는 방법으로, 구체적으로 도금하고자 하는 대상을 음극으로 하고, 전착하고자 하는 금속을 양극으로 하여, 전착시키고자 하는 금속의 이온을 함유한 도금액 속에 넣고, 전기를 공급하여 전해함으로써 금속 이온이 상기 도금 대상 물질의 표면에 전해 석출하는 것이다. 본 발명에서 상기 도금 대상 물질은 상기 (S2) 단계에서 제조된 전도층 및 레지스트층이 형성된 베이스 기판일 수 있으며, 상기 금속은 구리일 수 있다. 구체적으로, 상기 전해도금에 사용되는 도금액은 황산동을 동 공급원으로 하며, 농도 0.5~2 M, 좋게는 0.8 내지 1.8 M일 수 있다. 또한 상기 도금액은 0.2 내지 0.8 M 의 황산 및 5 내지 50 ppm의 염소를 포함할 수 있다. 상기 범위에서 상기 베이스 기판 제1표면에 형성된 홈 내부공간 전체에 동도금이 이루어질 수 있을 뿐만 아니라, 상기 (S2) 단계에서 형성된 레지스트층과 동일한 두께 범위인 평균 두께 2 내지 20 ㎛, 좋게는 3 내지 18 ㎛를 가지는 동도금층을 균일하게 형성할 수 있어, 상기 전도층과의 우수한 접착력을 나타낼 수 있다.
상기 (S4) 단계는 도 5에 도시된 바와 같이, 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계로, 박리액을 사용하여 수행할 수 있으며, 구체적으로 1 내지 3 중량%의 수산화나트륨 또는 수산화칼륨을 사용하여 박리제거할 수 있으나, 이에 제한되는 것은 아니다. 상기 과정을 통해, 신속하고 간편하게 레지스트층 및 레지스트층 하부의 전도층을 동시에 제거할 수 있을 뿐만 아니라, 베이스 기판 표면 상에 잔여물 없이 깨끗하게 제거할 수 있다.
상기 베이스 기판은 유리포 에폭시, 종이 페놀 및 종이 에폭시로 이루어진 군에서 선택되는 하나 이상을 포함하는 기판일 수 있다. 구체적으로, 상기 유리포 에폭시는 유리포에 에폭시 수지를 함침시킨 것이며, 종이 페놀은 크라프트지 (Graft paper)에 페놀수지를 함침한 후 적층한 것이고, 종이 에폭시는 크라프트지에 에폭시 수지를 함침시킨 것이다. 상기 베이스 기판은 평균 두께 20 내지 100 ㎛, 좋게는 30 내지 90 ㎛일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법은 상기 (S4) 단계 후, (S5) 상기 레지스트층 및 레지스트층 하부의 전도층이 제거된 베이스 기판 상에 프리프레그 (Prepreg)를 적층하는 단계; (S6) 상기 프리프레그 상부 표면에 홈을 형성하는 단계; (S7) 상기 홈이 형성된 프리프레그 상부 표면에 전도층을 형성하는 단계; (S8) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계; (S9) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및 (S10) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 더 포함하며, 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 포함할 수 있으며, 상기 (S3) 단계 및 (S9) 단계에서 형성된 동도금층은 (S7) 단계에서 형성된 전도층에 의해 서로 연결될 수 있다. 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복함으로써, 원하는 층수를 가지는 다층 인쇄회로기판을 제조할 수 있으며, 나아가, 상기 과정을 포함함으로써 별도의 압축과정 없이도, 각 층 사이의 우수한 접착력을 나타내는 다층 구조를 형성할 수 있고,
구체적으로, 상기 (S5) 단계는 도 6에 도시된 바와 같이, 베이스 기판 상에 프리프레그를 적층하는 단계로, 상기 레지스트층 및 레지스트층 하부의 전도층이 제거된 베이스 기판상에 적층하여 형성할 수 있다. 구체적으로 상기 프리프레그는 에폭시 수지로써, B-Stage, 즉 완전히 경화되지 않아 무른 고체 상태에 있는 경화단계의 물질로, 상기 베이스 기판 상에 위치하여 절연층 역할을 수행할 수 있다.
상기 (S6) 단계는 홈을 형성하는 단계로, 구체적으로 도 7에 도시된 바와 같이, 상기 (S5) 단계에서 적층된 프리프레그 상에 레이저 드릴링을 이용하여 홈을 형성할 수 있다. 상기 레이저 드릴링을 사용함으로써 홈의 형상이나 깊이 제어가 용이할 뿐만 아니라, 내층 회로층에 대한 손상을 현저히 줄일 수 있다. 상기 레이저 드릴링은 CO2 레이저, YAG (Yttrium Aluminium Garnet) 레이저 등을 이용할 수 있으나, 이에 제한되는 것은 아니다.
상기 (S7) 단계는 상기 프리프레그 상에 전도층을 형성하는 단계로, 도 8에 도시된 바와 같이, 상기 홈이 형성된 프리프레그 상부 표면 전체에 상술한 (S1) 단계와 동일하게, 전도성 잉크를 이용한 정전식 스프레이에 의해 이루어질 수 있다. 상기 전도성 잉크는 평균 입자크기 1 내지 100 ㎚, 좋게는 10 내지 100 ㎚인 금속 나노 입자를 포함할 수 있으며, 구체적으로 금, 은, 백금 및 구리 나노 입자로 이루어진 군에서 선택되는 하나 이상 일 수 있으며, 상기 전도성 잉크 기준 10 내지 60 중량%, 좋게는 15 내지 50 중량%를 포함할 수 있다. 상기 범위에서 균일한 두께의 전도층을 형성할 수 있어 높은 전기 전도도를 나타낼 수 있다.
상기 (S8) 단계는 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계로, 구체적으로 도 9에 도시된 바와 같이, 상기 프리프레그 표면에 형성된 홈 표면을 제외한 영역에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것일 수 있다. 상기 레지스트 잉크는 앞서 설명한 바와 같이, 열 경화형 잉크, 자외선 경화형 잉크 및 사진 현상형 잉크로 이루어진 군에서 선택되는 하나 이상 일 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 레지스트 잉크를 상기 프리프레그 표면에 형성된 홈 표면을 제외한 영역에 인쇄함으로써, 다음 단계에서 수행할 동도금 과정을 위한 마스킹 역할을 할 수 있을 뿐만 아니라, (S10) 단계에서 상기 레지스트 잉크를 제거하기에, 별도의 경화과정을 수행하지 않아도 되는 장점을 가진다.
상기 (S9) 단계는 도 10에 도시된 바와 같이, 동도금 단계로 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 것으로, 상기 (S3) 단계와 동일하게 무전해도금 또는 전해도금에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다. 상기 과정에 의해 형성된 동도금층은 상기 (S8) 단계에서 형성된 레지스트층과 동일한 두께 범위인 평균 두께 2 내지 20 ㎛, 좋게는 3 내지 18 ㎛를 가지는 동도금층을 균일하게 형성할 수 있어, 상기 전도층과의 우수한 접착력을 나타낼 수 있다.
상기 (S10) 단계는 도 11에 도시된 바와 같이, 상기 레지스트층 및 레지시트층 하부의 전도층을 제거하는 단계로, 박리액을 사용하여 박리제거할 수 있으나, 이에 제한되는 것은 아니다. 상기 과정을 통해, 잔여물 없이 깨끗하고 효율적으로 제거가 가능하다.
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복함으로써, 적층 구조의 다층 인쇄회로기판을 제작할 수 있다. 구체적으로, 상기 적층 구조는 2 내지 50층, 좋게는 4 내지 40층으로 적층 할 수 있으며, 적층 후, 60 내지 150℃, 좋게는 80 내지 150℃에서 0.1 내지 0.8 MPa, 좋게는 0.2 내지 0.6 MPa 조건에서 열압착을 수행할 수 있다.
또한 상기 (S3) 및 (S9) 단계에서 형성된 동금층은 상기 (S7) 단계에서 형성된 전도층에 의해 서로 연결된 것일 수 있다. 즉, 상기 (S9) 단계에서 형성된 프리프레그 상의 동도금층과 (S3) 단계에서 형성된 베이스 기판 상의 동도금층은 상기 (S7) 단계에서 형성된 전도층을 사이에 두고 서로 연결되어 있어, 각 적층 구조를 서로 전기적으로 연결시킬 수 있다.
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 도 12에 도시된 바와 같이, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함할 수 있다. 구체적으로, 상기 솔더레지스트는 상술한 레지스트 잉크를 이용하여 인쇄하는 것일 수 있으며, 인쇄단계 후, 건조하는 단계를 더 포함할 수 있다. 상기 건조단계는 사용하는 잉크의 종류에 따라 달라질 수 있으며, 구체적으로, 열 경화형 잉크일 경우에는 80 내지 200℃에서 5분 내지 40분 동안 경화시킬 수 있으며, 자외선 경화형 잉크일 경우에는 20 내지 250 W/cm, 좋게는 30 내지 220 W/cm 세기의 자외선에 노출하는 방법으로 경화시킬 수 있다. 상술한 바와 같이 동도금층 상에 솔더레지스트층을 형성함으로써, 표면 회로간의 쇼트방지, 표면 회로간의 전기 절연성의 안정적인 유지 및 공기중 산화를 방지함으로써 회로 자체의 저항발생을 방지하고, 외부 충격 등 영향으로부터 보호할 수 있다.
본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법은 상기 베이스 기판 하부의 제2표면에 상기 (S1) 내지 (S4) 단계를 수행하는 것을 더 포함할 수 있다. 구체적으로, 상기 베이스 기판 하부의 제2표면에 전도층을 형성하는 단계, 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계, 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계, 및 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계를 수행함으로써, 다층 인쇄회로기판의 양면 모두를 전자부품 탑재 등 용도로 사용할 수 있다.
상기 전도층은 금, 은, 백금 및 구리 나노입자로 이루어진 군에서 선택되는 하나 이상의 금속 나노 입자를 포함하는 전도성 잉크를 이용한 정전식 스프레이에 의해 이루어질 수 있다. 구체적으로, 상기 전도성 잉크는 상기 금속 나노 입자 10 내지 60 중량%, 좋게는 15 내지 50 중량%를 포함할 수 있으며, 상기 금속 나노 입자는 평균 입자크기 1 내지 100 ㎚를 가질 수 있다. 상기 범위에서 상기 베이스 기판 하부의 제2표면 전체에 평균 두께 5 내지 500nm의 균일한 전도층을 형성할 수 있으며, 다음 단계에서 형성할 동도금층을 위한 “예비층” 역할을 할 수 있다. 여기서 “예비층”은 균일한 동도금층 형성을 위한 것으로, 상기 동도금층을 상기 베이스 기판 하부의 제2표면에 직접 형성하는 것보다, 상술한 바와 같이 형성한 “예비층”, 즉 전도층 상에 형성하는 경우, 훨씬 우수한 접착력 및 균일한 두께로 도금될 수 있어, 기존의 동도금층 형성과정에서 발생하는 두께 불균일 및 낮은 접착력 등 문제를 해결할 수 있다.
상기 레지스트층은 상기 전도층 위에 일정한 간격을 두고 패턴화되어 형성되는 층으로써, 구체적으로 열 경화형 잉크, 자외선 경화형 잉크 및 사진 현상형 잉크로 이루어진 군에서 선택되는 하나 이상의 레지스트 잉크를 인쇄하여 형성할 수 있다. 상기 레지스트층은 기존의 다층 인쇄회로기판 상의 레지스트층과는 달리, 별도의 경화과정이 필요하지 않으며, 다음 단계에서 수행할 동도금층 형성을 위한 절연 및 마스킹 역할을 한다. 상술한 방법을 통하여, 동도금층을 에칭하는 과정 없이도, 일정한 패턴으로 동도금이 가능하며, 나아가, 상기 에칭과정에 따른 기판의 손상 및 동도금층의 데미지를 현저히 줄일 수 있어, 성능을 향상시킬 수 있다.
상기 동도금층은 구리이온을 포함하는 도금액을 이용한 무전해도금 또는 황산구리를 포함하는 도금액을 이용한 전해도금에 의해 형성될 수 있다. 구체적으로 상기 도금액은 농도 0.5 내지 2 M, 좋게는 0.8 내지 1.8 M의 구리이온 포함할 수 있으며, 상기 동도금층의 평균 두께는 2 내지 20 ㎛, 좋게는 3 내지 18 ㎛를 가질 수 있다. 상기 범위에서 전 단계에서 형성한 전도층과의 우수한 접착력을 나타낼 수 있을 뿐만 아니라, 동도금층의 두께 편차를 줄일 수 있다.
상기 동도금층 형성 후, 상기 레지스트층 및 레지스트층 하부의 전도층을 박리액을 사용하여 박리제거 할 수 있다. 구체적으로, 상기 박리액은 수산화나트륨 또는 수산화칼륨을 사용할 수 있으나, 이에 제한되는 것은 아니다. 본 발명에 따른 상기 레지스트층은 앞서 서술한 바와 같이 경화과정을 거치지 않았으므로, 신속하고 정확하게 제거가 가능하다.
본 발명에 따른 다층 인쇄회로기판의 제조방법은 상기 (S4) 단계 후, 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회이상 반복하는 단계를 더 포함하는 단계를 더 포함할 수 있다. 구체적인 방법은 앞서 서술한 상기 베이스 기판 상부의 제1표면에 수행하는 (S5) 내지 (S10) 단계와 동일할 수 있다.
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함할 수 있다. 구체적인 방법은 앞서 서술한 상기 베이스 기판 상부의 제1표면에 수행되는 솔더레지스트 인쇄단계와 동일할 수 있다.
본 발명은 또한 도 13에 도시된 바와 같이, 베이스 기판 (110); 상기 베이스 기판 상부의 제1표면에 형성된 전도층 (120); 상기 전도층 상에 형성된 동도금층 (130); 상기 동도금층 상에 형성된 프리프레그 (140); 상기 프리프레그 상부 표면에 형성된 전도층 (150); 상기 전도층 상에 형성된 동도금층 (160); 및 적층된 구조의 최외층인 동도금층을 덮는 솔더레지스트층 (170);을 포함하는 다층 인쇄회로기판 (100)을 제공한다. 본 발명에 따른 다층 인쇄회로기판은 상기 전도층 및 동도금층 간의 접착력이 우수하여 층간의 계면저항이 현저히 감소되어 우수한 전기적 접속을 형성할 수 있다. 나아가, 반복사용에 따른 온도 상승 및 열팽창률 증가에 따른 파손율을 감소시킬 수 있어, 제품의 신뢰성이 향상되는 장점이 있다.
본 발명에 따른 다층 인쇄회로기판은 상기 베이스 기판 하부의 제2 표면에 상기 제1 표면과 동일하게, 베이스 기판 상에 형성된 전도층, 상기 전도층 상에 형성된 동도금층, 상기 동도금층 상에 형성된 프리프레그, 상기 프리프레그 상에 형성된 전도층, 상기 전도층 상에 형성된 동도금층 및 적층된 구조의 최외층인 동도금층을 덮는 솔더레지스트층을 더 포함함으로써, 양면 다층 인쇄회로기판으로 사용할 수 있다.
100: 다층 인쇄회로기판; 110: 베이스 기판
120, 150: 전도층; 130, 160: 동도금층
140: 프리프레그; 170: 솔더레지스트층

Claims (12)

  1. (S1) 베이스 기판 상부의 제1표면에 전도성 잉크 총 중량 중 15 내지 50 중량%의 금속 입자가 포함된 전도성 잉크를 이용한 정전식 스프레이 (Electrostatic spray)에 의해 제1전도층을 형성하는 단계;
    (S2) 상기 제1전도층 위에 레지스트 잉크를 인쇄하여 패턴화된 제1레지스트층을 형성하는 단계;
    (S3) 상기 제1전도층 상에 제1레지스트층이 형성되지 않은 영역에 제1동도금층을 형성하는 단계; 및
    (S4) 상기 제1레지스트층 및 제1레지스트층 하부의 제1전도층을 동시에 제거하는 단계;를 포함하되, 상기 (S1) 단계에서 상기 금속 입자의 크기는 1 내지 100 nm이고, 상기 제1전도층의 두께는 5 내지 500 nm이며,
    상기 (S4) 단계 후,
    (S5) 상기 제1레지스트층 및 제1레지스트층 하부의 제1전도층이 제거된 베이스 기판 상에 프리프레그 (Prepreg)를 적층하는 단계;
    (S6) 상기 프리프레그 상부 표면에 홈을 형성하는 단계;
    (S7) 상기 홈이 형성된 프리프레그 상부 표면에 제2전도층을 형성하는 단계;
    (S8) 상기 제2전도층 위에 패턴화된 제2레지스트층을 형성하는 단계;
    (S9) 상기 제2전도층 상에 제2레지스트층이 형성되지 않은 영역에 제2동도금층을 형성하는 단계; 및
    (S10) 상기 제2레지스트층 및 제2레지스트층 하부의 제2전도층을 제거하는 단계;를 더 포함하며,
    상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 포함하고,
    상기 (S3) 단계 및 (S9) 단계에서 형성된 제1동도금층 및 제2동도금층은 (S7) 단계에서 형성된 제2전도층에 의해 서로 연결된 다층 인쇄회로기판의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 (S8) 단계는 상기 프리프레그 표면에 형성된 홈 표면을 제외한 영역에 형성된 제2전도층 상에 레지스트 잉크를 인쇄하는 것인 다층 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 (S6) 단계는 레이저 드릴링에 의해 홈을 형성하는 것인 다층 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 제2동도금층 상에 제2동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함하는 다층 인쇄회로기판의 제조방법.
  8. 제1항에 있어서,
    상기 베이스 기판은 유리포 에폭시, 종이 페놀 및 종이 에폭시로 이루어진 군에서 선택되는 하나 이상을 포함하는 기판인 다층 인쇄회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 베이스 기판 하부의 제2표면에 상기 (S1) 내지 (S4) 단계를 수행하는 것을 더 포함하는 다층 인쇄회로기판의 제조방법.
  10. 제9항에 있어서,
    상기 (S4) 단계 후,
    상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 더 포함하는 다층 인쇄회로기판의 제조방법.
  11. 제10항에 있어서,
    상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 제2동도금층 상에 제2동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함하는 다층 인쇄회로기판의 제조방법.
  12. 삭제
KR1020190130550A 2019-10-21 2019-10-21 다층 인쇄회로기판의 제조방법 KR102322533B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190130550A KR102322533B1 (ko) 2019-10-21 2019-10-21 다층 인쇄회로기판의 제조방법
PCT/KR2020/011159 WO2021080148A1 (ko) 2019-10-21 2020-08-21 다층 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190130550A KR102322533B1 (ko) 2019-10-21 2019-10-21 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20210047021A KR20210047021A (ko) 2021-04-29
KR102322533B1 true KR102322533B1 (ko) 2021-11-05

Family

ID=75619834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190130550A KR102322533B1 (ko) 2019-10-21 2019-10-21 다층 인쇄회로기판의 제조방법

Country Status (2)

Country Link
KR (1) KR102322533B1 (ko)
WO (1) WO2021080148A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013525102A (ja) * 2010-04-28 2013-06-20 デ・ヘラー・デザイン・ベスローテン・フェンノートシャップ 表面を被覆する金属コートの形成方法および結合剤の使用
JP2014113543A (ja) * 2012-12-10 2014-06-26 Apic Yamada Corp 薄膜形成装置および有機ｅｌ素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771293B1 (ko) * 2005-11-07 2007-10-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100996718B1 (ko) * 2008-04-30 2010-11-25 스템코 주식회사 필름 캐리어 테이프의 제조 방법 및 그에 의해 제조된 필름캐리어 테이프
KR20110078835A (ko) * 2009-12-31 2011-07-07 주식회사 두산 인쇄회로기판 제조방법
KR101141358B1 (ko) * 2010-07-29 2012-05-03 삼성전기주식회사 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법
KR101158226B1 (ko) 2010-12-21 2012-06-19 삼성전기주식회사 다층 인쇄 회로 기판 및 이의 제조방법
KR101194552B1 (ko) * 2011-01-04 2012-10-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20130057314A (ko) * 2011-11-23 2013-05-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013525102A (ja) * 2010-04-28 2013-06-20 デ・ヘラー・デザイン・ベスローテン・フェンノートシャップ 表面を被覆する金属コートの形成方法および結合剤の使用
JP2014113543A (ja) * 2012-12-10 2014-06-26 Apic Yamada Corp 薄膜形成装置および有機ｅｌ素子

Also Published As

Publication number Publication date
KR20210047021A (ko) 2021-04-29
WO2021080148A1 (ko) 2021-04-29

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
EP2647267B1 (en) Method for manufacturing printed circuit board
US7627947B2 (en) Method for making a multilayered circuitized substrate
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN106358386A (zh) 一种背板插件盲孔的制作方法
CN105208796A (zh) 超厚铜电路板的制作方法及超厚铜电路板
WO2009113396A1 (ja) 銅の表面処理方法およびプリント配線板の表面処理方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR20010009975A (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR102322533B1 (ko) 다층 인쇄회로기판의 제조방법
KR102218059B1 (ko) 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법
CN102469701B (zh) 互连结构的制作方法
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
KR101517553B1 (ko) 회로기판의 제조방법
JP2003124637A (ja) 多層配線板
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
KR102054198B1 (ko) 배선 기판의 제조 방법
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법
JP2005136282A (ja) 多層配線基板及びその製造方法
JP4466169B2 (ja) 半導体装置用基板の製造方法
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법
CN209861244U (zh) 一种层间精度控制的多阶盲埋孔pcb板结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant