WO2021080148A1 - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
WO2021080148A1
WO2021080148A1 PCT/KR2020/011159 KR2020011159W WO2021080148A1 WO 2021080148 A1 WO2021080148 A1 WO 2021080148A1 KR 2020011159 W KR2020011159 W KR 2020011159W WO 2021080148 A1 WO2021080148 A1 WO 2021080148A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive layer
printed circuit
circuit board
multilayer printed
Prior art date
Application number
PCT/KR2020/011159
Other languages
English (en)
French (fr)
Inventor
정민훈
김동수
이현아
Original Assignee
한밭대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교산학협력단 filed Critical 한밭대학교산학협력단
Publication of WO2021080148A1 publication Critical patent/WO2021080148A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Definitions

  • the present invention relates to a method of manufacturing a multilayer printed circuit board and a multilayer printed circuit board according thereto.
  • Printed circuit boards include single-sided printed circuit boards with wires formed on only one side of the insulating board, double-sided printed circuit boards with wires on both sides, and multilayer printed circuit boards wired in multiple layers.
  • single-sided printed circuit boards were used because component elements were simple and circuit patterns were simple, but in recent years, due to the increase in circuit complexity and demand for high-density and miniaturized circuits, most of them use double-sided printed circuit boards or multilayer printed circuit boards. It is common to do.
  • An object of the present invention is to solve the problem of a complex manufacturing process of a multilayer printed circuit board, to shorten the manufacturing time as well as to reduce the manufacturing cost, and to provide a multilayer printed circuit board having a significantly reduced defect rate, and a method for manufacturing the same. It is to do.
  • the present invention provides a method of manufacturing a multilayer printed circuit board
  • the step (S1) may be performed by electrostatic spray using conductive ink.
  • the step (S2) may be to print a resist ink on the conductive layer formed on the first surface of the base substrate.
  • the copper plating layers formed in steps (S3) and (S9) may be connected to each other by a conductive layer formed in step (S7).
  • the step (S8) may be to print a resist ink on a conductive layer formed on a region other than the surface of the groove formed on the surface of the prepreg.
  • the step (S6) may be to form a groove by laser drilling.
  • a solder resist protecting the copper plating layer is printed on the copper plating layer. It may further include the step of.
  • the base substrate may be a substrate including at least one selected from the group consisting of glass cloth epoxy, paper phenol, and paper epoxy.
  • it may further include performing the steps (S1) to (S4) on the second surface under the base substrate.
  • the step (S5) to (S10) may further include a step of repeating one or more times as a unit process.
  • a solder resist protecting the copper plating layer is printed on the copper plating layer. It may further include the step of.
  • the present invention also provides a multilayer printed circuit board manufactured according to an embodiment of the present invention.
  • the method of manufacturing a multilayer printed circuit board according to the present invention has the advantage of not only shortening the manufacturing time by simplifying the process, but also significantly reducing the manufacturing cost.
  • the method of manufacturing a multilayer printed circuit board according to the present invention has the advantage of significantly reducing the defect rate, thereby increasing the yield even in a mass production process.
  • the multilayer printed circuit board according to the present invention has excellent reliability and advantageous advantages in implementing microcircuits.
  • FIG. 1 is a view showing a simplified flowchart of a method of manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 2 is a view showing a conductive layer forming step (S1) in the method for manufacturing a multilayer printed circuit board according to the present invention.
  • FIG 3 is a view showing a resist layer forming step (S2) in the method of manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 4 is a view showing a copper plating layer forming step (S3) in the method for manufacturing a multilayer printed circuit board according to the present invention.
  • step (S4) in the method for manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 6 is a diagram showing a step of laminating a prepreg, which is a step (S5), in a method of manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 7 is a view showing a step of forming a groove in the prepreg surface (S6) in the method of manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 8 is a view showing a conductive layer forming step (S7) in the method for manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 9 is a view showing a resist layer forming step (S8) in the method of manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 10 is a view showing a copper plating layer forming step (S9) in the method for manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 11 is a view showing a resist layer and a conductive layer removal step under the resist layer in step (S10) in the method for manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 12 is a diagram showing a step of forming a solder resist layer in a method of manufacturing a multilayer printed circuit board according to the present invention.
  • FIG. 13 is a diagram showing a multilayer printed circuit board manufactured according to an embodiment of the present invention.
  • the units used in the present specification are based on weight, for example, the unit of% or ratio means weight% or weight ratio, and the weight% means any one component of the total composition unless otherwise defined. It means the weight percent occupied in the composition.
  • the numerical range used in this specification is the lower limit and the upper limit and all values within the range, increments that are logically derived from the shape and width of the defined range, all of the values limited thereto, and the upper limit of the numerical range limited to different forms. And all possible combinations of lower limits. Unless otherwise defined in the specification of the present invention, values outside the numerical range that may occur due to experimental errors or rounding of values are also included in the defined numerical range.
  • the term'include' is an open type description having a meaning equivalent to expressions such as'include','include','have' or'as a feature', and elements not listed further, It does not exclude materials or processes.
  • the term'substantially' in this specification means that other elements, materials, or processes that are not listed together with the specified element, material, or process are unacceptable for at least one basic and novel technical idea of the invention. It is meant to be present in an amount or degree that does not have a significant effect.
  • the present invention comprises the steps of (S1) forming a conductive layer on a first surface of an upper portion of a base substrate;
  • the multilayer printed circuit board is basically manufactured by laminating again after a series of complex processes such as drilling, copper plating, laminating, development, etching, peeling, PSR printing, PSR exposure, and PSR development. Therefore, there is a problem that not only the defect rate is high, but also the productivity is lowered and the cost is increased.
  • the method of manufacturing a multilayer printed circuit board according to the present invention has the advantage of not only shortening the manufacturing time but also remarkably reducing the manufacturing cost by simplifying the process. Further, the method of manufacturing a multilayer printed circuit board according to the present invention has excellent reliability, and thus has an advantage of remarkably increasing a yield even in a mass production process.
  • FIG. 1 A simplified flowchart of a method for manufacturing a multilayer printed circuit board according to the present invention is shown in FIG. 1.
  • the multilayer printed circuit board according to the present invention can be manufactured through four steps, such as forming a conductive layer on the surface of a base substrate, forming a resist layer, forming a copper plating layer, and removing the resist layer and the conductive layer.
  • step (S1) is a step of forming a conductive layer on the first surface of the base substrate, and as shown in FIG. 2, it may be performed by electrostatic spraying using conductive ink.
  • the conductive ink may include at least one selected from the group consisting of molten metal, conductive polymer, metal salt, or metal nanoparticles, but metal nanoparticles are preferred in the present invention.
  • the metal nanoparticles may be at least one selected from the group consisting of gold, silver, platinum, and copper nanoparticles, and may have an average particle size of 1 to 100 nm, preferably 10 to 100 nm, and the conductive ink Based on 10 to 60% by weight, preferably 15 to 50% by weight may be included.
  • a conductive layer having an average thickness of 5 to 500 nm can be uniformly formed, and oxidation stability of the formed conductive layer can be improved, and further, By maintaining excellent adhesion to the copper plating layer to be formed in step (S3), it is possible to significantly reduce the variation in plating thickness.
  • the step (S2) is a step of forming a patterned resist layer on the conductive layer, specifically, as shown in FIG. 3, printing a resist ink on the conductive layer formed on the first surface of the base substrate.
  • the resist ink may be at least one selected from the group consisting of heat-curable ink, ultraviolet-curable ink, and photo-developable ink, but is not limited thereto.
  • the thermally curable ink may be an infrared curing ink, and may be composed of an epoxy resin and an amine-based curing agent. The thermally curable ink may be cured by heat after printing.
  • the ultraviolet curable ink is an ink cured by a photoreaction in the ultraviolet region of the light spectrum, and includes an epoxy acrylate and an initiator having a maximum absorption in a wavelength range of 200 to 400 nm, and can be cured with ultraviolet rays after printing.
  • Photo-development ink is a heat and ultraviolet curing ink.
  • the step (S3) is a step of forming a copper plating layer in a region where the resist layer is not formed on the conductive layer, as shown in FIG. 4, and specifically, may be performed by electroless plating or electroplating. , But is not limited thereto.
  • the electroless plating is a method of reducing plating by chemical reaction without using electricity.
  • the plating solution used for the electroless plating is a copper ion having a concentration of 0.5 to 2 M, preferably 0.8 to 1.8 M, and a reducing agent. It may include.
  • the copper ion may be at least one selected from the group consisting of water-soluble metal salts including copper sulfate, copper acetate, copper chloride, copper pyrophosphate, and copper sulfamate, and the reducing agent may be formaldehyde, but is not limited thereto.
  • the plating solution may also contain a pH adjuster such as sodium hydroxide; And a pH buffering agent such as a mixed solution of a weak acid and an alkali metal salt thereof, thereby reducing a change in pH of the plating solution.
  • the plating solution may further include a complexing agent to prevent precipitation of copper hydroxide, which is an insoluble substance, and specifically, the complexing agent may contain at least one selected from the group consisting of tartrate, tricitrate, triethanolamine, and glycolic acid. However, it is not limited thereto.
  • the electroplating is a method of plating using electricity.
  • the target to be plated is a cathode
  • the metal to be electrodeposited is an anode
  • the electroplating is put into a plating solution containing ions of the metal to be electrodeposited, and electricity is supplied.
  • metal ions are electrolytically deposited on the surface of the material to be plated.
  • the material to be plated may be a base substrate on which a conductive layer and a resist layer prepared in step (S2) are formed, and the metal may be copper.
  • the plating solution used for the electroplating uses copper sulfate as a copper source, and may have a concentration of 0.5 to 2 M, preferably 0.8 to 1.8 M.
  • the plating solution may contain 0.2 to 0.8 M sulfuric acid and 5 to 50 ppm chlorine.
  • copper plating may be performed not only on the entire inner space of the groove formed on the first surface of the base substrate, but also an average thickness of 2 to 20 ⁇ m, preferably 3 to 18, which is the same thickness as the resist layer formed in step (S2). Since the copper plating layer having ⁇ m can be formed uniformly, excellent adhesion to the conductive layer can be exhibited.
  • the step (S4) is a step of removing the resist layer and the conductive layer under the resist layer, as shown in FIG. 5, and may be performed using a stripper, specifically 1 to 3% by weight of sodium hydroxide. Alternatively, it may be peeled off using potassium hydroxide, but is not limited thereto.
  • the base substrate may be a substrate including at least one selected from the group consisting of glass cloth epoxy, paper phenol, and paper epoxy.
  • the glass cloth epoxy is a glass cloth impregnated with an epoxy resin
  • paper phenol is laminated after impregnating a phenolic resin on kraft paper
  • paper epoxy is impregnated with an epoxy resin on kraft paper.
  • the base substrate may have an average thickness of 20 to 100 ⁇ m, preferably 30 to 90 ⁇ m, but is not limited thereto.
  • a prepreg is deposited on the base substrate from which the resist layer and the conductive layer under the resist layer have been removed.
  • the copper plating layers formed in steps (S3) and (S9) may be connected to each other by a conductive layer formed in step (S7).
  • the step (S5) is a step of laminating a prepreg on a base substrate, as shown in FIG. 6, and is formed by laminating on the base substrate from which the resist layer and the conductive layer under the resist layer have been removed.
  • the prepreg is an epoxy resin, B-Stage, that is, a material in the curing step that is not completely cured and is in a soft solid state, and may be positioned on the base substrate to serve as an insulating layer.
  • the step (S6) is a step of forming a groove.
  • a groove may be formed on the prepreg stacked in the step (S5) by using laser drilling.
  • the laser drilling may use a CO 2 laser, a Yttrium Aluminum Garnet (YAG) laser, or the like, but is not limited thereto.
  • the step (S7) is a step of forming a conductive layer on the prepreg.
  • conductive ink is applied to the entire upper surface of the prepreg in which the groove is formed, in the same manner as in step (S1). It can be achieved by using an electrostatic spray.
  • the conductive ink may include metal nanoparticles having an average particle size of 1 to 100 nm, preferably 10 to 100 nm, and specifically may be at least one selected from the group consisting of gold, silver, platinum, and copper nanoparticles, and , 10 to 60% by weight, preferably 15 to 50% by weight, based on the conductive ink. In the above range, a conductive layer having a uniform thickness can be formed, thereby exhibiting high electrical conductivity.
  • the step (S8) is a step of forming a patterned resist layer on the conductive layer.
  • resist ink on the conductive layer formed in a region other than the groove surface formed on the prepreg surface. May be to print.
  • the resist ink may be at least one selected from the group consisting of heat-curable ink, ultraviolet-curable ink, and photo-developable ink, but is not limited thereto.
  • by printing the resist ink on an area other than the surface of the groove formed on the prepreg surface not only can it serve as a masking for the copper plating process to be performed in the next step, but also to remove the resist ink in step (S10). In addition, it has the advantage of not having to perform a separate curing process.
  • the step (S9) is a copper plating step to form a copper plating layer in a region where the resist layer is not formed on the conductive layer, as shown in step (S3). It may be performed by plating, but is not limited thereto.
  • the copper plating layer formed by the above process can uniformly form a copper plating layer having an average thickness of 2 to 20 ⁇ m, preferably 3 to 18 ⁇ m, which is the same thickness range as the resist layer formed in step (S8), and the conductive layer It can exhibit excellent adhesion to and.
  • the step (S10) is a step of removing the conductive layer under the resist layer and the resist layer, as shown in FIG. 11, and may be removed using a stripper, but is not limited thereto. Through the above process, it is possible to cleanly and efficiently remove without residue.
  • the laminated structure can be laminated with 2 to 50 layers, preferably 4 to 40 layers, and after lamination, 0.1 to 0.8 MPa at 60 to 150°C, preferably 80 to 150°C, preferably 0.2 to 0.6 MPa It is possible to perform thermocompression under conditions.
  • the copper gold layers formed in the (S3) and (S9) steps may be connected to each other by the conductive layer formed in the (S7) step. That is, the copper plating layer on the prepreg formed in step (S9) and the copper plating layer on the base substrate formed in step (S3) are connected to each other through the conductive layer formed in step (S7). Can be electrically connected.
  • the solder resist may be printed using the above-described resist ink, and may further include a step of drying after the printing step.
  • the drying step may vary depending on the type of ink to be used. Specifically, in the case of heat curable ink, curing may be performed at 80 to 200°C for 5 to 40 minutes, and in the case of ultraviolet curable ink, 20 to 250 W /cm, preferably 30 to 220 W / cm can be cured by exposure to ultraviolet rays.
  • solder resist layer As described above, by forming a solder resist layer on the copper plating layer, it prevents short circuit between surface circuits, maintains stable electrical insulation between surface circuits, and prevents oxidation in the air, thereby preventing the occurrence of resistance of the circuit itself, and from effects such as external impact. Can be protected.
  • the method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention may further include performing the steps (S1) to (S4) on the second surface under the base substrate. Specifically, forming a conductive layer on a second surface under the base substrate, forming a patterned resist layer on the conductive layer, forming a copper plating layer on the conductive layer in a region where no resist layer is formed. By performing the step of removing the resist layer and the conductive layer under the resist layer, both sides of the multilayer printed circuit board can be used for electronic component mounting or the like.
  • the conductive layer may be formed by electrostatic spraying using a conductive ink including one or more metal nanoparticles selected from the group consisting of gold, silver, platinum, and copper nanoparticles.
  • the conductive ink may include 10 to 60% by weight of the metal nanoparticles, preferably 15 to 50% by weight, and the metal nanoparticles may have an average particle size of 1 to 100 nm.
  • a uniform conductive layer having an average thickness of 5 to 500 nm may be formed on the entire second surface under the base substrate, and may serve as a “preparation layer” for the copper plating layer to be formed in the next step.
  • the “preliminary layer” is for forming a uniform copper plating layer, and rather than directly forming the copper plating layer on the second surface under the base substrate, the “preparation layer” formed as described above, that is, on the conductive layer.
  • the “preparation layer” formed as described above that is, on the conductive layer.
  • the resist layer is a layer formed by patterning at regular intervals on the conductive layer, and specifically, can be formed by printing one or more resist inks selected from the group consisting of heat-curable inks, ultraviolet-curable inks, and photo-development inks. have.
  • the resist layer does not require a separate curing process, and serves as insulation and masking for forming a copper plating layer to be performed in the next step.
  • the copper plating layer may be formed by electroless plating using a plating solution containing copper ions or electroplating using a plating solution containing copper sulfate.
  • the plating solution may contain copper ions having a concentration of 0.5 to 2 M, preferably 0.8 to 1.8 M, and the average thickness of the copper plating layer may have an average thickness of 2 to 20 ⁇ m, preferably 3 to 18 ⁇ m. In the above range, it is possible to not only exhibit excellent adhesion to the conductive layer formed in the previous step, but also to reduce the thickness variation of the copper plating layer.
  • the resist layer and the conductive layer under the resist layer may be stripped and removed using a stripper.
  • the stripper may use sodium hydroxide or potassium hydroxide, but is not limited thereto. Since the resist layer according to the present invention has not undergone a curing process as described above, it can be quickly and accurately removed.
  • the method of manufacturing a multilayer printed circuit board according to the present invention may further include a step of repeating the steps (S5) to (S10) at least once after the step (S4) as a unit process.
  • a specific method may be the same as steps (S5) to (S10) performed on the first surface of the upper portion of the base substrate described above.
  • the step of printing a solder resist protecting the copper plating layer on the copper plating layer may be further included.
  • a specific method may be the same as the above-described solder resist printing step performed on the first surface of the base substrate.
  • the present invention also, as shown in Figure 13, the base substrate 110; A conductive layer 120 formed on the first surface above the base substrate; A copper plating layer 130 formed on the conductive layer; A prepreg 140 formed on the copper plating layer; A conductive layer 150 formed on the upper surface of the prepreg; A copper plating layer 160 formed on the conductive layer; And a solder resist layer 170 covering the copper plating layer, which is the outermost layer of the stacked structure.
  • the multilayer printed circuit board according to the present invention has excellent adhesion between the conductive layer and the copper plating layer, so that the interlayer interface resistance is remarkably reduced, so that excellent electrical connection can be formed. Furthermore, it is possible to reduce the breakage rate due to an increase in temperature and an increase in thermal expansion rate due to repeated use, thereby improving the reliability of the product.
  • the multilayer printed circuit board according to the present invention includes a conductive layer formed on the base substrate, a copper plating layer formed on the conductive layer, and a prep formed on the copper plating layer on a second surface under the base substrate in the same manner as the first surface. It can be used as a double-sided multilayer printed circuit board by further including a solder resist layer covering a leg, a conductive layer formed on the prepreg, a copper plating layer formed on the conductive layer, and a copper plating layer that is the outermost layer of the stacked structure.
  • 100 multilayer printed circuit board
  • 110 base substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판 및 이의 제조방법에 관한 것으로, 다층 인쇄회로기판의 제조방법은 (S1) 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계; (S2) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계; (S3) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및 (S4) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 포함한다.

Description

다층 인쇄회로기판의 제조방법
본 발명은 다층 인쇄회로기판의 제조방법 및 이에 따른 다층 인쇄회로기판에 관한 것이다.
산업발달이 가속화되면서 전자부품들은 점점 더 경박, 단소화되고 있으며, 이에 부응하여 전자부품 내부에 수납되는 인쇄회로기판 역시 점점 더 소형화 및 고집적화 되고 있고, 수많은 인쇄회로기판 업체의 경쟁으로 인하여 가격경쟁력 확보를 위한 제조공정의 단순화 역시 필연화되고 있다.
인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 인쇄회로기판, 양쪽 면에 배선을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회로기판 (Multilayer Printed Circuit Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 인쇄회로기판을 사용하였으나, 최근에는 회로의 복잡도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 인쇄회로기판 또는 다층 인쇄회로기판을 사용하는 것이 일반적이다.
기존의 다층 인쇄회로기판의 제조방법은 기본적으로 베이스 기판을 드릴링하는 단계, 1차 무전해 동도금 단계, 2차 무전해 동도금 단계, 1차 라미네이팅 단계, 2차 라미네이팅 단계, 현상단계, 에칭단계, 박리단계, 1차 PSR (Photo Solder Resist) 인쇄단계, 2차 PSR 인쇄단계, PSR 노광단계 및 PSR 현상단계를 포함하며, 적층되는 층수에 따라 상기 공정을 여러 번 반복해야 하므로, 공정이 매우 복잡한 문제가 있다. 즉, 상술한 단계 중 어느 한 단계에서 오류가 발생할 경우, 제품불량이 발생하므로, 복잡한 제조공정에 따른 높은 불량률로 인해 생산성이 떨어지며, 비용 또한 증가하는 문제점이 있다.
따라서, 공정이 간단하면서도 불량률을 줄이고, 생산성 및 비용절감 면에서 현저한 효과를 가지는 다층 인쇄회로기판의 제조방법이 필요한 실정이다.
본 발명의 목적은 다층 인쇄회로기판의 복잡한 제조공정 문제를 해결하여, 제조시간을 단축시킬 뿐만 아니라, 제조비용을 절감할 수 있으며, 불량률이 현저히 감소된 다층 인쇄회로기판 및 이의 제조방법 및 을 제공하는 것이다.
본 발명은 다층 인쇄회로기판의 제조방법을 제공하며,
(S1) 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계;
(S2) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계;
(S3) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및
(S4) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 포함한다.
본 발명에 따른 일 실시예에 있어, 상기 (S1) 단계는 전도성 잉크를 이용한 정전식 스프레이 (Electrostatic spray)에 의해 이루어지는 것일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S2) 단계는 상기 베이스 기판 제1표면에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S4) 단계 후,
(S5) 상기 레지스트층 및 레지스트층 하부의 전도층이 제거된 베이스 기판 상에 프리프레그 (Prepreg)를 적층하는 단계;
(S6) 상기 프리프레그 상부 표면에 홈을 형성하는 단계;
(S7) 상기 홈이 형성된 프리프레그 상부 표면에 전도층을 형성하는 단계;
(S8) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계;
(S9) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및
(S10) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 더 포함하며,
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 포함하고,
상기 (S3) 단계 및 (S9) 단계에서 형성된 동도금층은 (S7) 단계에서 형성된 전도층에 의해 서로 연결될 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S8) 단계는 상기 프리프레그 표면에 형성된 홈 표면을 제외한 영역에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S6) 단계는 레이저 드릴링에 의해 홈을 형성하는 것일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함할 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 베이스 기판은 유리포 에폭시, 종이 페놀 및 종이 에폭시로 이루어진 군에서 선택되는 하나 이상을 포함하는 기판일 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 베이스 기판 하부의 제2표면에 상기 (S1) 내지 (S4) 단계를 수행하는 것을 더 포함할 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S4) 단계 후,
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 더 포함할 수 있다.
본 발명에 따른 일 실시예에 있어, 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함할 수 있다.
본 발명은 또한 본 발명의 일 실시예에 따라 제조된 다층 인쇄회로기판을 제공한다.
본 발명에 따른 다층 인쇄회로기판의 제조방법은 공정을 단순화 함으로써 제조시간을 단축시킬 수 있을 뿐만 아니라, 제조비용을 현저히 절감시킬 수 있는 장점이 있다.
또한, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 불량률을 현저히 감소함으로써, 대량생산 공정에서도 수율을 증가시킬 수 있는 장점이 있다.
본 발명에 따른 다층 인쇄회로기판은 신뢰성이 우수하며, 미세 회로 구현에 유리한 장점이 있다.
본 발명에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 명세서에서 기재된 효과 및 그 내재적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1은 본 발명에 따른 다층 인쇄회로기판 제조방법의 간략한 흐름도를 나타낸 도면이다.
도 2는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S1) 단계인 전도층 형성단계를 나타낸 도면이다.
도 3은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S2) 단계인 레지스트층 형성단계를 나타낸 도면이다.
도 4는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S3) 단계인 동도금층 형성단계를 나타낸 도면이다.
도 5는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S4) 단계인 레지스트층 및 레지스트층 하부의 전도층 제거단계를 나타낸 도면이다.
도 6은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S5) 단계인 프리프레그를 적층하는 단계를 나타낸 도면이다.
도 7은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S6) 단계인 프리프레그 표면에 홈을 형성하는 단계를 나타낸 도면이다.
도 8은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S7) 단계인 전도층 형성단계를 나타낸 도면이다.
도 9는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S8) 단계인 레지스트층 형성단계를 나타낸 도면이다.
도 10은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S9) 단계인 동도금층 형성단계를 나타낸 도면이다.
도 11은 본 발명에 따른 다층 인쇄회로기판 제조방법에서 (S10) 단계인 레지스트층 및 레지스트층 하부의 전도층 제거단계를 나타낸 도면이다.
도 12는 본 발명에 따른 다층 인쇄회로기판 제조방법에서 솔더레지스트층 형성단계를 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 따라 제조한 다층 인쇄회로기판을 나타낸 도면이다.
본 명세서에서 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
또한, 본 명세서에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
또한, 본 명세서에서 특별한 언급 없이 사용된 단위는 중량을 기준으로 하며, 일 예로 % 또는 비의 단위는 중량% 또는 중량비를 의미하고, 중량%는 달리 정의되지 않는 한 전체 조성물 중 어느 하나의 성분이 조성물 내에서 차지하는 중량%를 의미한다.
또한, 본 명세서에서 사용되는 수치 범위는 하한치와 상한치와 그 범위 내에서의 모든 값, 정의되는 범위의 형태와 폭에서 논리적으로 유도되는 증분, 이중 한정된 모든 값 및 서로 다른 형태로 한정된 수치 범위의 상한 및 하한의 모든 가능한 조합을 포함한다. 본 발명의 명세서에서 특별한 정의가 없는 한 실험 오차 또는 값의 반올림으로 인해 발생할 가능성이 있는 수치범위 외의 값 역시 정의된 수치범위에 포함된다.
본 명세서의 용어, '포함한다'는 '구비한다', '함유한다', '가진다' 또는 '특징으로 한다' 등의 표현과 등가의 의미를 가지는 개방형 기재이며, 추가로 열거되어 있지 않은 요소, 재료 또는 공정을 배제하지 않는다.
또한, 본 명세서의 용어, '실질적으로'는 특정된 요소, 재료 또는 공정과 함께 열거되어 있지 않은 다른 요소, 재료 또는 공정이 발명의 적어도 하나의 기본적이고 신규한 기술적 사상에 허용할 수 없을 만큼의 현저한 영향을 미치지 않는 양 또는 정도로 존재할 수 있는 것을 의미한다.
본 발명은 (S1) 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계;
(S2) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계;
(S3) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및
(S4) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 포함하는 다층 인쇄회로기판의 제조방법을 제공한다 .
앞서 서술한 바와 같이, 다층 인쇄회로기판은 기본적으로 드릴링, 동도금, 라미네이팅, 현상, 에칭, 박리, PSR 인쇄, PSR 노광 및 PSR 현상 등 일련의 복잡한 과정을 거친 후 다시 적층하여 제조되며, 상기 복잡한 공정으로 인해, 불량률이 높을 뿐만 아니라, 생산성 또한 떨어져 비용이 증가하는 문제점이 있다. 하지만, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 공정을 단순화 함으로써, 제조시간을 단축시킬 수 있을 뿐만 아니라, 제조비용을 현저히 절감할 수 있는 장점이 있다. 나아가, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 신뢰성이 우수하여, 대량생산 공정에서도 수율을 현저히 증가시킬 수 있는 장점이 있다.
본 발명에 따른 다층 인쇄회로기판 제조방법의 간략한 흐름도를 도 1에 도시하였다. 도 1에 도시된 바와 같이, 본 발명에 따른 다층 인쇄회로기판은 베이스 기판 표면에 전도층 형성, 레지스트층 형성, 동도금층 형성 및 레지스트층과 전도층 제거 등 4 단계를 거쳐 제조될 수 있다.
구체적으로, 상기 (S1) 단계는 상기 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계로, 도 2에 도시된 바와 같이, 전도성 잉크를 이용한 정전식 스프레이에 의해 이루어질 수 있다. 상기 전도성 잉크는 용융 금속, 전도성 고분자, 금속염 또는 금속 나노 입자로 이루어진 군에서 선택되는 하나 이상 포함할 수 있으나, 본 발명에서는 금속 나노 입자를 선호한다. 구체적으로 상기 금속 나노 입자는 금, 은, 백금 및 구리 나노 입자로 이루어진 군에서 선택되는 하나 이상 일 수 있으며, 평균 입자크기 1 내지 100 ㎚, 좋게는 10 내지 100 ㎚를 가질 수 있고, 상기 전도성 잉크 기준 10 내지 60 중량%, 좋게는 15 내지 50 중량%를 포함할 수 있다. 상기 범위에서 상기 베이스 기판 상부의 제1표면에 용이하게 스프레이 될 수 있을 뿐만 아니라, 적은 비용으로도 높은 전기 전도도를 나타낼 수 있다. 또한 상기 전도성 잉크를 사용하여 정전식 스프레이에 의해 전도층을 형성함으로써, 평균 두께 5 내지 500nm의 전도층을 균일하게 형성할 수 있으며, 형성된 전도층의 산화 안정성을 개선할 수 있을 뿐만 아니라, 나아가, (S3) 단계에서 형성할 동도금층과의 우수한 접착력을 유지하여 도금두께의 편차를 현저히 줄일 수 있다.
상기 (S2) 단계는 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계로, 구체적으로, 도 3에 도시된 바와 같이, 상기 베이스 기판 제1표면에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것일 수 있다. 상기 레지스트 잉크는 열 경화형 잉크, 자외선 경화형 잉크 및 사진 현상형 잉크로 이루어진 군에서 선택되는 하나 이상 일 수 있으나, 이에 제한되는 것은 아니다. 구체적으로, 열 경화형 잉크는 적외선 경화 잉크일 수 있으며, 에폭시 수지 및 아민계 경화제로 구성될 수 있다. 상기 열 경화형 잉크는 인쇄 후, 열로 경화시킬 수 있다. 또한 자외선 경화형 잉크는 빛의 스펙트럼 중 자외선 영역에서 광반응에 의해 경화되는 잉크로서 에폭시 아크릴레이트 및 파장범위 200 내지 400 ㎚의 최대 흡수량을 가지는 개시제를 포함하며, 인쇄 후, 자외선으로 경화시킬 수 있다. 사진 현상형 잉크는 열과 자외선 혼합 경화형 잉크이다. 상기 레지스트 잉크를 상기 베이스 기판 제1표면에 형성된 홈 표면을 제외한 영역에 인쇄함으로써, 다음 단계에 수행할 동도금 과정을 위한 마스킹 역할을 할 수 있다. 이는 부식과정을 통한 동도금층의 에칭단계를 생략할 수 있어, 기판의 손상을 방지하여, 기판상에 형성되는 회로의 성능향상에 유리하다. 나아가, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 (S4) 단계에서 상기 레지스트층을 제거함으로써, 열경화 또는 자외선 경화 등 일련의 경화과정을 수행하지 않아도 되는 장점을 가지고 있어, 이에 따른 시간 및 비용을 현저히 줄일 수 있다.
상기 (S3) 단계는 도 4에 도시된 바와 같이, 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계로, 구체적으로, 무전해도금 또는 전해도금에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다. 상기 무전해도금은 전기를 사용하지 않고 화학적인 반응에 의한 환원도금하는 방법으로, 구체적으로, 상기 무전해도금에 사용되는 도금액은 농도 0.5 내지 2 M, 좋게는 0.8 내지 1.8 M의 구리이온 및 환원제를 포함할 수 있다. 상기 구리이온은 황산동, 아세트산동, 염화동, 피로인산동 및 설파민산구리를 포함하는 수용성 금속염으로 이루어진 군에서 선택되는 하나 이상일 수 있으며, 상기 환원제는 포름알데히드를 사용할 수 있으나, 이에 제한되는 것은 아니다. 상기 도금액은 또한 수산화나트륨과 같은 pH 조정제; 및 약산과 그 알칼리 금속염과의 혼합 용액과 같은 pH 완충제를 더 포함함으로써, 상기 도금액의 pH 변화를 줄일 수 있다. 또한, 상기 도금액은 착화제를 더 포함함으로써 불용성 물질인 수산화동의 침전을 방지할 수 있으며, 구체적으로 상기 착화제는 주석산염, 구연삼염, 트리에탄올아민 및 글리콜산으로 이루어진 군에서 선택되는 하나 이상 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 전해도금은 전기를 사용하여 도금하는 방법으로, 구체적으로 도금하고자 하는 대상을 음극으로 하고, 전착하고자 하는 금속을 양극으로 하여, 전착시키고자 하는 금속의 이온을 함유한 도금액 속에 넣고, 전기를 공급하여 전해함으로써 금속 이온이 상기 도금 대상 물질의 표면에 전해 석출하는 것이다. 본 발명에서 상기 도금 대상 물질은 상기 (S2) 단계에서 제조된 전도층 및 레지스트층이 형성된 베이스 기판일 수 있으며, 상기 금속은 구리일 수 있다. 구체적으로, 상기 전해도금에 사용되는 도금액은 황산동을 동 공급원으로 하며, 농도 0.5~2 M, 좋게는 0.8 내지 1.8 M일 수 있다. 또한 상기 도금액은 0.2 내지 0.8 M 의 황산 및 5 내지 50 ppm의 염소를 포함할 수 있다. 상기 범위에서 상기 베이스 기판 제1표면에 형성된 홈 내부공간 전체에 동도금이 이루어질 수 있을 뿐만 아니라, 상기 (S2) 단계에서 형성된 레지스트층과 동일한 두께 범위인 평균 두께 2 내지 20 ㎛, 좋게는 3 내지 18 ㎛를 가지는 동도금층을 균일하게 형성할 수 있어, 상기 전도층과의 우수한 접착력을 나타낼 수 있다.
상기 (S4) 단계는 도 5에 도시된 바와 같이, 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계로, 박리액을 사용하여 수행할 수 있으며, 구체적으로 1 내지 3 중량%의 수산화나트륨 또는 수산화칼륨을 사용하여 박리제거할 수 있으나, 이에 제한되는 것은 아니다. 상기 과정을 통해, 신속하고 간편하게 레지스트층 및 레지스트층 하부의 전도층을 동시에 제거할 수 있을 뿐만 아니라, 베이스 기판 표면 상에 잔여물 없이 깨끗하게 제거할 수 있다.
상기 베이스 기판은 유리포 에폭시, 종이 페놀 및 종이 에폭시로 이루어진 군에서 선택되는 하나 이상을 포함하는 기판일 수 있다. 구체적으로, 상기 유리포 에폭시는 유리포에 에폭시 수지를 함침시킨 것이며, 종이 페놀은 크라프트지 (Graft paper)에 페놀수지를 함침한 후 적층한 것이고, 종이 에폭시는 크라프트지에 에폭시 수지를 함침시킨 것이다. 상기 베이스 기판은 평균 두께 20 내지 100 ㎛, 좋게는 30 내지 90 ㎛일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법은 상기 (S4) 단계 후, (S5) 상기 레지스트층 및 레지스트층 하부의 전도층이 제거된 베이스 기판 상에 프리프레그 (Prepreg)를 적층하는 단계; (S6) 상기 프리프레그 상부 표면에 홈을 형성하는 단계; (S7) 상기 홈이 형성된 프리프레그 상부 표면에 전도층을 형성하는 단계; (S8) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계; (S9) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및 (S10) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 더 포함하며, 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 포함할 수 있으며, 상기 (S3) 단계 및 (S9) 단계에서 형성된 동도금층은 (S7) 단계에서 형성된 전도층에 의해 서로 연결될 수 있다. 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복함으로써, 원하는 층수를 가지는 다층 인쇄회로기판을 제조할 수 있으며, 나아가, 상기 과정을 포함함으로써 별도의 압축과정 없이도, 각 층 사이의 우수한 접착력을 나타내는 다층 구조를 형성할 수 있고,
구체적으로, 상기 (S5) 단계는 도 6에 도시된 바와 같이, 베이스 기판 상에 프리프레그를 적층하는 단계로, 상기 레지스트층 및 레지스트층 하부의 전도층이 제거된 베이스 기판상에 적층하여 형성할 수 있다. 구체적으로 상기 프리프레그는 에폭시 수지로써, B-Stage, 즉 완전히 경화되지 않아 무른 고체 상태에 있는 경화단계의 물질로, 상기 베이스 기판 상에 위치하여 절연층 역할을 수행할 수 있다.
상기 (S6) 단계는 홈을 형성하는 단계로, 구체적으로 도 7에 도시된 바와 같이, 상기 (S5) 단계에서 적층된 프리프레그 상에 레이저 드릴링을 이용하여 홈을 형성할 수 있다. 상기 레이저 드릴링을 사용함으로써 홈의 형상이나 깊이 제어가 용이할 뿐만 아니라, 내층 회로층에 대한 손상을 현저히 줄일 수 있다. 상기 레이저 드릴링은 CO 2 레이저, YAG (Yttrium Aluminium Garnet) 레이저 등을 이용할 수 있으나, 이에 제한되는 것은 아니다.
상기 (S7) 단계는 상기 프리프레그 상에 전도층을 형성하는 단계로, 도 8에 도시된 바와 같이, 상기 홈이 형성된 프리프레그 상부 표면 전체에 상술한 (S1) 단계와 동일하게, 전도성 잉크를 이용한 정전식 스프레이에 의해 이루어질 수 있다. 상기 전도성 잉크는 평균 입자크기 1 내지 100 ㎚, 좋게는 10 내지 100 ㎚인 금속 나노 입자를 포함할 수 있으며, 구체적으로 금, 은, 백금 및 구리 나노 입자로 이루어진 군에서 선택되는 하나 이상 일 수 있으며, 상기 전도성 잉크 기준 10 내지 60 중량%, 좋게는 15 내지 50 중량%를 포함할 수 있다. 상기 범위에서 균일한 두께의 전도층을 형성할 수 있어 높은 전기 전도도를 나타낼 수 있다.
상기 (S8) 단계는 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계로, 구체적으로 도 9에 도시된 바와 같이, 상기 프리프레그 표면에 형성된 홈 표면을 제외한 영역에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것일 수 있다. 상기 레지스트 잉크는 앞서 설명한 바와 같이, 열 경화형 잉크, 자외선 경화형 잉크 및 사진 현상형 잉크로 이루어진 군에서 선택되는 하나 이상 일 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 레지스트 잉크를 상기 프리프레그 표면에 형성된 홈 표면을 제외한 영역에 인쇄함으로써, 다음 단계에서 수행할 동도금 과정을 위한 마스킹 역할을 할 수 있을 뿐만 아니라, (S10) 단계에서 상기 레지스트 잉크를 제거하기에, 별도의 경화과정을 수행하지 않아도 되는 장점을 가진다.
상기 (S9) 단계는 도 10에 도시된 바와 같이, 동도금 단계로 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 것으로, 상기 (S3) 단계와 동일하게 무전해도금 또는 전해도금에 의해 수행될 수 있으나, 이에 제한되는 것은 아니다. 상기 과정에 의해 형성된 동도금층은 상기 (S8) 단계에서 형성된 레지스트층과 동일한 두께 범위인 평균 두께 2 내지 20 ㎛, 좋게는 3 내지 18 ㎛를 가지는 동도금층을 균일하게 형성할 수 있어, 상기 전도층과의 우수한 접착력을 나타낼 수 있다.
상기 (S10) 단계는 도 11에 도시된 바와 같이, 상기 레지스트층 및 레지시트층 하부의 전도층을 제거하는 단계로, 박리액을 사용하여 박리제거할 수 있으나, 이에 제한되는 것은 아니다. 상기 과정을 통해, 잔여물 없이 깨끗하고 효율적으로 제거가 가능하다.
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복함으로써, 적층 구조의 다층 인쇄회로기판을 제작할 수 있다. 구체적으로, 상기 적층 구조는 2 내지 50층, 좋게는 4 내지 40층으로 적층 할 수 있으며, 적층 후, 60 내지 150℃, 좋게는 80 내지 150℃에서 0.1 내지 0.8 MPa, 좋게는 0.2 내지 0.6 MPa 조건에서 열압착을 수행할 수 있다.
또한 상기 (S3) 및 (S9) 단계에서 형성된 동금층은 상기 (S7) 단계에서 형성된 전도층에 의해 서로 연결된 것일 수 있다. 즉, 상기 (S9) 단계에서 형성된 프리프레그 상의 동도금층과 (S3) 단계에서 형성된 베이스 기판 상의 동도금층은 상기 (S7) 단계에서 형성된 전도층을 사이에 두고 서로 연결되어 있어, 각 적층 구조를 서로 전기적으로 연결시킬 수 있다.
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 도 12에 도시된 바와 같이, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함할 수 있다. 구체적으로, 상기 솔더레지스트는 상술한 레지스트 잉크를 이용하여 인쇄하는 것일 수 있으며, 인쇄단계 후, 건조하는 단계를 더 포함할 수 있다. 상기 건조단계는 사용하는 잉크의 종류에 따라 달라질 수 있으며, 구체적으로, 열 경화형 잉크일 경우에는 80 내지 200℃에서 5분 내지 40분 동안 경화시킬 수 있으며, 자외선 경화형 잉크일 경우에는 20 내지 250 W/cm, 좋게는 30 내지 220 W/cm 세기의 자외선에 노출하는 방법으로 경화시킬 수 있다. 상술한 바와 같이 동도금층 상에 솔더레지스트층을 형성함으로써, 표면 회로간의 쇼트방지, 표면 회로간의 전기 절연성의 안정적인 유지 및 공기중 산화를 방지함으로써 회로 자체의 저항발생을 방지하고, 외부 충격 등 영향으로부터 보호할 수 있다.
본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법은 상기 베이스 기판 하부의 제2표면에 상기 (S1) 내지 (S4) 단계를 수행하는 것을 더 포함할 수 있다. 구체적으로, 상기 베이스 기판 하부의 제2표면에 전도층을 형성하는 단계, 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계, 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계, 및 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계를 수행함으로써, 다층 인쇄회로기판의 양면 모두를 전자부품 탑재 등 용도로 사용할 수 있다.
상기 전도층은 금, 은, 백금 및 구리 나노입자로 이루어진 군에서 선택되는 하나 이상의 금속 나노 입자를 포함하는 전도성 잉크를 이용한 정전식 스프레이에 의해 이루어질 수 있다. 구체적으로, 상기 전도성 잉크는 상기 금속 나노 입자 10 내지 60 중량%, 좋게는 15 내지 50 중량%를 포함할 수 있으며, 상기 금속 나노 입자는 평균 입자크기 1 내지 100 ㎚를 가질 수 있다. 상기 범위에서 상기 베이스 기판 하부의 제2표면 전체에 평균 두께 5 내지 500nm의 균일한 전도층을 형성할 수 있으며, 다음 단계에서 형성할 동도금층을 위한 “예비층” 역할을 할 수 있다. 여기서 “예비층”은 균일한 동도금층 형성을 위한 것으로, 상기 동도금층을 상기 베이스 기판 하부의 제2표면에 직접 형성하는 것보다, 상술한 바와 같이 형성한 “예비층”, 즉 전도층 상에 형성하는 경우, 훨씬 우수한 접착력 및 균일한 두께로 도금될 수 있어, 기존의 동도금층 형성과정에서 발생하는 두께 불균일 및 낮은 접착력 등 문제를 해결할 수 있다.
상기 레지스트층은 상기 전도층 위에 일정한 간격을 두고 패턴화되어 형성되는 층으로써, 구체적으로 열 경화형 잉크, 자외선 경화형 잉크 및 사진 현상형 잉크로 이루어진 군에서 선택되는 하나 이상의 레지스트 잉크를 인쇄하여 형성할 수 있다. 상기 레지스트층은 기존의 다층 인쇄회로기판 상의 레지스트층과는 달리, 별도의 경화과정이 필요하지 않으며, 다음 단계에서 수행할 동도금층 형성을 위한 절연 및 마스킹 역할을 한다. 상술한 방법을 통하여, 동도금층을 에칭하는 과정 없이도, 일정한 패턴으로 동도금이 가능하며, 나아가, 상기 에칭과정에 따른 기판의 손상 및 동도금층의 데미지를 현저히 줄일 수 있어, 성능을 향상시킬 수 있다.
상기 동도금층은 구리이온을 포함하는 도금액을 이용한 무전해도금 또는 황산구리를 포함하는 도금액을 이용한 전해도금에 의해 형성될 수 있다. 구체적으로 상기 도금액은 농도 0.5 내지 2 M, 좋게는 0.8 내지 1.8 M의 구리이온 포함할 수 있으며, 상기 동도금층의 평균 두께는 2 내지 20 ㎛, 좋게는 3 내지 18 ㎛를 가질 수 있다. 상기 범위에서 전 단계에서 형성한 전도층과의 우수한 접착력을 나타낼 수 있을 뿐만 아니라, 동도금층의 두께 편차를 줄일 수 있다.
상기 동도금층 형성 후, 상기 레지스트층 및 레지스트층 하부의 전도층을 박리액을 사용하여 박리제거 할 수 있다. 구체적으로, 상기 박리액은 수산화나트륨 또는 수산화칼륨을 사용할 수 있으나, 이에 제한되는 것은 아니다. 본 발명에 따른 상기 레지스트층은 앞서 서술한 바와 같이 경화과정을 거치지 않았으므로, 신속하고 정확하게 제거가 가능하다.
본 발명에 따른 다층 인쇄회로기판의 제조방법은 상기 (S4) 단계 후, 상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회이상 반복하는 단계를 더 포함하는 단계를 더 포함할 수 있다. 구체적인 방법은 앞서 서술한 상기 베이스 기판 상부의 제1표면에 수행하는 (S5) 내지 (S10) 단계와 동일할 수 있다.
상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함할 수 있다. 구체적인 방법은 앞서 서술한 상기 베이스 기판 상부의 제1표면에 수행되는 솔더레지스트 인쇄단계와 동일할 수 있다.
본 발명은 또한 도 13에 도시된 바와 같이, 베이스 기판 (110); 상기 베이스 기판 상부의 제1표면에 형성된 전도층 (120); 상기 전도층 상에 형성된 동도금층 (130); 상기 동도금층 상에 형성된 프리프레그 (140); 상기 프리프레그 상부 표면에 형성된 전도층 (150); 상기 전도층 상에 형성된 동도금층 (160); 및 적층된 구조의 최외층인 동도금층을 덮는 솔더레지스트층 (170);을 포함하는 다층 인쇄회로기판 (100)을 제공한다. 본 발명에 따른 다층 인쇄회로기판은 상기 전도층 및 동도금층 간의 접착력이 우수하여 층간의 계면저항이 현저히 감소되어 우수한 전기적 접속을 형성할 수 있다. 나아가, 반복사용에 따른 온도 상승 및 열팽창률 증가에 따른 파손율을 감소시킬 수 있어, 제품의 신뢰성이 향상되는 장점이 있다.
본 발명에 따른 다층 인쇄회로기판은 상기 베이스 기판 하부의 제2 표면에 상기 제1 표면과 동일하게, 베이스 기판 상에 형성된 전도층, 상기 전도층 상에 형성된 동도금층, 상기 동도금층 상에 형성된 프리프레그, 상기 프리프레그 상에 형성된 전도층, 상기 전도층 상에 형성된 동도금층 및 적층된 구조의 최외층인 동도금층을 덮는 솔더레지스트층을 더 포함함으로써, 양면 다층 인쇄회로기판으로 사용할 수 있다.
(부호의 설명)
100: 다층 인쇄회로기판; 110: 베이스 기판
120, 150: 전도층; 130, 160: 동도금층
140: 프리프레그; 170: 솔더레지스트층

Claims (12)

  1. (S1) 베이스 기판 상부의 제1표면에 전도층을 형성하는 단계;
    (S2) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계;
    (S3) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및
    (S4) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 포함하는 다층 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 (S1) 단계는 전도성 잉크를 이용한 정전식 스프레이 (Electrostatic spray)에 의해 이루어지는 것인 다층 인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 (S2) 단계는 상기 베이스 기판 제1표면에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것인 다층 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 (S4) 단계 후,
    (S5) 상기 레지스트층 및 레지스트층 하부의 전도층이 제거된 베이스 기판 상에 프리프레그 (Prepreg)를 적층하는 단계;
    (S6) 상기 프리프레그 상부 표면에 홈을 형성하는 단계;
    (S7) 상기 홈이 형성된 프리프레그 상부 표면에 전도층을 형성하는 단계;
    (S8) 상기 전도층 위에 패턴화된 레지스트층을 형성하는 단계;
    (S9) 상기 전도층 상에 레지스트층이 형성되지 않은 영역에 동도금층을 형성하는 단계; 및
    (S10) 상기 레지스트층 및 레지스트층 하부의 전도층을 제거하는 단계;를 더 포함하며,
    상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 포함하고,
    상기 (S3) 단계 및 (S9) 단계에서 형성된 동도금층은 (S7) 단계에서 형성된 전도층에 의해 서로 연결된 다층 인쇄회로기판의 제조방법.
  5. 제4항에 있어서,
    상기 (S8) 단계는 상기 프리프레그 표면에 형성된 홈 표면을 제외한 영역에 형성된 전도층 상에 레지스트 잉크를 인쇄하는 것인 다층 인쇄회로기판의 제조방법.
  6. 제4항에 있어서,
    상기 (S6) 단계는 레이저 드릴링에 의해 홈을 형성하는 것인 다층 인쇄회로기판의 제조방법.
  7. 제4항에 있어서,
    상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후 후, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함하는 다층 인쇄회로기판의 제조방법.
  8. 제1항에 있어서,
    상기 베이스 기판은 유리포 에폭시, 종이 페놀 및 종이 에폭시로 이루어진 군에서 선택되는 하나 이상을 포함하는 기판인 다층 인쇄회로기판의 제조방법.
  9. 제4항에 있어서,
    상기 베이스 기판 하부의 제2표면에 상기 (S1) 내지 (S4) 단계를 수행하는 것을 더 포함하는 다층 인쇄회로기판의 제조방법.
  10. 제9항에 있어서,
    상기 (S4) 단계 후,
    상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 1회 이상 반복하는 단계를 더 포함하는 다층 인쇄회로기판의 제조방법.
  11. 제10항에 있어서,
    상기 (S5) 내지 (S10) 단계를 단위공정으로 하여 반복하는 단계를 수행한 후, 상기 동도금층 상에 동도금층을 보호하는 솔더레지스트 (Solder Resist)를 인쇄하는 단계를 더 포함하는 다층 인쇄회로기판의 제조방법.
  12. 제1항 내지 제11항에서 선택되는 어느 한 항에 따라 제조된 다층 인쇄회로기판.
PCT/KR2020/011159 2019-10-21 2020-08-21 다층 인쇄회로기판의 제조방법 WO2021080148A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0130550 2019-10-21
KR1020190130550A KR102322533B1 (ko) 2019-10-21 2019-10-21 다층 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
WO2021080148A1 true WO2021080148A1 (ko) 2021-04-29

Family

ID=75619834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/011159 WO2021080148A1 (ko) 2019-10-21 2020-08-21 다층 인쇄회로기판의 제조방법

Country Status (2)

Country Link
KR (1) KR102322533B1 (ko)
WO (1) WO2021080148A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771293B1 (ko) * 2005-11-07 2007-10-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20110078835A (ko) * 2009-12-31 2011-07-07 주식회사 두산 인쇄회로기판 제조방법
KR20120079260A (ko) * 2011-01-04 2012-07-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20130057314A (ko) * 2011-11-23 2013-05-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2013525102A (ja) * 2010-04-28 2013-06-20 デ・ヘラー・デザイン・ベスローテン・フェンノートシャップ 表面を被覆する金属コートの形成方法および結合剤の使用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996718B1 (ko) * 2008-04-30 2010-11-25 스템코 주식회사 필름 캐리어 테이프의 제조 방법 및 그에 의해 제조된 필름캐리어 테이프
KR101141358B1 (ko) * 2010-07-29 2012-05-03 삼성전기주식회사 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법
KR101158226B1 (ko) 2010-12-21 2012-06-19 삼성전기주식회사 다층 인쇄 회로 기판 및 이의 제조방법
JP6071506B2 (ja) * 2012-12-10 2017-02-01 アピックヤマダ株式会社 薄膜形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771293B1 (ko) * 2005-11-07 2007-10-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20110078835A (ko) * 2009-12-31 2011-07-07 주식회사 두산 인쇄회로기판 제조방법
JP2013525102A (ja) * 2010-04-28 2013-06-20 デ・ヘラー・デザイン・ベスローテン・フェンノートシャップ 表面を被覆する金属コートの形成方法および結合剤の使用
KR20120079260A (ko) * 2011-01-04 2012-07-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20130057314A (ko) * 2011-11-23 2013-05-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
KR20210047021A (ko) 2021-04-29
KR102322533B1 (ko) 2021-11-05

Similar Documents

Publication Publication Date Title
WO2012091373A2 (en) Method for manufacturing printed circuit board
WO2012005524A9 (en) The printed circuit board and the method for manufacturing the same
WO2011099820A2 (en) Pcb with cavity and fabricating method thereof
KR20040104144A (ko) 솔더 레지스트 패턴 형성 방법
WO2016163695A1 (ko) 전도성 구리 잉크 및 광소결을 이용한 다층인쇄 회로기판의 제조방법 및 이로부터 제조된 다층인쇄 회로기판
WO2014073876A1 (ko) 금속 인쇄회로기판의 제조방법
WO2014069734A1 (en) Printed circuit board
KR100463442B1 (ko) 볼 그리드 어레이 기판 및 이의 제조방법
CN114222434A (zh) 一种阶梯线路的制作方法及线路板
JP4388611B2 (ja) 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板
WO2012053729A1 (en) Printed circuit board and method for manufacturing the sameprinted circuit board and method for manufacturing the same
WO2013089419A1 (en) Method and device of manufacturing printed circuit board
WO2010050773A2 (ko) 임베디드 커패시터 및 그 제조방법
WO2021080148A1 (ko) 다층 인쇄회로기판의 제조방법
WO2013032277A2 (en) Method of manufacturing substrate for chip packages and method of manufacturing chip package
WO2011010889A2 (en) Flexible printed circuit board and method for manufacturing the same
KR20010009975A (ko) 빌드업 다층 인쇄회로기판의 제조방법
WO2013089416A1 (en) Printed circuit board and method of manufacturing the same
WO2017213333A1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
WO2015056880A1 (ko) 회로기판의 제조방법
JP2011071181A (ja) プリント配線板
WO2013089418A1 (en) Printed circuit board and method of manufacturing the same
WO2011087168A1 (ko) 인쇄회로기판
KR20040061258A (ko) 빌드업 인쇄회로기판 및 이의 제조방법
WO2013122347A1 (ko) 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20879741

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20879741

Country of ref document: EP

Kind code of ref document: A1