WO2017213333A1

WO2017213333A1 - 일반 인쇄회로기판을 활용한 고전류 전송 방법

Info

Publication number: WO2017213333A1
Application number: PCT/KR2017/003005
Authority: WO
Inventors: 이창희; 김동현
Original assignee: 주식회사 엘지화학
Priority date: 2016-06-07
Filing date: 2017-03-21
Publication date: 2017-12-14
Also published as: TWI678954B; US10462911B2; KR102046006B1; US20180255648A1; TW201743672A; KR20170138220A; CN208001411U

Abstract

본 발명은 다층 인쇄회로기판에 형성된 비아 홀의 충전 구조 및 방법에 관한 것으로, 보다 구체적으로는 일반 다층 인쇄회로기판 제조 공정 시 형성된 비아 홀을 Cu, Au 도금으로 1차 충전하고, 나머지 빈 공간을 솔더크림으로 완전히 메움으로써 도체량을 증가시켜 좁은 공간에서도 고전류 전송이 가능하도록 하는 다층 인쇄회로기판에 형성된 비아 홀의 충전구조 및 방법에 관한 것이다.

Description

일반 인쇄회로기판을 활용한 고전류 전송 방법

인쇄회로기판(PCB : Printed Circuit Board) 은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하고, 이에 합당한 방법을 통하여 절연물 상에 전기도체를 재현하는 것이다. 이와 같은 인쇄회로기판에는 각종 전자부품이 탑재되고 이들이 회로적으로 연결되도록 배선을 형성하여 놓는다.

최근에는 전자기기의 발전과 함께 인쇄회로기판(PCB : Printed Circuit Board)의 고밀도화 또는 다층화가 진행되고 있다. 이와 같은 인쇄회로기판의 고밀도화/다층화 제조 방법에 있어서, 각 층에 형성되는 패턴들간의 전기적 접속 및 원활한 전류 흐름을 위한 구성이 필요하다.

다층 인쇄회로기판 제조 공정에 따르면, 우선 전체면에 동박층이 형성된 프린트기판을 준비한다.

다음, 배선이 패턴된 필름을 사용하여 동박층 표면에 감광성 수지막을 인쇄한다. 이 감광성 수지의 특성을 사용해 상기 동박층에 원하는 패턴으로 에칭하여 배선 패턴을 형성하는 회로형성 단계가 이루어진다. 회로 형성 후, 프레스기를 이용하여 상기 프린트기판에 열과 압력을 가하여 패턴층과 절연층을 적층해 나가는 단계가 진행된다. 최근에는 1층씩 적층해나가는 빌드업 공법에 의한 적층 방법을 사용하는 제조방식이 증가하고 있다.

적층 단계 후, 상기 패턴층 간의 전기적 접속을 위한 비아 홀 가공 단계가 이루어진다. 상기 비아 홀 가공이 완료되면 적층한 복수의 층간을 전기적으로 접속하기 위한 도금공정 단계가 필요하다.

상기 도금공정을 통하여 상기 가공된 비아 홀에 금속을 채워서 상기 패턴층 간의 전기적 접속을 달성하게 된다.

상기 도금공정 단계 후에는, 솔더 레지스트 인쇄 및 문자 인쇄가 진행된다. 상기 솔더 레지스트 인쇄는 동의 노출을 최소한으로 억제하기 위해 사용된다. 전자 부품과 접속하는 부분은 커버하지 않고 노출하지만, 배선 부분 등의 필요하지 않은 부분은 공기에 의해 동이 산화하는 것을 방지하거나 외적 충격에 의해 동의 벗겨짐, 또는 쇼트 방지를 위해 솔더 레지스트로 덮어씌우는 단계이다. 문자인쇄는 기판에 실장되거나, 실장될 부품의 이름이나 각 구성부의 이름을 인쇄하는 것이다.

이후, 최종적으로 탑재되는 제품, 장치의 형상에 맞추어 상기 인쇄회로기판의 외형을 가공하는 외형 가공 단계, 상기 인쇄회로기판의 외관 검사 및 전기적 검사 단계 및 배선 패턴이나 솔더 레지스트를 인쇄하기 위한 필름을 작성하는 필름 현상 단계 등을 포함하여 상기 다층 인쇄회로기판의 제조가 이루어진다.

상기 다층 인쇄회로기판의 제조에 있어서, 적층을 통하여 빌드업 된 각 층간의 회로 패턴을 전기적 연결은 도금을 통하여 비아 홀 내벽의 도전화를 행하는 방식이 주로 사용되고 있다. 따라서 다층 인쇄회로기판 제조공정 과정에서는 각 층 및 회로패턴이 서로 전기적으로 연결되도록 하기 위하여 많은 수의 비아 홀이 형성되게 한다. 이러한 비아 홀에 대한 도금 충전을 통하여 상부와 하부로 되는 다수의 층 사이의 회로패턴이 전기적으로 연결되는 것이다.

종래에 사용된 회로패턴을 전기적으로 연결하기 위한 비아 홀 충전방식으로는 제 1 종래기술로서, 상기 비아 홀을 공형으로 도전화시킨 후, 절연수지 또는 도전성 페이스트를 사용하여 상기 비아 홀의 내부를 충전시키는 방식이 존재한다. 또한, 제 2 종래기술로서, 비아 홀의 측벽으로 화학적 도금층 및 전기 도금층을 형성한 후, 상기 비아 홀 내에 감광성 잉크를 이용하여 충전하는 방식이 존재한다. 나아가, 제 3 종래 기술로는, 도체 패턴이 점차 미세화됨에 따라 현재에는 상기 비아 홀 내부를 전기 동 도금으로 채우는 비아 홀 충전방식이 가장 폭넓게 적용되고 있다.

그러나, 상기와 같은 종래기술을 사용하는 경우 비아 홀 내부에서 공극이 발생하고, 표면이 움푹 패는 현상이 발생할 뿐만 아니라 금속 및 절연 수지의 열팽창계수 차로 인하여 접속 신뢰성을 감소시키고, 전기 전도도가 낮아지는 문제점(종래기술 1)이 있으며, 회로 구성을 위한 후속공정의 에칭 작업 시 유제인 잉크로 인하여 에칭액에 의해 쉽게 에칭되지 않음으로써 쇼트(short) 불량이 발생하는 문제점(종래기술 2)을 가지고 있다. 또한, 전기 동도금 기술을 통해 비아 홀을 충전시키는 경우, 상기 비아 홀 내부에 충전이 제대로 이루어지지 않거나 충전이 이루어지더라도 상기 비아 홀 내부에 공극이 발생하는 문제점(종래기술 3)이 있으며, 기존의 일반 다층 인쇄회로기판에 고전류를 흘릴 경우 많은 인쇄회로기판의 공간이 필요하여 이 공간이 부족하게 되면 상기 인쇄회로기판에 발열이 발생해 주변 부품(shunt resister, FET 등)에 영향을 미쳐 부품의 정밀도를 떨어뜨리는 문제점이 있다.

따라서, 본 발명은 이와 같은 종래기술들의 문제점을 해결하기 위한 것으로서, 일반 다층 인쇄회로기판 제조 시 발생하는 비아 홀을 Cu와 Au 도금공정으로 1차 충전하고 나머지 빈 공간을 솔더크림으로 완전히 충전하는 방법으로, 상기 도금공정으로 인하여 솔더크림이 안정적으로 증착되어 공극이 발생하지 않고 완전히 메워짐으로써 도체량을 증가시켜 좁은 공간에서도 고전류의 전송이 가능하도록 하는 다층 인쇄회로기판에 형성된 비아 홀의 충전구조 및 방법을 제시하고자 한다.

다층 인쇄회로기판(MLB) 의 제조방법은, 적층판의 전체면에 동박을 도금하여 다수의 동박 적층판을 형성하는 동박 적층판 형성단계; 상기 동박 적층판 형성단계에서 형성된 동박 적층판에 감광성이 있는 드라이 필름 도포 후, 회로가 인쇄되어 있는 마스터 필름을 도포하여 빛 조사 및 현상을 거쳐 회로를 형성하기 위한 내층회로 인쇄단계; 내층회로 인쇄가 완료된 동박 적층판의 표면에 불필요한 동박을 제거하여 회로를 형성하는 에칭단계; 회로 부분의 상기 드라이 필름을 제거하여 회로 형성을 완료하는 레지스트 박리단계; 회로 형성이 완료된 각 동박 적층판을 적층하여 접착하는 적층공정 단계; 상기 적층공정 단계에서 적층된 적층판들의 서로 다른 층에 위치한 회로들을 연결하는 위치에 비아 홀을 형성하는 비아 홀 가공단계; 상기 비아 홀 가공단계에서 비아 홀 가공 후, 형성된 홀 속을 전기적으로 접속이 가능하도록 도금하는 비아 홀 도금단계; 최상층 적층기판에 부품을 실장하는 표면실장 실행 시 솔더링 땜납의 브리지 발생을 방지하고 노출된 회로의 산화를 방지하기 위하여 솔더마스크 절연잉크를 도포하는 솔더마스크 인쇄공정 단계; 적층기판 위에 부품을 실장하기 위한 표면실장 실행 시, 상기 도금으로 충전된 비아 홀의 빈 공간에 솔더크림을 충전하는 솔더크림 충전단계;

상기 솔더크림 충전단계에서 솔더크림으로 충전된 홀의 솔더크림의 리플로우를 진행하여 완전히 메우는 단계; 를 포함하여 구성된다.

상기 비아 홀 도금 단계는, Cu로 1차 도금 후, Au로 2차 도금이 이루어지는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.

각 층에 회로 패턴이 인쇄된 다층 인쇄회로기판에 있어서,

각 층의 회로들을 연결하기 위한 비아 홀;을 포함하여 구성되며, 상기 비아 홀은, 그 측벽에 형성된 도금층; 및 도금층이 형성된 비아 홀의 빈 공간에 충전된 솔더크림을 포함하여 구성된다.

비아 홀의 측벽 도금층은, Cu로 도금된 Cu 도금층 및 상기 Cu 도금층의 상부에 형성된 Au 도금층을 포함하여 구성되는 것을 특징으로 한다.

상기 솔더 크림은 리플로우된 것을 특징으로 한다.

본 발명은 특별한 다층 인쇄회로기판의 제조 기술을 사용하지 않고 일반 다층 인쇄회로기판의 제조기술과 표면실장(SMT) 공정을 이용하여, 일반 다층 인쇄회로기판 제조 시 형성되는 비아 홀을 Cu와 Au 도금공정 및 솔더크림으로 완전히 충전하는 방법으로, 도금공정으로 인하여 비아 홀 내벽이 금속으로 충전되고, 추가적으로 솔더크림이 충전되므로 솔더크림이 홀에 안정적으로 증착되어 상기 홀이 완전히 메워짐으로써, 도체량을 증가시켜 좁은 공간에서도 고전류의 전송이 가능하다. 따라서 특별한 제조 비용이 필요하지 않아 저렴하며, 상기 다층 인쇄회로기판의 공간을 효율적으로 활용할 수 있다.

즉, 금속도금공정 이후에 솔더크림을 충전함으로써, 금속 도금만으로 완전히 채워지지 않던 비아 홀을 솔더크림으로 완전히 충전할 수 있으며, 나아가 비아 홀의 내벽에 도금된 금속 도금층은 솔더크림이 안정적으로 증착되어 쉽게 이탈하지 않도록 잡아주므로 비아 홀의 충전 상태를 안정적으로 유지할 수 있는 효과도 가지게 된다.

도 1은 종래의 다층 인쇄회로기판 제조공정을 도시한 도면

도 2는 본 발명에 따른 비아 홀의 충전과정을 도시한 도면

도 3은 본 발명에 따른 비아 홀의 충전구조를 도시한 도면

도 4는 종래의 다층 인쇄회로기판 설계의 실물 사진 및 고전류 전송 실험결과

도 5는 본 발명에 따른 다층 인쇄회로기판 설계의 실물 사진 및 고전류 전송 실험결과

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 상태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “~ (하는) 단계” 또는 “~ 의 단계”는 “~ 를 위한 단계”를 의미하지 않는다.

본 발명은 다층 인쇄회로기판 제조공정 시 형성되는 비아 홀의 충전구조 및 방법으로서, 상기 비아 홀의 내부를 도금공정을 사용하여 1차 충전하는 단계; 및 솔더크림으로 상기 홀을 2차 충전하여 완전히 메우는 단계를 포함하여 구성된다.

또한, 본 발명에서 설명하는 다층 인쇄회로기판은 기판이 4층 이상 적층된 것이다.

본 발명은 다층 인쇄회로기판 제조 시 형성되는 비아 홀을 도금공정 및 솔더크림을 이용하여 완전히 충전함으로서 도체량을 증가시켜, 좁은 공간에서도 고전류 전송이 가능하도록 하는 다층 인쇄회로기판에 형성된 비아 홀의 충전구조 및 방법을 제안한다.

이하, 본 발명을 설명하기 위해, 이러한 공정들 중 본 발명의 배경이 되는 기판 제조 방법들을 설명한다.

도 1은 종래에 사용되는 다층 인쇄회로기판(MLB : Multi Layer Board) 제조공정을 개략적으로 도시한 도면이다.

(A)는 동박적층판 준비 단계로, 적층판의 전체면에 동박을 도금하여 형성된 동박적층판을 준비하는 단계이다.

(B)는 내층회로 인쇄 단계로, 상기 내층회로 인쇄 단계는 사진 인쇄법과 스크린 인쇄법이 있다. 다층 인쇄회로기판은 사진 인쇄법이 적용된다. 이 단계에서는 회로를 사진촬영 방법에 의해 형성하는 방법을 적용하여 감광성이 있는 드라이 필름을 열과 압력으로 내층용 동박적층판 원재료의 표면에 밀착 도포한 후 회로가 인쇄되어 있는 마스터 필름을 도포하여 빛을 조사한 후 현상을 거쳐 회로를 형성한다.

(C) 및 (D)는 내층 에칭 및 레지스트 박리 단계로, 사진 인쇄법에 의해 회로인쇄가 완료된 내층용 원판의 표면을 회로부분만 남기고 불필요한 동박을 부식성이 강한 약품으로 제거하여 회로를 형성하고, 회로부분만을 도포하여 부식을 방지하고 있던 상기 드라이 필름을 박리하여 회로형성을 완료하는 공정이다.

상기 (B), (C) 및 (D) 단계에 기재된 드라이 필름은 에칭 레지스트와 같은 용어이다.

(E)는 레이업 단계로. 상기 회로가 만들어진 내층용 원판과 프레프레그, 동박을 설계사양에 의거하여 겹쳐 쌓는 단계이다.

(F)는 적층단계로, 상기 레이업 단계가 끝난 상태에서 프레스기에 넣어 가압, 가열에 의해 프레프레그를 용융/경화 시켜서 동박과 내층용 원판을 접착하여 다층 인쇄회로기판을 형성하는 단계이다.

(G)는 비아 홀 가공 및 도금단계로, 상기 비아 홀 가공은 회로와 회로 사이의 전기적 접속이 가능하도록 인쇄회로기판 내에 구멍을 뚫는 단계이다.

상기 비아 홀 가공후의 형성된 홀 속의 벽면은 전도성이 없는 상태이므로 전기적으로 접속이 가능하도록 전도성이 있는 물질, 즉 Cu(동)로 도금한다. 상기 비아 홀 도금단계는, 상기 형성된 비아 홀 내벽은 전기적 성질을 갖고 있지 못하기 때문에 1차적으로 화학약품에 의해 전기를 필요로 하지 않는 무전해 동도금을 한 후 그 위에 2차적으로 전기방식의 동도금을 할 수 있다. 인쇄회로기판의 통상 도금 두께는 20~30㎛ 수준이며 점차 미세 패턴화(fine pattern)하는 경우 10~15㎛ 정도로 낮아질 수 있다.

이후, 부품 실장 시 솔더링 땜납의 브리지 발생을 방지하고 노출된 회로의 산화를 방지하기 위하여 솔더 마스크 절연잉크를 도포하는 솔더 마스크 인쇄공정 단계를 포함하여 이루어진다

상기 마스크 인쇄공정 단계 후, 전자기판 위에 부품을 실장하기 위한 표면실장(SMT) 공정단계를 더 포함하여 이루어진다.

본 발명은 상술한 공정 중 홀 도금단계 및 표면실장(SMT) 공정 단계에 적용되는 것으로서, 다층 인쇄회로기판의 제조공정 중 형성된 홀을 동도금 공정으로 1차 충전 후, 표면실장(SMT) 공정 단계에서 상기 홀의 나머지 빈 공간에 솔더크림을 충전한 후, 리플로우(reflow)를 진행하여 완전히 메움으로써 좁은 공간에서도 고전류 전송이 가능한 다층 인쇄회로기판에 형성된 홀의 충전구조 및 방법을 제공한다.

도 2는 본 발명에 따른 홀 충전 과정을 도시한 도면이다.

상기 도 1에서 상술한 바와 같이 적층단계(E)를 거친 4층 이상 적층된 다층 인쇄회로기판(S10)을 이용하여 본 발명을 적용할 수 있다.

(S20) 단계는 회로패턴이 전기적으로 연결되기 위한 홀을 형성하는 단계이다.

양면 또는 적층된 기판에 각 층간의 필요한 회로 도전을 위해 또는 부품 탑재를 위해 설계 지정직경으로 홀을 형성하는 단계이다.

(S30) 단계에서는 상기 형성된 비아 홀(10)을 도금공정으로 1차 충전한다. 상기 도금공정은 Cu 및 Au 도금으로 이루어질 수 있다. 상기 도금공정은 Cu 및 Au 도금이 이루어지기 전, 상기 비아 홀(10) 내벽에 무전해 도금이 먼저 실시될 수 있다. 상기 형성된 비아 홀(10) 속의 도체층(40)은 절연층(30)으로 분리되어 있으므로, 상기 무전해 도금은 홀 벽 내의 표면에 도전성을 주기 위하여 실시하는 과정일 수 있다.

후에, 비아 홀(10)의 내벽에 Cu를 도금하여 Cu 도금층(50)을 형성한다. 그 위에 Au 를 도금하여 Au 도금층(60)을 형성한다.

상기 Cu 도금층(50) 및 Au 도금층(60)을 형성한 후, 표면실장(SMT) 공정 단계에서 나머지 빈 공간에 솔더크림(70)을 충전한다. 상기 솔더크림(70)을 상기 비아 홀(10)의 빈 공간에 1회 이상 충전 후, 리플로우(reflow)를 진행하여 상기 비아 홀(10)을 빈 공간 없이 완전히 메울 수 있다.

상기 리플로우(reflow)는 인쇄회로기판에 부품을 실장하여 상기 인쇄회로기판과 부품의 전기적 접속을 행하기 위해 고온의 열원을 가하여 솔더 크림을 용융하여 상기 인쇄회로기판에 부품을 안정되게 접합하는 기술 공정이다. 따라서, 상기 비아 홀(10)의 빈 공간에 솔더크림(70)을 충전한 후 리플로우(reflow) 공정을 진행하여 고온의 열원으로 인해 빈 공간 없이 완전히 메워질 수 있다.

상기 솔더크림(70)은 리플로우된 것이다.

도 3은 본 발명에 따른 비아 홀의 충전구조를 도시한 도면이다.

다층이 적층된 기판에 형성된 비아 홀(10)을 충전하기 위한 도금공정 전에, 상기 비아 홀(10) 벽 내의 표면에 무전해 도금층(20)을 형성할 수 있다. 형성된 상기 비아 홀 속의 도체층(40)은 절연층(30)으로 분리되어 있으므로, 상기 무전해 도금은 비아 홀(10) 벽 내의 표면에 도전성을 주기 위하여 실시하는 과정일 수 있다. 따라서, 상기 비아 홀(10) 벽 내의 표면에는 무전해 도금층(20)이 형성될 수 있다.

본 발명에 따른 비아 홀 충전구조에 따르면, 상기 비아 홀의 측벽에는 Cu 도금층(50)이 형성된다. 그 위에는 Au 도금층(60)이 형성된다.

상기 Cu 도금층(50) 및 Au 도금층(60)은 상기 비아 홀의 외부에도 형성될 수 있다.

상기 Cu 도금층(50) 및 Au 도금층(60)이 형성된 후, 상기 비아 홀(10) 내의 빈 공간에 솔더크림(70)으로 충전한다. 충전한 후, 표면실장 공정의 리플로우를 진행하여 상기 솔더크림(70)이 빈 공간 없이 비아 홀(10)을 메울 수 있다.

도 4는 종래의 기술을 적용하여 설계된 인쇄회로기판의 실물사진 및 고전류 전송 시의 측정된 발열 온도 그래프이다.

도 4 에서 확인할 수 있는 바와 같이, 종래의 기술을 적용하여 설계된 인쇄회로기판은 90mm의 폭을 차지하며, Shunt Resister는 26.5mm의 공간으로 설계되었다.

도 5는 상기 종래의 인쇄회로기판에 100A의 고전류를 전송하였을 시 측정시간 동안의 발열 온도를 측정한 실험그래프이다.

상기 그래프의 각각 PS- joint 및 PS+ joint는 설계 시 사용된 파워케이블, Ambient Temo는 상기 인쇄회로기판의 주변 온도, 0.1m_SR_59x104mm는 설계에 사용된 부품을 지칭하며, 상기 부품의 발열 온도는 인쇄회로기판 설계에 있어 가장 중요한 부분이다.

상기 그래프의 PS- joint, PS+ joint, 0.1m_SR_59x104mm 는 점차 증가하여 곡선형태를 나타내며, Ambient Temo는 측정이 시작된 시점부터 일정한 직선 형태를 나타냄을 확인할 수 있다.

상기 측정된 각 최대 발열 온도 값은 상기 PS- joint는 약 46℃, PS+ joint는 약 45℃, 1mm_SR_59x104mm는 47.74℃, Ambient Temo는 약 25℃로 측정되었다.

도 5는 본 발명에 따른 인쇄회로기판 설계 사진 및 고전류 전송 시 측정된 발열 온도 그래프이다.

도 6에서 확인할 수 있는 바와 같이, 본 발명에 따른 인쇄회로기판 설계 시 36mm의 폭으로 설계되었다.

도 7는 상기 본 발명에 따른 인쇄회로기판에 100A의 고전류를 전송하였을 시, 측정시간 동안 상기 인쇄회로기판의 발열 온도를 측정한 실험그래프이다

도 7 그래프의 P+, P-는 상기 도 5 그래프의 PS- joint, PS+ joint와 같은 파워케이블을 지칭하며, SR은 0.1m_SR_59x104mm와 동일한 부품이다.

상기 도5b 의 그래프는, 측정 시간 초반에는 유일하게 P-이 약 29℃의 온도로 측정되었으며, 어느 한 시점부터 P+, P- 및 SR이 유사한 형태의 증가를 보이며 곡선 형태를 이루는 것을 알 수 있다.

도 4 및 5 에서 확인할 수 있는 바와 같이, 종래의 인쇄회로기판 설계와 본 발명에 따른 인쇄회로기판 설계 시 상기 인쇄회로기판이 차지하는 공간이 90mm에서 36mm 로 감소하여 고밀도의 설계가 이루어졌으며, 100A의 고전류 전송 시 측정된 발열 온도는, 상기 도 5와 같이 최대 47.74℃, 상기 도 7는 최대 58.29℃ 로 측정됨에 따라 설계 폭은 크게 감소하였지만, 고전류 전송 시 발생하는 발열량은 크게 증가하지 않음으로써 발열로 인한 주변 부품에 영향을 미치지 않아 정밀도는 기존과 같이 유지할 수 있다.

따라서, 좁은 공간에서도 고전류 전송이 가능하도록 설계되었음을 확인할 수 있다.

Claims

다층 인쇄회로기판(MLB) 의 제조방법에 있어서,

적층판의 전체면에 동박을 도금하여 다수의 동박 적층판을 형성하는 동박 적층판 형성단계;

상기 동박 적층판 형성단계에서 형성된 동박 적층판에 감광성이 있는 드라이 필름 도포 후, 회로가 인쇄되어 있는 마스터 필름을 도포하여 빛 조사 및 현상을 거쳐 회로를 형성하기 위한 내층회로 인쇄단계;

내층회로 인쇄가 완료된 동박 적층판의 표면에 불필요한 동박을 제거하여 회로를 형성하는 에칭단계;

회로 부분의 상기 드라이 필름을 제거하여 회로 형성을 완료하는 레지스트 박리단계;

회로 형성이 완료된 각 동박 적층판을 적층하여 접착하는 적층공정 단계;

상기 적층공정 단계에서 적층된 적층판들의 서로 다른 층에 위치한 회로들을 연결하는 위치에 비아 홀을 형성하는 비아 홀 가공단계;

상기 비아 홀 가공단계에서 비아 홀 가공 후, 형성된 홀 속을 전기적으로 접속이 가능하도록 도금하는 비아 홀 도금단계;

최상층 적층기판에 부품을 실장하는 표면실장 실행 시 솔더링 땜납의 브리지 발생을 방지하고 노출된 회로의 산화를 방지하기 위하여 솔더마스크 절연잉크를 도포하는 솔더마스크 인쇄공정 단계;

적층기판 위에 부품을 실장하기 위한 표면실장 실행 시, 상기 도금으로 충전된 비아 홀의 빈 공간에 솔더크림을 충전하는 솔더크림 충전단계;

상기 솔더크림 충전단계에서 솔더크림으로 충전된 홀의 솔더크림의 리플로우를 진행하여 완전히 메우는 단계;

를 포함하여 구성되는 다층 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 비아 홀 도금 단계는, Cu로 1차 도금 후, Au로 2차 도금이 이루어지는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
각 층에 회로 패턴이 인쇄된 다층 인쇄회로기판에 있어서,

각 층의 회로들을 연결하기 위한 비아 홀;을 포함하여 구성되며,

상기 비아 홀은,

그 측벽에 형성된 도금층; 및

도금층이 형성된 비아 홀의 빈 공간에 충전된 솔더크림을 포함하여 구성되는 다층 인쇄회로기판.
청구항 3에 있어서,

비아 홀의 측벽 도금층은, Cu로 도금된 Cu 도금층 및 상기 Cu 도금층의 상부에 형성된 Au 도금층을 포함하여 구성되는 것을 특징으로 하는 다층 인쇄회로기판.
청구항 3에 있어서,

상기 솔더 크림은 리플로우된 것을 특징으로 하는 다층 인쇄회로기판.