KR100832641B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100832641B1
KR100832641B1 KR1020070000643A KR20070000643A KR100832641B1 KR 100832641 B1 KR100832641 B1 KR 100832641B1 KR 1020070000643 A KR1020070000643 A KR 1020070000643A KR 20070000643 A KR20070000643 A KR 20070000643A KR 100832641 B1 KR100832641 B1 KR 100832641B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
via hole
copper foil
circuit board
dry film
Prior art date
Application number
KR1020070000643A
Other languages
English (en)
Inventor
박현진
고영관
신희범
박지연
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070000643A priority Critical patent/KR100832641B1/ko
Application granted granted Critical
Publication of KR100832641B1 publication Critical patent/KR100832641B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 절연자재와 회로패턴 간의 밀착 강도를 향상시켜 신뢰성을 향상시킬 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
그라파이트, 전도성 카본 물질, 인쇄회로기판

Description

인쇄회로기판의 제조방법{Fabricating Method of Printed Circuit Board}
도 1a 내지 도 1h는 종래기술에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.
도 2a 내지 도 2i는 본 발명의 실시 예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
2, , 12, 102, 112 : 절연층 4, 104 : 동박
6a, 6b, 106a, 106b : 비아홀 8a, 116a : 무전해 동도금층
8b, 116b : 전해 동도금층 14, 118 : 드라이 필름
10, 110 : 내층 회로패턴 8, 116 : 외층 회로패턴
108 : 전도성 카본 물질 114 : 전도성 페이스트
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 특히 절연자재와 회로패턴 간의 밀착 강도를 향상시켜 신뢰성을 향상시킬 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
전자 산업의 발달에 따라 전자 제품의 경박단소화 및 다 기능화에 맞추어 전자 부품의 고기능화 및 소형화 요구가 급증하고 있다. 이러한, 추세에 대응하고자 PCB(Printed Circuit Board)의 사양도 소형화되고 있고, 그에 따른 제조공정의 발달도 가속화되고 있다. 또한, 이러한 PCB의 소형화 추세에 따라 회로패턴 또한 파인 피치(Fine Pitch)화 되고 있다.
이러한, 파인 피치의 회로패턴을 제조하는 방법으로 개발된 공정 중에서 일반적으로 사용되는 공법은 세미어디티브(Semi-Additive) 공법이다.
도 1a 내지 도 1h는 종래의 세미어디티브 공법을 이용한 인쇄회로기판의 제조공정을 나타내는 단면도이다.
먼저, 도 1a에 도시된 바와 같이 절연층(2)의 양면에 동박(4)이 개재된 동박적층판(Copper Clad Laminate; 이하 "CCL"이라 함)을 준비한 후 CNC(Computer Numerical Control) 드릴로 가공하여 CCL에 비아홀(6a)을 형성한다.
이때, 비아홀(6a)은 절연층(2)을 관통하는 관통홀로 형성한다.
비아홀(6a)을 형성한 후에는 도 1b에 도시된 바와 같이 무전해 동도금 공정을 통해 비아홀(6a) 내벽 및 동박(4) 위에 시드층(8a)을 형성한다.
이때, 시드층(8a)은 무전해 동도금 공정에 의한 무전해 동도금층으로 형성된다.
시드층(8a)을 형성한 후에는 시드층(8a) 위에 드라이 필름(도시하지 않음)을 도포한 후, 노광 및 현상 공정을 통해 회로패턴이 형성될 부분의 드라이 필름을 제거한다.
이후, 전해 동도금 공정을 통해 드라이 필름이 제거되어 노출된 시드층 위에 전해 동도금층을 형성한다.
전해 동도금층을 형성한 후에는 박리액을 이용하여 드라이 필름을 제거하고, 플래쉬 에칭 공정을 통해 드라이 필름이 제거되어 노출된 부분의 시드층을 제거하여 도 1c에 도시된 바와 같이 내층 회로패턴(10)을 형성한다.
내층 회로패턴(10)을 형성한 후에는 내층 회로패턴(10) 위에 절연층(12)을 적층시킨다.
이때, 절연재로는 ABF(Ajinomoto Build-up Film)가 사용된다.
이후, 레이저 드릴을 이용하여 도 1d에 도시된 바와 같이 절연층(12)의 하부에 형성된 내층 회로패턴(10)이 노출되도록 비아홀(6b)을 형성한다.
이때, 비아홀(6b)은 블라인드 비아홀로 형성된다.
비아홀(6b)을 형성한 후에는 도 1e에 도시된 바와 같이 무전해 동도금 공정을 통해 비아홀(6b) 내벽 및 절연층(12) 위에 시드층(8a)을 형성한다.
시드층(8a)을 형성한 후에는 도 1f에 도시된 바와 같이 시드층(8a) 위에 드라이 필름(14)을 도포한 후, 노광 및 현상 공정을 통해 회로패턴이 형성될 부분의 드라이 필름을 제거한다.
이후, 도 1g에 도시된 바와 같이 전해 동도금 공정을 통해 드라이 필름이 제 거되어 노출된 시드층 위에 전해 동도금층(8b)을 형성한다.
전해 동도금층(8b)을 형성한 후에는 박리액을 이용하여 드라이 필름을 제거하고, 플래쉬 에칭 공정을 통해 드라이 필름이 제거되어 노출된 부분의 시드층을 제거하여 도 1h에 도시된 바와 같이 외층 회로패턴(16)을 형성한다.
그러나, 이와 같은 종래의 세미어디티브 공법을 이용한 인쇄회로기판의 제조방법은 비아홀(6a, 6b) 내벽에 시드층(8a)을 형성할 때 수지와 유리섬유가 존재하는 비아홀(6a, 6b) 내벽에 시드층(8a)이 균일하게 형성되지 않는 문제가 있다.
다시 말해, 종래의 세미어디티브 공법을 이용한 인쇄회로기판의 제조방법은 무전해 동도금 공정에 의해 형성되는 시드층(8a)은 수지보다 유리 섬유와의 결합력이 약하기 때문에 유리 섬유 부분에 시드층(8a)이 균일하게 형성되지 않게 된다.
이로 인해, 비아홀(6a, 6b) 내벽에서 시드층(8a)이 단락되는 비아 오픈(via open)이나 보이드(void) 등의 불량이 발생 되는 문제가 있다.
따라서, 본 발명은 절연자재와 회로패턴 간의 밀착 강도를 향상시켜 신뢰성을 향상시킬 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 (a) 절연층의 양면에 동박이 개재된 동박적층판에 비아홀을 형성하는 단계; (b) 비아홀 내벽에 전도성 카본 물질을 밀착시켜 시드층을 형성하는 단계; (c) 상기 동박 위에 드라이 필름을 도포하여 노광 및 현상 공정을 통해 회로패턴으로 형성될 부분의 동박을 노출시키는 단계; (d) 상기 노출된 동박 위에 전해 동도금층을 형성하는 단계; 및 (e) 상기 드라이 필름을 제거한 후 상기 드라이 필름이 제거된 부분의 동박을 제거하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 2a 내지 도 2i는 본 발명의 실시 예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.
먼저, 도 2a에 도시된 바와 같이 절연층(102)의 양면에 동박(104)이 개재된 동박적층판(Copper Clad Laminate; 이하 "CCL"이라 함)을 준비한다.
이후, 절연층(102)의 양면을 전기적으로 도통시키기 위해 CNC(Computer Numerical Control) 드릴을 이용하여 제 1 비아홀(106a)을 형성한다.
이때, 제 1 비아홀(106a)은 절연층(102)을 관통하는 관통홀로 형성된다.
제 1 비아홀(106a)을 형성한 후에는 제 1 비아홀(106a) 형성 시 드릴링 가공으로 인해 발생 되는 동박의 버(burr)를 제거하기 위한 디버링(Deburring) 공정을 수행하여 제 1 비아홀(106a) 형성 시 발생 되는 각종 오염과 이물질을 제거한다.
이후, 도 2b에 도시된 바와 같이 제 1 비아홀(106a) 내벽에 전도성 카본 물질(108)을 밀착시켜 시드층을 형성한다.
삭제
이때, 전도성 카본 물질(108)은 제 1 비아홀(106a) 내벽에 형성되어 이후 공정에 의해 형성되는 회로패턴과 제 1 비아홀(106a) 내벽 간의 밀착 강도를 향상시키게 된다.
이러한, 전도성 카본 물질(108)은 그라파이트(graphite), 카본 블랙(carbon black), 전도성 폴리머(conductive polymer) 및 팔라듐 콜리드(Pd colloid) 중 어느 하나가 사용된다.
제 1 비아홀(106a) 내벽에 시드층을 형성한 후에는 동박(104) 위에 드라이 필름(도시하지 않음)을 도포한 후, 노광 및 현상 공정을 통해 회로패턴이 형성될 부분의 드라이 필름을 제거한다.
이후, 전해 동도금 공정을 통해 드라이 필름이 제거되어 노출된 동박(104) 위에 전해 동도금층을 형성한다.
전해 동도금층을 형성한 후에는 박리액을 이용하여 드라이 필름을 제거하고, 플래쉬 에칭 공정을 통해 드라이 필름이 제거되어 노출된 부분의 동박(104)을 제거하여 도 2c에 도시된 바와 같이 내층 회로패턴(110)을 형성한다.
이후, 시드층이 형성된 제 1 비아홀(106a) 내부에 전도성 페이스트(114)를 충진한다.
이때, 전도성 페이스트(114) 대신 제 1 비아홀(106a) 내부에 절연물질을 충 질할 수도 있다.
전도성 페이스트(114)를 충진한 후에는 내층 회로패턴(110) 위에 절연층(112)을 올린 후 프레스로 가열, 가압하여 내층 회로패턴(110) 위에 절연층(112)을 적층시킨다.
이때, 절연층(112)은 ABF(Ajinomoto Build-up Film), 프리프레그, 폴리이미드, FR-4 중 어느 하나가 사용된다.
이후, 도 2d에 도시된 바와 같이 무전해 동도금 공정을 통해 절연층(112) 위에 무전해 동도금층(112)을 형성한다.
이때, 무전해 동도금층(112) 대신 절연층(112) 위에 동박을 올린 후 프레스로 가열, 가압하여 절연층(112) 위에 동박을 적층시킬 수도 있다.
이후, CO2 레이저 또는 YAG 레이저를 이용하여 도 2e에 도시된 바와 같이 내층 회로패턴(110)이 노출되도록 제 2 비아홀(106b)을 형성한다. 이때, 제 2 비아홀(106b)은 블라인드 비아홀 형태로 형성된다.
제 2 비아홀(106b)을 형성한 후에는 도 2f에 도시된 바와 같이 제 2 비아홀(106b) 내벽에 전도성 카본 물질(108)을 밀착시켜 시드층을 형성한다.
이때, 전도성 카본 물질(108)은 무전해 동도금층을 형성하기 위한 무전해 동도금 공정과 동일한 공정에 의해 제 1 비아홀(106a) 내벽에 증착된다.
또한, 전도성 카본 물질(108)은 제 2 비아홀(106b) 내벽에 형성되어 이후 공정에 의해 형성되는 회로패턴과 제 2 비아홀(106b) 내벽 간의 밀착 강도를 향상시 키게 된다.
이러한, 전도성 카본 물질(108)은 그라파이트(graphite), 카본 블랙(carbon black), 전도성 폴리머(conductive polymer) 및 팔라듐 콜리드(Pd colloid) 중 어느 하나가 사용된다.
제 2 비아홀(106b) 내벽에 시드층을 형성한 후에는 도 2g에 도시된 바와 같이 무전해 동도금층(116a) 위에 드라이 필름(118)을 도포한 후, 노광 및 현상 공정을 통해 회로패턴이 형성될 부분의 드라이 필름을 제거한다.
이후, 도 2h에 도시된 바와 같이 전해 동도금 공정을 통해 드라이 필름이 제거되어 노출된 무전해 동도금층(116a) 위에 전해 동도금층(116b)을 형성한다.
이때, 전해 동도금층(116b)은 회로패턴으로 형성될 부분의 무전해 동도금층(116a), 시드층 및 내층 회로패턴(110) 위에 형성된다.
이에 따라, 내층 회로패턴(110)과 외층 회로패턴이 제 2 비아홀(106b)을 통해 전기적으로 연결되게 된다.
전해 동도금층(116b)을 형성한 후에는 박리액을 이용하여 드라이 필름(118)을 제거하고, 플래쉬 에칭 공정을 통해 드라이 필름이 제거되어 노출된 부분의 무전해 동도금층(116a)을 제거하여 도 2i에 도시된 바와 같이 외층 회로패턴(116)을 형성한다.
이상 설명한 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서는 내층 회로패턴 및 외층 회로패턴을 갖는 다층 구조로 형성하였으나, 내층 회로패턴만이 형성된 단층 구조로 형성할 수 있을 뿐만 아니라 인쇄회로기판의 사용 용도에 따라 외층 회로패턴(116) 위에 다수의 절연층 및 회로패턴을 더 형성할 수도 있다.
또한, 내층 회로패턴 및 외층 회로패턴은 절연층의 한 면 즉, 상부 또는 하부 중 어느 한 면에만 형성될 수도 있다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 비아홀 내벽에 전도성 카본 물질을 증착하여 전도성 카본 물질과 절연층 간의 밀착 강도를 향상시킴으로써 이후 형성되는 회로패턴과 절연층 간의 밀착 강도 또한 향상되어 비아 오픈이나 보이드 등의 불량을 방지할 수 있게 된다.
이에 따라, 본 발명의 인쇄회로기판의 제조방법은 신뢰성이 높은 인쇄회로기판을 제공할 수 있게 된다.
상술한 바와 같이, 본 발명은 비아홀 내벽에 전도성 카본 물질을 증착하여 전도성 카본 물질과 절연층 간의 밀착 강도를 향상시킬 수 있다.
이에 따라, 본 발명은 전도성 카본 물질 위에 형성되는 회로패턴과 절연층 간의 밀착 강도를 향상시켜 비아 오픈이나 보이드 등의 불량을 방지함으로써 신뢰성이 높은 인쇄회로기판을 제공할 수 있다.

Claims (6)

  1. (a) 절연층의 양면에 동박이 개재된 동박적층판에 비아홀을 형성하는 단계;
    (b) 비아홀 내벽에 전도성 카본 물질을 밀착시켜 시드층을 형성하는 단계;
    (c) 상기 동박 위에 드라이 필름을 도포하여 노광 및 현상 공정을 통해 회로패턴으로 형성될 부분의 동박을 노출시키는 단계;
    (d) 상기 노출된 동박 위에 전해 동도금층을 형성하는 단계; 및
    (e) 상기 드라이 필름을 제거한 후 상기 드라이 필름이 제거된 부분의 동박을 제거하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 (e) 단계 이후, 상기 비아홀 내부에 전도성 페이스트를 충진하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 (e) 단계 이후, 상기 비아홀 내부에 절연물질을 충진하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 (e) 단계 이후, 상기 회로패턴 위에 절연층 및 동박을 적층하고, 상기 회로패턴이 노출되도록 비아홀을 형성한 후 상기 (b) 단계 내지 (e) 단계를 수행하여 다층 구조로 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 (e) 단계 이후, 상기 회로패턴 위에 절연층을 적층하고, 상기 절연층 위에 무전해 동도금층을 형성하며, 상기 회로패턴이 노출되도록 비아홀을 형성한 후 상기 (b) 단계 내지 (e) 단계를 수행하여 다층 구조로 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 전도성 카본물질은 그라파이트, 카본 블랙, 전도성 폴리머, 팔라늄 콜로이드 중 어느 하나인 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020070000643A 2007-01-03 2007-01-03 인쇄회로기판의 제조방법 KR100832641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000643A KR100832641B1 (ko) 2007-01-03 2007-01-03 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000643A KR100832641B1 (ko) 2007-01-03 2007-01-03 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100832641B1 true KR100832641B1 (ko) 2008-05-27

Family

ID=39665319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000643A KR100832641B1 (ko) 2007-01-03 2007-01-03 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100832641B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101741526B1 (ko) 2017-01-18 2017-05-30 주식회사 써키트 플렉스 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법
KR101797576B1 (ko) 2017-02-12 2017-12-12 주식회사 써키트 플렉스 시트타입 전도성 폴리머의 홀가공 기술을 이용한 무선안테나용 회로기판의 제조방법 및 그에 의해 제조된 무선안테나용 회로기판, 무선안테나모듈 및 전기전자기기
CN111225495A (zh) * 2018-11-26 2020-06-02 三星电机株式会社 印刷电路板以及印刷电路板的制造方法
CN111225495B (zh) * 2018-11-26 2024-07-02 三星电机株式会社 印刷电路板以及印刷电路板的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300208A (en) * 1989-08-14 1994-04-05 International Business Machines Corporation Fabrication of printed circuit boards using conducting polymer
JPH09223858A (ja) * 1996-02-15 1997-08-26 Fujitsu Ltd プリント配線基板の製造方法
KR20050035710A (ko) * 2003-10-14 2005-04-19 삼성전기주식회사 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
JP2005116660A (ja) * 2003-10-06 2005-04-28 Nitto Denko Corp 導電性ペースト充填基板およびその製造方法
KR20060026683A (ko) * 2004-09-21 2006-03-24 삼성전기주식회사 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300208A (en) * 1989-08-14 1994-04-05 International Business Machines Corporation Fabrication of printed circuit boards using conducting polymer
JPH09223858A (ja) * 1996-02-15 1997-08-26 Fujitsu Ltd プリント配線基板の製造方法
JP2005116660A (ja) * 2003-10-06 2005-04-28 Nitto Denko Corp 導電性ペースト充填基板およびその製造方法
KR20050035710A (ko) * 2003-10-14 2005-04-19 삼성전기주식회사 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
KR20060026683A (ko) * 2004-09-21 2006-03-24 삼성전기주식회사 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101741526B1 (ko) 2017-01-18 2017-05-30 주식회사 써키트 플렉스 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법
KR101797576B1 (ko) 2017-02-12 2017-12-12 주식회사 써키트 플렉스 시트타입 전도성 폴리머의 홀가공 기술을 이용한 무선안테나용 회로기판의 제조방법 및 그에 의해 제조된 무선안테나용 회로기판, 무선안테나모듈 및 전기전자기기
CN111225495A (zh) * 2018-11-26 2020-06-02 三星电机株式会社 印刷电路板以及印刷电路板的制造方法
CN111225495B (zh) * 2018-11-26 2024-07-02 三星电机株式会社 印刷电路板以及印刷电路板的制造方法

Similar Documents

Publication Publication Date Title
KR101167466B1 (ko) 다층 인쇄회로기판 그 제조방법
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
US8215011B2 (en) Method of manufacturing a printed circuit board
US20070070613A1 (en) Method of manufacturing high density printed circuit boad
JP6870608B2 (ja) 印刷配線板及びその製造方法
KR20030063140A (ko) 프린트 기판과 그 제조 방법
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2009099621A (ja) 基板の製造方法
WO2008004382A1 (fr) Procédé de fabrication d&#39;une plaque de circuit imprimé à couches multiples
JP2009099619A (ja) コア基板およびその製造方法
US20140166355A1 (en) Method of manufacturing printed circuit board
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR102046006B1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR100832641B1 (ko) 인쇄회로기판의 제조방법
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JP4972753B2 (ja) 印刷回路基板の製造方法
KR100964150B1 (ko) 인쇄회로기판의 도통홀 형성방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR100789522B1 (ko) 다층 인쇄회로기판의 제조방법
JP2000216521A (ja) 配線基板の製造方法及びそれを用いた配線基板
KR100274662B1 (ko) 다층 인쇄 회로 기판의 층간 비아 제조 방법
KR100789521B1 (ko) 다층 인쇄회로기판의 제조방법
KR100771352B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7