JP4972753B2 - 印刷回路基板の製造方法 - Google Patents

印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4972753B2
JP4972753B2 JP2009004838A JP2009004838A JP4972753B2 JP 4972753 B2 JP4972753 B2 JP 4972753B2 JP 2009004838 A JP2009004838 A JP 2009004838A JP 2009004838 A JP2009004838 A JP 2009004838A JP 4972753 B2 JP4972753 B2 JP 4972753B2
Authority
JP
Japan
Prior art keywords
layer
circuit pattern
resin layer
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009004838A
Other languages
English (en)
Other versions
JP2009170911A (ja
Inventor
キム ウーン−チュン
イ ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009170911A publication Critical patent/JP2009170911A/ja
Application granted granted Critical
Publication of JP4972753B2 publication Critical patent/JP4972753B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、印刷回路基板及びその製造方法に関する。
電子機器の小型化、軽量化、高速化に伴って印刷回路基板の回路パターンにも高密度化が求められつつある。
従来、微細パターンを形成するためには、ＡＢＦ（Ajinomoto Build-up film）を積層し、その後、メッキ層との接着力の向上のために粗さを形成するデスミア処理を行った後、無電解または電解メッキを用いてアディティブ（additive）方式で微細回路を形成した。
しかし、強度が要求され、反り（warpage）の問題が発生する恐れがある場合にはＡＢＦではなく、プリプレグ（Prepreg）を使用することになる。プリプレグを積層材として用いると、デスミア処理による粗さの形成が不可能であるため、これを解決するために、銅箔及びプリプレグを共に積層した後に銅箔をエッチングすることにより回路を形成した。しかし、このような方法はＡＢＦを用いる方法に比べて微細パターンの形成には限界があった。
図１乃至図５には従来の微細パターンを形成する方法が示されている。
従来、微細パターンの形成が困難であるプリプレグのような絶縁層１２上に微細パターンを形成するためには、図１に示すように、粗さを形成できない薄膜樹脂層１１２を銅箔１１１に積層した板部材１１が使用された。これは、この薄膜樹脂層１１２が絶縁層１２に積層された後、銅箔１１１を除去して銅箔１１１の粗さが薄膜樹脂層１１２に転写されるようにするためであった。したがって、粗さの大きい銅箔１１１を使用して薄膜樹脂層１１２に転写される粗さを増加させることにより、薄膜樹脂層１１２と、アディティブ方式により無電解及び電解メッキで形成されたメッキ層との間に充分な接着力を与えることができる。しかし、この方法は、後述するように、コア銅箔１３１，１３３が損傷を受けるという深刻な問題を生じさせる。
図１乃至図５に示す微細パターンの形成方法は、まず、板部材１１、絶縁層１２、及び回路が形成された銅張積層板１３を順に積層し、その後、プレスして図２に示すような形態に作製する。次に、図３に示すように、貫通孔１４を形成し、図４に示すように、薄膜樹脂層１１２を保護するために銅箔１１１を除去しないままデスミア処理を行う。若し銅箔１１１を除去してデスミア処理を行うと、薄膜樹脂層１１２がデスミア液に曝されることになり、薄膜樹脂層１１２が損傷を受けて薄膜樹脂層１１２に形成されている粗さが減少し接着力が低下する。
次に、図５に示すように、銅箔１１１を除去する工程を行うが、このとき、貫通孔１４内部にエッチング液が入り込んで内部のコア銅箔１３１，１３３が損傷を受けることがある。すなわち、粗さを形成できない薄膜樹脂層１１２が積層された板部材１１を用いると、微細パターンの形成が困難である絶縁層１２上に微細パターンを形成することはできるが、コア銅箔１３１，１３３が損傷を受けるという問題点があった。
こうした従来技術の問題点に鑑み、本発明は、デスミア処理により粗さを形成できる樹脂層を用いて、より容易に微細な回路パターンを形成できる印刷回路基板及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、第１絶縁層、第１回路パターン、第２絶縁層、及び樹脂層が順に積層された基板を提供するステップと、基板を貫通する貫通孔を形成するステップと、デスミア処理で樹脂層に粗さを形成するステップと、貫通孔を介して層間導通を行うビアを形成するステップと、粗さが形成された樹脂層に第２回路パターンを形成するステップと、を含む印刷回路基板の製造方法が提供される。
ビアを形成するステップ及び第２回路パターンを形成するステップは、粗さを形成するステップの後に、樹脂層及び貫通孔の内壁にシード層を形成するステップと、シード層にビア及び第２回路パターンに対応するメッキレジストを形成するステップと、電解メッキを行うステップと、メッキレジストを除去するステップと、フラッシュエッチングを行うステップと、を含んで同時に行われることができる。
一方、基板は、第１絶縁層及び第１回路パターンが積層された第１基材を提供するステップと、樹脂層及び金属層が積層された第２基材を提供するステップと、第２絶縁層を介在して第１回路パターンと樹脂層とが対向するように、第１基材及び第２基材を圧着するステップと、金属層を除去するステップと、を含んで製造されることができる。
このとき、第２絶縁層は半硬化(B-stage)状態であってもよく、金属層を除去するステップは湿式エッチング方式を用いてもよい。
本発明の他の実施形態によれば、第１絶縁層と、第１絶縁層に積層された第１回路パターンと、第１回路パターンを覆うように第１絶縁層に積層された第２絶縁層と、第２絶縁層に積層され、粗さが形成された樹脂層と、樹脂層に形成された第２回路パターンと、第２回路パターンと電気的に接続され、第１絶縁層、第１回路パターン、及び第２絶縁層を貫通するビアと、を含む印刷回路基板が提供される。
本発明は、デスミア処理により粗さを形成できる樹脂層を用いることにより、微細な回路パターンをより容易に形成することができる。
従来技術による印刷回路基板の製造工程図である。 従来技術による印刷回路基板の製造工程図である。 従来技術による印刷回路基板の製造工程図である。 従来技術による印刷回路基板の製造工程図である。 従来技術による印刷回路基板の製造工程図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例を示す順序図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例を示す順序図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の一実施形態による印刷回路基板の製造方法の他の実施例の一工程を示す断面図である。 本発明の他の実施形態による印刷回路基板の一実施例を示す断面図である。
以下、添付された図面に基づいて、本発明による印刷回路基板の製造方法の実施例を詳しく説明するが、添付図面を参照して説明するに当たって、同一かつ対応する構成要素は同一な図面番号を付し、これに対する重複説明は省略する。
図６は、本発明の一実施形態による印刷回路基板の製造方法の一実施例を示す順序図であり、図７乃至図１６は本発明の一実施形態による印刷回路基板の製造方法の一実施例の各工程を示す断面図である。図７乃至図１６を参照すると、金属層２１１、樹脂層２１２，２１２'、第２基材２１、第１基材２３、第１絶縁層２３２、第１回路パターン２３１、第２絶縁層２２、貫通孔２４、シード層２６、メッキレジスト２７、第２回路パターン２８、ビア２９が示されている。
まず、ステップＳ１１０で、図７乃至図９に示すように、第１絶縁層２３２、第１回路パターン２３１、第２絶縁層２２、及び樹脂層２１２が順に積層された基板を提供する。このような基板を提供するステップは次のように分けて説明することができる。
まず、図７に示すように、ステップＳ１１２で、第１絶縁層２３２及び第１回路パターン２３１が積層された第１基材２３を提供し、ステップＳ１１４で、樹脂層２１２及び金属層２１１が積層された第２基材２１を提供する。
第１基材２３は第１絶縁層２３２及び第１回路パターン２３１が積層された形態であってもよい。本実施例では、銅張積層板（ＣＣＬ、copper clad laminate）の銅層の一部をエッチングで除去することにより、第１絶縁層２３２の一面に第１回路パターン２３１が形成された第１基材２３を提供することができる。
第２基材２１は、デスミア処理により粗さを形成できる樹脂層２１２が金属層２１１に積層された形態である。金属層２１１は銅箔であってもよく、キャリアの役割をする。デスミア処理により粗さを形成できる樹脂層２１２は樹脂類であって、デスミア処理に曝されても耐性があるため、完全には除去されない物質である。場合によっては、デスミア処理を行えば、表面に粗さが形成される物質である。
ここで、樹脂層２１２は薄膜形態で利用可能であり、これにより、基板全体の厚さにあまり影響を与えずに、表面に粗さを形成することができる。
このように、デスミア処理により粗さを形成できる薄膜形態の樹脂層２１２として、韓国特許公開第１０−２００７−００７８０８６号（出願人：三菱ガス化学株式会社）の特許に記載された接着剤を使用してもよい。上記公開特許に記載された上記接着剤は、デスミア処理時に曝されても完全には除去されないという特徴がある。
このように、デスミア処理により粗さを形成できる薄膜形態の樹脂層２１２は、コーティングにより金属層２１１に積層可能である。
次に、ステップＳ１１６で、図８に示すように、第２絶縁層２２（半硬化状態）を介在して、第１回路パターン２３１と薄膜形態の樹脂層２１２とが対向するように、第１基材２３及び第２基材２１を圧着する。第２基材２１を第１基材２３に積層する際には、第２基材２１におけるデスミア処理により粗さを形成できる薄膜形態の樹脂層２１２が第１基材２３に向かうようにして、デスミア処理により粗さを形成できる薄膜形態の樹脂層２１２が外部に露出されないようにする。結果的に、金属層２１１はキャリアの役割をすると共にデスミアにより粗さを形成できる薄膜形態の樹脂層２１２を保護する役割もすることができる。
ここで、第２絶縁層２２として半硬化(B-stage)状態の物質を用いることができ、表面に十分な粗さが形成されない物質を用いる場合にも薄膜形態の樹脂層２１２をデスミア処理することにより、表面の接着力を増加させてセミアディティブ工程（semi-additive process）で微細な第２回路パターン２８を形成することができる。
次に、ステップＳ１１８で、図９に示すように、湿式エッチングにより金属層２１１を除去する。金属層２１１は銅箔であってもよく、エッチング液に曝されることにより除去可能になる。結果的に、図９に示すように、第２基材２１にはデスミア処理により粗さを形成できる薄膜形態の樹脂層２１２だけが残る。
次に、ステップＳ１２０で、図１０に示すように、基板を貫通する貫通孔２４を形成する。貫通孔２４には後工程から銅メッキが行われてビア２９が形成されることができる。貫通孔２４に銅メッキして形成されるビア２９は、第１及び第２回路パターン２３１，２８を電気的に接続させることができる。一方、貫通孔２４はドリルで形成するため、その内部にはスミア（smear）が生成される。
次に、ステップＳ１３０で、図１１に示すように、デスミア処理により樹脂層２１２'に粗さを形成する。スミアを除去するためにデスミア処理を行うと、図１１に示すように、樹脂層２１２'に粗さ（roughness）が形成されることができる。このような粗さは、以後、シード層２６を積層する際に表面積を広げるというメリットがあり、シード層２６の接着力を向上させる。デスミア処理により粗さを形成できる樹脂層２１２'は、上述したように、デスミア処理で曝されても全て除去されることはない。
上述したように、金属層２１１にエッチングが行われた（Ｓ１１８）後に貫通孔２４を形成し（Ｓ１２０）、デスミア処理を行うことにより（Ｓ１３０）、貫通孔２４内部で曝される第１回路パターン２３１はエッチング液により損傷を受けない。したがって、第１回路パターン２３１の損傷による印刷回路基板の信頼性が低下することはない。
次に、ステップＳ１４０で、図１２乃至図１６に示すように、貫通孔２４を介して層間導通を行うビア２９を形成し、粗さが形成された樹脂層２１２'に第２回路パターンを形成する。ビア２９及び第２回路パターン２８を形成するステップは次のように分けて説明することができる。
先ず、ステップＳ１４２で、図１２に示すように、樹脂層２１２'及び貫通孔２４の内壁にシード層２６を形成する。すなわち、セミアディティブ方式で第２回路パターン２８及びビア２９を形成するために、樹脂層２１２'及び貫通孔２４の内壁に電解メッキのためのベース層としてシード層２６を形成する。
次に、ステップＳ１４４で、図１３に示すように、シード層２６にビア２９及び第２回路パターン２８に対応するメッキレジスト２７を形成する。すなわち、シード層２６に感光性物質を塗布し、第２回路パターン２８及びビア２９が形成される位置を考慮して露光及び現像を行うことにより、メッキレジスト２７が形成できる。
その後、ステップＳ１４６で、図１４に示すように、電解メッキを行い、ステップＳ１４８で、図１５に示すように、メッキレジストを除去し、ステップＳ１４９で、図１６に示すように、フラッシュエッチングを行う。すなわち、電解メッキの後にメッキレジスト２７を剥離し、シード層２６をフラッシュエッチングすることにより、印刷回路基板が完成される。
本実施例ではシード層２６を用いてセミアディティブ方式により第２回路パターン２８を形成する実施例について説明したが、公知の多様な方法により第２回路パターン２８を形成できることは明らかである。
次に、本発明の一実施形態による印刷回路基板の製造方法の他の実施例について説明する。
図１７は本発明の一実施形態による印刷回路基板の製造方法の他の実施例を示す順序図であり、図１８乃至図２６は本発明の一実施形態による印刷回路基板の製造方法の他の実施例の各工程を示す断面図である。図１７乃至図２６を参照すると、樹脂層３１２，３１２'、第２絶縁層３２、第３基材３５、第１絶縁層３３２、第１回路パターン３３１、第１基材３３、貫通孔３４、シード層３６、メッキレジスト３７、第２回路パターン３８、ビア３９が示されている。
先ず、ステップＳ２１０で、図１８及び図１９に示すように、第１絶縁層３３２、第１回路パターン３３１、第２絶縁層３２、及び樹脂層３１２が順に積層された基板を提供する。これは次のような工程に分けられる。
先ず、ステップＳ２１２で、図１８に示すように、第１絶縁層３３２及び第１回路パターン３３１が積層された第１基材３３を提供し、ステップＳ２１４で、第２絶縁層３２及び樹脂層３１２が積層された第３基材３５を提供した後、ステップＳ２１６で、図１９に示すように、第１回路パターン３３１と第２絶縁層３２とが対向するように、第１基材３３及び第３基材３５を圧着する。
次に、ステップＳ２２０で、図２０に示すように、基板を貫通する貫通孔３４を形成し、ステップＳ２３０で、図２１に示すように、デスミア処理により樹脂層３１２'に粗さを形成する。
次に、ステップＳ２４０で、図２２乃至図２６に示すように、貫通孔３４を介して層間導通を行うビア３９を形成し、粗さが形成された樹脂層３１２'に第２回路パターン３８を形成する。これは次のような工程に分けられる。
先ず、ステップＳ２４２で、図２２に示すように、樹脂層３１２'及び貫通孔３４の内壁にシード層３６を形成し、ステップＳ２４４で、図２３に示すように、シード層３６にビア３９及び第２回路パターン３８に対応するメッキレジスト３７を形成し、ステップＳ２４６で、図２４に示すように、電解メッキを行い、ステップＳ２４８で、図２５に示すように、メッキレジスト３７を除去し、ステップＳ２４９で、図２６に示すように、フラッシュエッチングを行う。
本実施例によれば、図１８乃至図２６に示すように、ステップＳ２１０、Ｓ２１２、Ｓ２１４、Ｓ２１６の工程は、上述した一実施例と同一または対応するので、これに対する説明は省略し、以下、一実施例との相異点である、第１絶縁層３３２、第１回路パターン３３１、第２絶縁層３２、及び樹脂層３１２が順に積層された基板を提供するステップＳ２１０について説明する。
ステップＳ２１０で、図１８及び図１９に示すように、第１絶縁層３３２、第１回路パターン３３１、第２絶縁層３２、及び樹脂層３１２が順に積層された基板を提供する。これは次のような工程に分けられる。
先ず、図１８に示すように、ステップＳ２１２で、第１絶縁層３３２及び第１回路パターン３３１が積層された第１基材３３を提供し、ステップＳ２１４で、第２絶縁層３２及び樹脂層３１２が積層された第３基材３５を提供する。
ここで、第１基材３３は第１絶縁層３３２及びこれに形成された第１回路パターン３３１で構成され、第３基材３５は第２絶縁層３２及びこれに積層された樹脂層３１２で構成されることができる。
第１絶縁層３３２、第１回路パターン３３１、第２絶縁層３２、及び樹脂層３１２のそれぞれは、上述した一実施例と同様であるので、これに対する説明は省略する。
次に、ステップＳ２１６で、図１９に示すように、第１回路パターン３３１と第２絶縁層３２とが対向するように、第１基材３３及び第３基材３５を圧着する。
第３基材３５が第２絶縁層３２及び樹脂層３１２で構成されたため、第１基材３３及び第３基材３５の圧着工程の後に別途の工程を行うことなく、簡単に後工程へ進むことができ、より効果的に印刷回路基板を製造することができる。
以下では、本発明の他の実施形態による印刷回路基板の一実施例について説明する。
図２７は本発明の他の実施形態による印刷回路基板の一実施例を示す断面図である。図２７を参照すると、樹脂層４５、第１基材４３、第１絶縁層４３２、第１回路パターン４３１、第２絶縁層４２、貫通孔４４、シード層４６、第２回路パターン４８、ビア４９が示されている。
本実施例は、第１絶縁層４３２及び第１回路パターン４３１で構成される第１基材４３に、粗さが形成された樹脂層４５が形成されており、このような樹脂層４５の上面にシード層４６及び第２回路パターン２８が順に積層されたことが特徴である。
第１基材４３は、第１絶縁層４３２及び第１回路パターン４３１で構成されることができ、例えば、銅張積層板の銅層の一部を選択的に除去することにより製造することができる。
第２絶縁層４２は第１回路パターン４３１を覆うように第１絶縁層４３２に積層でき、例えば、半硬化状態の物質を用いて積層した後に熱圧着などにより硬化させることができる。また、第２絶縁層４２としてデスミア処理により粗さを形成できない材料が使用されても、第２絶縁層４２上に形成された樹脂層４５の粗さ面により接着力が増加するので、微細な回路パターンを形成することができる。
樹脂層４５は第２絶縁層４２の上面に接着する性質があるため、第２絶縁層４２に積層され、表面に粗さが形成されて微細な回路パターンとの接着力を増加させることができる。すなわち、上述した印刷回路基板の製造方法の一実施例で提示したように、デスミア処理により樹脂層４５に粗さを形成することができ、これにより、シード層４６との接触面積が増加され接着力が増加することになる。
この場合、樹脂層４５は薄膜の樹脂からなることができるので、基板全体の厚さにあまり影響を与えずに、微細な回路パターンを形成することができる。
第２回路パターン２８は樹脂層４５に形成でき、ビア４９は第２回路パターン２８と電気的に接続され、第１絶縁層４３２、第１回路パターン４３１、及び第２絶縁層４２を貫通することができる。
第２回路パターン２８及びビア４９は、上述した印刷回路基板の製造方法の一実施例で提示したように、セミアディティブ工程を用いて樹脂層４５及び貫通孔４４に形成されることができ、このとき、樹脂層４５に形成された粗さにより樹脂層４５とシード層４６との接着力が増加することになるので、より容易にかつ効果的に微細な第２回路パターン２８を形成することができる。
以上、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
２１１ 金属層
２１２、２１２' 樹脂層
２１ 第２基材
２３ 第１基材
２３２ 第１絶縁層
２３１ 第１回路パターン
２２ 第２絶縁層
２４ 貫通孔
２６ シード層
２７ メッキレジスト
２８ 第２回路パターン
２９ ビア

Claims (2)

  1. 第１絶縁層及び第１回路パターンが積層された第１基材を提供するステップと、
    樹脂層及び金属層が積層された第２基材を提供するステップと、
    第２絶縁層を介在して、前記第１回路パターンと前記樹脂層とが対向するように、前記第１基材及び前記第２基材を圧着するステップと、
    湿式エッチングで前記金属層を除去するステップと、
    前記金属層を除去するステップの後に、前記第１絶縁層、前記第１回路パターン、前記第２絶縁層及び前記樹脂層を貫通する貫通孔を形成するステップと、
    デスミア（desmear）処理で前記樹脂層に粗さを形成するステップと、
    前記貫通孔を介して層間導通を行うビアを形成するステップと、
    前記粗さが形成された樹脂層に第２回路パターンを形成するステップと、
    を含み、
    前記ビアを形成するステップ及び前記第２回路パターンを形成するステップは、
    前記粗さを形成するステップの後に、
    前記樹脂層及び前記貫通孔の内壁にシード層を形成するステップと、
    前記シード層に前記ビア及び前記第２回路パターンに対応するメッキレジストを形成するステップと、
    電解メッキを行うステップと、
    前記メッキレジストを除去するステップと、
    フラッシュエッチングを行うステップと、
    を含んで同時に行われることを特徴とする印刷回路基板の製造方法。
  2. 前記第２絶縁層は、半硬化（B-stage）状態であることを特徴とする請求項１に記載の印刷回路基板の製造方法。
JP2009004838A 2008-01-15 2009-01-13 印刷回路基板の製造方法 Expired - Fee Related JP4972753B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080004387A KR101070798B1 (ko) 2008-01-15 2008-01-15 인쇄회로기판 및 그 제조방법
KR10-2008-0004387 2008-01-15

Publications (2)

Publication Number Publication Date
JP2009170911A JP2009170911A (ja) 2009-07-30
JP4972753B2 true JP4972753B2 (ja) 2012-07-11

Family

ID=40849677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009004838A Expired - Fee Related JP4972753B2 (ja) 2008-01-15 2009-01-13 印刷回路基板の製造方法

Country Status (3)

Country Link
US (1) US7992296B2 (ja)
JP (1) JP4972753B2 (ja)
KR (1) KR101070798B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6144003B2 (ja) * 2011-08-29 2017-06-07 富士通株式会社 配線構造及びその製造方法並びに電子装置及びその製造方法
JP7376509B2 (ja) * 2018-12-25 2023-11-08 寿屋フロンテ株式会社 制振材
CN112312659B (zh) * 2019-07-29 2021-09-21 庆鼎精密电子（淮安）有限公司 电路板的除胶方法
KR102686710B1 (ko) * 2021-11-29 2024-07-19 와이엠티 주식회사 표면조도가 낮은 금속박을 이용한 기판의 회로패턴 형성방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP2002246730A (ja) 2001-02-13 2002-08-30 Mitsubishi Electric Corp プリント配線板のデスミア方法及びデスミア装置
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP2004319887A (ja) 2003-04-18 2004-11-11 Mitsubishi Gas Chem Co Inc アディティブ用樹脂組成物基板へのレーザーによる孔形成方法及びプリント配線板の製造方法。
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7199970B2 (en) * 2003-11-03 2007-04-03 Material Sciences Corporation Damped disc drive assembly, and method for damping disc drive assembly
JP2005236067A (ja) 2004-02-20 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
TW200602427A (en) * 2004-03-30 2006-01-16 Taiyo Ink Mfg Co Ltd Thermosetting resin composition and multilayered printed wiring board comprising the same
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
JP4319976B2 (ja) * 2004-12-27 2009-08-26 日本シイエムケイ株式会社 多層プリント配線板及びその製造方法
JP2007073834A (ja) * 2005-09-08 2007-03-22 Shinko Electric Ind Co Ltd 絶縁樹脂層上の配線形成方法
TWI384908B (zh) 2006-01-25 2013-02-01 Mitsubishi Gas Chemical Co 樹脂複合銅箔，印刷線路板，及其等之製造方法
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication

Also Published As

Publication number Publication date
KR20090078518A (ko) 2009-07-20
KR101070798B1 (ko) 2011-10-06
US7992296B2 (en) 2011-08-09
JP2009170911A (ja) 2009-07-30
US20090178840A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
JP5360494B2 (ja) 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JP2009260204A (ja) プリント基板およびその製造方法
JP2007281336A (ja) 両面プリント配線板の製造方法および多層プリント配線板
JP4460013B2 (ja) 配線基板の製造方法
JP4972753B2 (ja) 印刷回路基板の製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
KR100744994B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR20100109699A (ko) 인쇄회로기판의 제조방법
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004152935A (ja) 印刷配線板
KR100722742B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006269638A (ja) 回路基板の製造方法、回路基板およびプリント回路基板
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
JP4838977B2 (ja) 回路基板及び回路基板の製造方法
JP2005223010A (ja) 多層配線基板の製造方法
JPH05299844A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees