JP4126052B2 - プリント基板の製造方法および薄型プリント基板 - Google Patents

プリント基板の製造方法および薄型プリント基板 Download PDF

Info

Publication number
JP4126052B2
JP4126052B2 JP2005117108A JP2005117108A JP4126052B2 JP 4126052 B2 JP4126052 B2 JP 4126052B2 JP 2005117108 A JP2005117108 A JP 2005117108A JP 2005117108 A JP2005117108 A JP 2005117108A JP 4126052 B2 JP4126052 B2 JP 4126052B2
Authority
JP
Japan
Prior art keywords
insulating layer
circuit board
printed circuit
release film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117108A
Other languages
English (en)
Other versions
JP2006165494A (ja
Inventor
キム・ゾンホ
キム・ドングク
イ・ヒョス
シン・ヨンファン
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2006165494A publication Critical patent/JP2006165494A/ja
Application granted granted Critical
Publication of JP4126052B2 publication Critical patent/JP4126052B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/054Continuous temporary metal layer over resist, e.g. for selective electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント基板(PCB)の製造方法に関し、より詳しくは、ベース基板として、離型フィルム及びプレプレッグ上に銅箔が形成された基板を使用し、プリント基板の製造後、コア絶縁層を除去することにより、最終製品の厚さを減らすことが可能なプリント基板の製造方法に関するものである。また本発明は、薄型プリント基板に関するものである。
電子製品の小型化/薄型化につれて、パッケージのサイズも小さくなる傾向にある。このとき、パッケージに使用される基板のサイズが全体パッケージのサイズに影響を及ぼすことになる。
図1a〜図1mは、従来のビルドアップ方式による6層のMLB(多層回路基板)の製造方法を示す断面図である。ビルドアップ方式とは、まず内層を形成し、そのうえに外層を一層ずつ積んでいく方式の製造方法をいう。
図1aは、加工前の銅張積層板(CCL;Copper Clad Laminator)101の断面図である。絶縁層103は銅箔102で被覆されている。銅張積層板は一般にプリント基板を製造するための原板で、絶縁層に薄い銅箔を被せた薄い積層板である。
銅張積層板の種類には、その用途によって、ガラス/エポキシ銅張積層板、耐熱樹脂銅張積層板、紙/フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板(ポリイミドフィルム)、複合銅張積層板などいろいろあるが、両面PCB及び多層PCBの製作には主にガラス/エポキシ銅張積層板が使用される。
ガラス/エポキシ銅張積層板は、ガラス繊維にエポキシ樹脂(樹脂と硬化剤の配合物)を浸透させた補強基材と銅箔からなる。ガラス/エポキシ銅張積層板は、補強基材によって区分されるが、一般に、FR−1〜FR−5のように、NEMA(National Electrical Manufacturers’ Association:全国電機製造業者協会)で決めた規格によって、補強基材及び耐熱性による等級が決められている。この等級のうち、FR−4が最も多く使用されているが、最近では、樹脂のTg(ガラス転移温度)特性などを向上させたFR−5の需要も増加している。
図1bに示すように、銅張積層板101に、ドリル加工により、層間接続のためのビアホール104を形成する。
図1cに示すように、無電解銅メッキ及び電解銅メッキを施す。このとき、無電解銅メッキを先に施し、次いで電解銅メッキを施す。電解銅メッキに先立ち、無電解銅メッキを施す理由は、絶縁層上には電気が必要な電解銅メッキを施すことができないからである。すなわち、電解銅メッキに必要な導電性膜を形成させるため、その前処理として薄い無電解銅メッキを施す。無電解銅メッキは処理が難しく、経済的でないため、回路パターンの導電性部分は電解銅メッキで形成することが好ましい。
その後、ビアホール104の内壁に形成された無電解及び電解銅メッキ層105を保護するため、ペースト106を充填する。ペースト106としては絶縁性インク材を使用することが一般的であるが、プリント基板の使用目的によっては導電性ペーストも使用することができる。導電性ペーストは、主成分がCu、Ag、Au、Sn、Pbなどの金属を単独で又は合金で有機接着剤と混合したものである。しかし、このようなペースト充填プロセスは、MLBの製造目的によって省略可能なものである。
図1cに示すように、説明の便宜上、無電解銅メッキ層及び電解銅メッキ層105を区別しないで単一層として示す。
その後、図1dに示すように、内層回路の回路パターン形成のためのエッチングレジスト107のパターンを形成する。
レジストパターンを形成するためには、アートワークフィルムに印刷された回路パターンを基板上に転写しなければならない。転写の方法にはいろいろあるが、最も頻繁に使用される方法としては、アートワークフィルムに印刷された回路パターンを紫外線で感光性のドライフィルムに転写する方法がある。最近には、ドライフィルムの代わりに、LPR(液体フォトレジスト:Liquid Photo Resist)を使用することもある。
回路パターンの転写されたドライフィルム又はLPRは、エッチングレジスト107として機能し、基板をエッチング液に浸漬すると、図1eに示すように、回路パターンが形成される。
回路パターンが形成されると、これに内層回路が正常に形成されたか否かを検査するため、AOI(自動光学検査:Automatic Optical Inspection)などの方法で回路の外観を検査し、黒化(Black Oxide)処理などの表面処理を行う。
AOIは自動的にPCBの外観を検査する装置である。この装置は、映像センサとコンピュータのパターン認識技術を用いて基板の外観状態を自動的に検査する。映像センサで検査対象回路のパターン情報を読み取った後、これを基準データと比較して不良を判読する。
AOI検査を用いると、ランド(PCBの部品が実装される部分)の環状リングの最小値及び電源の設置状態までも検査することができる。また、配線パターンの幅を測定することができ、ホールの漏れも検査することができる。ただし、ホールの内部状態を検査することは不可能である。
黒化処理は、配線パターンが形成された内層を外層と接着させる前に、接着力及び耐熱性の強化のために行う工程である。
図1fに示すように、基板の両面にRCC(樹脂付き銅箔:Resin Coated Copper)を積層する。RCCは樹脂層108の片面にだけ銅箔層109が形成された基板であり、樹脂層108は回路層間の絶縁体の役割を果たす。
図1gに示すように、内層と外層の間の電気接続の役割をするブラインドビアホール110を加工する。このブラインドビアホール110の加工には機械的ドリルを用いることもできるが、貫通ホールの加工より精密な加工を要するので、YAG(Yttrium Aluminum Garnet)レーザ又はCOレーザを用いることが好ましい。YAGレーザは銅箔層と絶縁層とも加工可能なレーザであり、COレーザは絶縁層のみ加工可能なレーザである。
図1hに示すように、メッキ工程により外層111を形成する。
図1iに示すように、図1hの工程で形成した外層111は、前述した内層の回路パターン形成方法と同一方法で回路パターンを形成する。その後、内層回路パターンを形成した場合と同様に、さらに回路検査及び表面処理を行う。
図1jに示すように、基板の両面に、追加の外層積層のためのRCCを積層する。このRCCも樹脂層112及び片面側の銅箔層113を含み、樹脂層112は他の回路層との絶縁体の役割を果たす。
図1kに示すように、レーザドリル加工により、元の外層と他の外層間の接続のためのブラインドビアホール114を加工する。
図1lに示すように、メッキ工程により、追加の外層115を形成する。
図1mに示すように、外層115は、前述した方法で回路パターンを形成し、そして回路検査及び表面処理を行う。
これより多い層数のプリント基板を製作する場合は、前述のような積層、回路パターンの形成、回路検査、及び表面処理をさらに繰り返す。
全ての積層が完了すると、最終的に形成された回路にフォトソルダレジストを塗布し、Ni/Au層をメッキして6層の多層プリント基板を完成する。
従来のPCB製造方法は、有機樹脂を絶縁層として使用し、両面に銅がメッキされた基板(いわゆる、CCL)を使用する。このとき有機樹脂は、製品形態を維持するように支持するバックボーンとして機能する。したがって、製品形態を維持するためには、基本的に50μm以上の厚さが必要である。すなわち、それ以下の厚さの場合、一般の有機樹脂を利用した製品を製造することができなくなる。
ちなみに、下記特許文献1は、プリント基板の積層後、中心部を機械的加工で切断して二つの基板を製造する方法を開示している。しかしながら、切断方法が機械的切断によるものであるため、精密な基板を製造するのに限界があり、切断後にもコア絶縁層が依然として存在しているため、基板が厚くなってしまう。そのため、より根本的な代替手法が必要である。
米国特許第6696764号明細書
本発明の目的は、従来使用されていたコア絶縁層を最終製品から除去することにより、基板の総厚を低減化できるプリント基板の製造方法および薄型プリント基板を提供することにある。
前記目的を達成するため、本発明は、コア絶縁層、前記コア絶縁層上に接着された離型フィルム、前記離型フィルムの周囲を取り囲むように積層された絶縁材、および前記離型フィルムの上下面に積層された銅箔を備えるベース基板であって、前記離型フィルムが前記コア絶縁層および前記銅箔と直接接しており、前記絶縁材の厚さは前記離型フィルムの厚さと同一であるようにしたベース基板を用意する工程と、
前記ベース基板の上下面にソルダレジストを形成する工程と、
前記ベース基板の上下面に回路層および絶縁層を順次積層する工程と、
前記離型フィルムを取り囲む絶縁材を含む部分を除去するため、前記ベース基板の端部を切断する工程と、
前記離型フィルムを分離し、前記ベース基板を、前記コア絶縁層を中心に2枚の基板に分離する工程と、
前記分離された各基板の片面に露出した銅箔を除去する工程とを含むことを特徴とするプリント基板の製造方法を提供する。
本発明によれば、従来使用されていたコア絶縁層を最終製品から除去することにより、基板の総厚を低減化できる。
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。
図2a〜図2nは、本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。
まず、図2aに示すようなベース基板200を形成する。
コア絶縁層201の上下面に離型フィルム202を接着し、離型フィルム202の周囲を取り囲むように絶縁材203を積層する。その後、離型フィルム202及び絶縁材203を覆うように銅箔204a,204bを積層する。積層された基板の上下面に適切な圧力及び熱を加えて圧着する。
コア絶縁層201としては、従来のCCLの中心層を構成するガラス繊維にエポキシ樹脂を含浸させたものを使用することができる。絶縁材203としては、従来のプリント基板の製造において層間絶縁材料として多く使用されるプレプレッグを使用することができる。
コア絶縁層201上には、直接接するように離型フィルム202が積層され、離型フィルム202の周囲には、離型フィルム202の厚さと同一の厚さを有する絶縁材203が積層されている。離型フィルム202及び絶縁材203上には、直接接するように銅箔204a,204bが積層されている。銅箔204a,204bの厚さは、約10μmである。

絶縁材203は、銅箔204a,204bを物理的に支持することにより、製造工程中に銅箔204a,204bが皺になったり、破れたりするのを防止する役割を果たす。
図2bに示すように、感光性のソルダレジスト205を塗布し、所定の回路パターンが印刷されたマスクフィルムを用いて露光及び現像を行い、ソルダレジスト205のパターンを形成する。露光の際、マスクにより光が遮断された部分は変化がなく、光を受けた部分のみ光硬化するので、変化のない部分のみを除去すると、パターンが形成される。ソルダレジスト205としては、フォトレジストを使用することができる。
図2cに示すように、無電解銅メッキにより、電解銅メッキの際にシード層として機能する無電解メッキ層206を形成する。無電解メッキの代わりに、スパッタリングを行うことも可能である。
図2dに示すように、感光性のメッキレジスト207を塗布し、所定のマスクパターンを用いた露光及び現像により、メッキレジスト207にパターンを形成する。
図2eに示すように、電解メッキにより回路パターン208を形成した後、メッキレジスト207を剥離する。無電解メッキ層206は、電解メッキの際に電流が流れる経路として機能する。電解メッキにより形成される回路パターン208の厚さは、約7〜15μmである。メッキレジスト207を剥離すると、約0.3〜0.5μmの無電解メッキ層206および、電解メッキにより形成された厚さ7〜15μmの回路パターン208が残ることになる。
図2fに示すように、フラッシュエッチングにより、外部へ露出している無電解メッキ層206を除去する。
図2gに示すように、絶縁層209を積層する。絶縁層209としては、インク型又はシート型の絶縁材を使用することができる。インク型絶縁材の場合、湿潤状態での塗布プロセス、硬化プロセス及びブラッシングプロセスが必要となる。シート型絶縁材の場合、積層及び硬化プロセスのみで十分である。したがって、作業性および信頼性の面でシート型絶縁材が好ましい。シート型絶縁材としては、プレプレッグを使用することができる。
図2hに示すように、上下層を電気的に接続するため、レーザドリル加工で絶縁層209にビアホール210を形成し、無電解メッキにより、ビアホール210の内壁および基板の表面にシード層用の無電解メッキ層211を形成する。
図2iに示すように、メッキレジストを塗布し、露光および現像によりメッキレジストパターンを形成した後、電解メッキにより回路パターン212を形成する。その後、メッキレジストを剥離し、フラッシュエッチングにより、回路パターン212が存在しない部分の無電解メッキ層211を除去する。
図2jに示すように、基板の全面にソルダレジスト213、例えばフォトソルダレジストを塗布する。
図2kに示すように、露光および現像プロセスにより、ソルダレジスト213のうち、外部回路接続パッドが形成される部分を除去し、NiおよびAuをメッキし、外部回路との電気接続のための電極パッド214を形成する。
図2lに示すように、基板の外側端部を切断し、コア絶縁層の外部に絶縁材203を含む部分を除去する。
その後、図2mに示すように、離型フィルム202を中心に両面側に積層された基板を分離すると、二枚の基板215a、215bが形成される。その際、吸引力を有する吸着板などを基板の両面に密着させてから両方に吸引することにより、容易に分離することができる。そのため低い圧力でも、基板に損傷を与えずに分離作業が行える。したがって、分離のための切断作業などは不要である。
分離された基板の片面には、銅箔204a,204bがそれぞれ残存している。
図2nに示すように、エッチングにより銅箔204a,204bを除去すると、従来のCCL基板のコア絶縁層のない二枚のプリント基板が出来上がる。コア絶縁層201は、製造工程中には物理的強度の維持のために使用されるが、最終製品からは除去される。
従来の基板の場合、少なくとも60μmの厚さを有するコア絶縁層が最終製品にも残っていたが、図2mに示すように、本発明により製造された基板の中心にはプレプレッグなどの絶縁層209が存在し、絶縁層209の厚さは、約30μmでも十分である。
以上、本発明を本実施形態に基づいて説明したが、本発明の範囲は上述した実施形態に限定されるものではなく、本発明の範囲内で多様に変形可能である。
従来のビルドアップ方式による6層プリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 従来のプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。 本発明の一実施形態に係るプリント基板の製造方法を示す断面図である。
符号の説明
200 ベース基板
201 コア絶縁層
202 離型フィルム
203 絶縁材
204a、204b 銅箔
205 ソルダレジスト
206 無電解鍍金層
207 鍍金レジスト
208 回路パターン
209 絶縁層
210 ビアホール
211 無電解鍍金層
212 回路パターン
213 ソルダレジスト
214 電極パッド


Claims (4)

  1. コア絶縁層、前記コア絶縁層上に接着された離型フィルム、前記離型フィルムの周囲を取り囲むように積層された絶縁材、および前記離型フィルムの上下面に積層された銅箔を備えるベース基板であって、前記離型フィルムが前記コア絶縁層および前記銅箔と直接接しており、前記絶縁材の厚さは前記離型フィルムの厚さと同一であるようにしたベース基板を用意する工程と、
    前記ベース基板の上下面にソルダレジストを形成する工程と、
    前記ベース基板の上下面に回路層および絶縁層を順次積層する工程と、
    前記離型フィルムを取り囲む絶縁材を含む部分を除去するため、前記ベース基板の端部を切断する工程と、
    前記離型フィルムを分離し、前記ベース基板を、前記コア絶縁層を中心に2枚の基板に分離する工程と、
    前記分離された各基板の片面に露出した銅箔を除去する工程とを含むことを特徴とするプリント基板の製造方法。
  2. 前記ベース基板の上下面に回路層および絶縁層を順次積層する工程は、
    前記上下面に層間絶縁のための絶縁層を積層する工程と、
    前記絶縁層上にビアホールおよび回路パターンを形成する工程と、
    絶縁性ソルダレジストを塗布する工程と、
    電極パッドを形成する工程とを含むことを特徴とする請求項1に記載のプリント基板の製造方法。
  3. 前記ベース基板を用意する工程は、
    コア絶縁層の上下面に離型フィルムを接着する工程と、
    前記離型フィルムの周囲を取り囲むように絶縁材を積層する工程と、
    前記離型フィルムおよび前記絶縁材の上下面に銅箔を積層する工程と、
    前記ベース基板を圧着する工程とを含むことを特徴とする請求項1に記載のプリント基板の製造方法。
  4. 請求項1〜3のいずれかに記載のプリント基板の製造方法を用いて得られる薄型プリント基板であって、
    絶縁性インクの硬化によって形成され、複数のビアホールを有する第1絶縁層と、
    前記第1絶縁層上に形成された第1回路層と、
    前記回路層上に形成され、絶縁性インクの硬化によって形成され、複数のビアホールを有する第2絶縁層と、
    前記第2絶縁層上に積層され、回路パターンが形成された第2回路層とを含むことを特徴とする薄型プリント基板。
JP2005117108A 2004-12-02 2005-04-14 プリント基板の製造方法および薄型プリント基板 Expired - Fee Related JP4126052B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100585A KR100674319B1 (ko) 2004-12-02 2004-12-02 얇은 코어층을 갖는 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
JP2006165494A JP2006165494A (ja) 2006-06-22
JP4126052B2 true JP4126052B2 (ja) 2008-07-30

Family

ID=36574622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117108A Expired - Fee Related JP4126052B2 (ja) 2004-12-02 2005-04-14 プリント基板の製造方法および薄型プリント基板

Country Status (4)

Country Link
US (1) US7346982B2 (ja)
JP (1) JP4126052B2 (ja)
KR (1) KR100674319B1 (ja)
CN (1) CN100508692C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101182448B (zh) * 2007-11-23 2011-05-25 大连工业大学 无毒河豚鱼鱼鳍酒的制备方法
US11486473B2 (en) 2018-01-31 2022-11-01 Borgwarner Inc. Variable force tensioner arm with cap disk spring

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
KR100782935B1 (ko) * 2006-08-21 2007-12-07 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제작방법
US20080053688A1 (en) * 2006-09-01 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
US7809812B2 (en) * 2007-06-15 2010-10-05 Sony Corporation System and method for network setup of wireless device at point of sale
US9692888B2 (en) * 2007-08-06 2017-06-27 Sony Electronics Inc. System and method for network setup of wireless device for home network
KR100916697B1 (ko) * 2007-08-30 2009-09-11 트리포드 테크놀로지 코포레이션 수동소자가 직접 내장된 인쇄회로기판의 제작방법
KR100917124B1 (ko) * 2007-12-18 2009-09-11 대덕전자 주식회사 초박판형 패키지 기판 제조 방법
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
TWI519222B (zh) * 2008-02-29 2016-01-21 Lg伊諾特股份有限公司 印刷電路板及其製造方法
KR100957787B1 (ko) 2008-03-24 2010-05-12 삼성전기주식회사 다층 기판 제조 방법 및 다층 기판
CN101640976A (zh) * 2008-07-28 2010-02-03 富葵精密组件(深圳)有限公司 柔性电路板的制作方法
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
KR101055586B1 (ko) * 2009-07-03 2011-08-08 삼성전기주식회사 금속범프를 갖는 인쇄회로기판의 제조방법
KR101195185B1 (ko) * 2009-09-08 2012-10-29 주식회사 엘지화학 금속박 적층판, 이를 이용한 편면 인쇄회로기판 및 이의 제조방법
KR101043540B1 (ko) 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
CN102045964B (zh) * 2009-10-15 2013-11-20 欣兴电子股份有限公司 线路板的制作方法
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067134B1 (ko) 2009-10-26 2011-09-22 삼성전기주식회사 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101044117B1 (ko) 2009-11-02 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR101044123B1 (ko) 2009-11-06 2011-06-28 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101077358B1 (ko) 2009-11-09 2011-10-26 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101119380B1 (ko) 2009-11-09 2012-03-06 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101067157B1 (ko) * 2009-11-13 2011-09-22 삼성전기주식회사 인쇄회로기판의 제조방법
KR101106927B1 (ko) * 2009-11-30 2012-01-25 주식회사 심텍 초박형 코어리스 플립칩 칩 스케일 패키지의 제조 방법
KR101055570B1 (ko) * 2009-12-02 2011-08-08 삼성전기주식회사 인쇄회로기판의 제조방법
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
KR101109234B1 (ko) * 2010-01-07 2012-01-30 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101109216B1 (ko) * 2010-03-03 2012-01-30 삼성전기주식회사 인쇄회로기판의 제조방법
KR20120040892A (ko) * 2010-10-20 2012-04-30 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
TWI406621B (zh) * 2010-12-30 2013-08-21 Subtron Technology Co Ltd 線路板及其製作方法
CN102686009B (zh) * 2011-03-08 2015-10-28 昆山市华升电路板有限公司 线路板及其线路制作工艺
KR101067080B1 (ko) 2011-05-12 2011-09-22 삼성전기주식회사 캐리어를 이용한 인쇄회로기판의 제조방법
CN102837481A (zh) * 2011-06-21 2012-12-26 昆山华扬电子有限公司 Pcb板压合工艺
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN103984205B (zh) * 2011-10-21 2018-04-27 联胜(中国)科技有限公司 薄膜图案的制作方法及基板结构
KR101300413B1 (ko) 2011-11-24 2013-08-26 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
CN103632979B (zh) * 2012-08-27 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
US8975665B2 (en) 2012-10-10 2015-03-10 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
KR101441466B1 (ko) * 2012-12-06 2014-11-03 대덕전자 주식회사 초박형 패키지기판 및 제조방법
CN203072247U (zh) * 2012-12-18 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
KR102027246B1 (ko) 2013-03-14 2019-10-01 삼성전자주식회사 디지타이저 및 그 제조 방법
CN104284530B (zh) * 2013-07-11 2018-08-17 上海美维科技有限公司 无芯板工艺制作印制电路板的方法
US20150101846A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9210816B1 (en) 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
CN105451430A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 部分内埋式线路结构及其制造方法
DE102014118462A1 (de) 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semiflexible Leiterplatte mit eingebetteter Komponente
TWI586236B (zh) * 2015-01-13 2017-06-01 旭德科技股份有限公司 封裝載板及其製作方法
KR20170041010A (ko) * 2015-10-06 2017-04-14 삼성전기주식회사 지문센서용 기판, 지문센서 및 지문센서용 기판의 제조방법
TWI583265B (zh) * 2015-12-03 2017-05-11 欣興電子股份有限公司 線路板結構及其製作方法
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
CN108575056A (zh) * 2017-03-07 2018-09-25 宏启胜精密电子(秦皇岛)有限公司 柔性电路板制作方法
CN108055787A (zh) * 2017-12-05 2018-05-18 深圳崇达多层线路板有限公司 一种阶梯板的阻焊制作方法
CN108513458B (zh) * 2018-03-30 2020-10-20 惠州市金百泽电路科技有限公司 一种超厚5g天线pcb模块加工方法
CN109803502A (zh) * 2019-01-29 2019-05-24 广德宝达精密电路有限公司 一种热敏电阻材料pcb制造方法
CN110400756B (zh) * 2019-04-29 2020-10-13 深超光电(深圳)有限公司 重布线路结构的制备方法
CN111405759B (zh) * 2020-02-17 2021-10-19 广东科翔电子科技股份有限公司 一种高精度通信光模块印制电路板制备方法
CN111800945B (zh) * 2020-06-24 2021-06-08 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法
CN113068300A (zh) * 2021-02-26 2021-07-02 沪士电子股份有限公司 一种用于埋嵌线路的载具
KR20230096382A (ko) * 2021-12-23 2023-06-30 삼성전기주식회사 인쇄회로기판 제조 방법
EP4307845A1 (en) * 2022-07-12 2024-01-17 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with stamped design layer structure and embedded component

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
KR20030046050A (ko) 2001-12-04 2003-06-12 주식회사 코오롱 금도금 내성이 우수한 솔더 레지스트용 잉크 조성물
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Necエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP2004087701A (ja) 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP2004186265A (ja) 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
KR100582079B1 (ko) * 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101182448B (zh) * 2007-11-23 2011-05-25 大连工业大学 无毒河豚鱼鱼鳍酒的制备方法
US11486473B2 (en) 2018-01-31 2022-11-01 Borgwarner Inc. Variable force tensioner arm with cap disk spring

Also Published As

Publication number Publication date
CN1784121A (zh) 2006-06-07
CN100508692C (zh) 2009-07-01
US7346982B2 (en) 2008-03-25
KR20060061953A (ko) 2006-06-09
KR100674319B1 (ko) 2007-01-24
JP2006165494A (ja) 2006-06-22
US20060121256A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
US7721427B2 (en) Method for manufacturing single sided substrate
JP2006148038A (ja) 高密度プリント基板の製造方法
JP2004311927A (ja) 多層印刷回路基板の製造方法
JP2006049793A (ja) プリント基板の並列式製造方法
US20110318480A1 (en) Method of manufacturing substrate using a carrier
TW201334647A (zh) 多層配線基板及其製造方法
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP5302920B2 (ja) 多層配線基板の製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
JP2010016335A (ja) 金属積層板及びその製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR20170138220A (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
KR20060095814A (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JPH1154926A (ja) 片面回路基板およびその製造方法
KR101158226B1 (ko) 다층 인쇄 회로 기판 및 이의 제조방법
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
KR101156776B1 (ko) 인쇄회로기판의 제조방법
KR20130013639A (ko) 인쇄회로기판 제조 방법
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JPH11191482A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080430

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees