KR100516716B1

KR100516716B1 - 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법

Info

Publication number: KR100516716B1
Application number: KR10-2003-0071437A
Authority: KR
Inventors: 위홍복; 최영식
Original assignee: 삼성전기주식회사
Priority date: 2003-10-14
Filing date: 2003-10-14
Publication date: 2005-09-22
Also published as: KR20050035710A

Abstract

본 발명은 다층 인쇄회로기판의 제조방법에 관한 것으로서, 특히 층간의 접속을 제공하는 도금 도통홀에 절연성 페이스트를 충진하고 충진된 절연성 페이스트에 또 다른 도통홀을 생성하여 층간의 이중 접속을 제공하는 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법에 관한 것이다.

또한, 본 발명에 따르면, 동박적층판(copper clad laminate; CCL)에 도금 도통홀을 만들고 내층 회로를 형성하는 제 1 단계; 상기 도금 도통홀에 절연성 페이스트를 충진하고, 충진 페이스트에 층간 접속을 위한 비아홀을 형성하는 제 2 단계; 상기 제 2 단계에서 형성된 비아홀에 도전성을 부여하고, 상기 동박적층판의 양면에 절연층을 형성하는 제 3 단계; 내층과 외층간의 전기 접속 역할을 하는 블라인드 비아홀을 가공하고, 도금 공정에 의해 층간 도전성을 부여하는 제 4 단계; 및 외층회로를 형성한 후에 빌드업 공정을 반복하여 적층하는 제 5 단계를 포함하여 이루어진 것을 특징으로 한다.

Description

이중도통홀이 구비된 다층 인쇄회로기판의 제조방법{Manufacture method of the Multi Layer Board with Duplex Plated Through Hole}

소프트웨어가 없다면 컴퓨터는 하드웨어라는 말은 그대로 딱딱한 금속 상자에 지나지 않는다. 마찬가지로 뛰어난 성능을 가진 IC(Integrated Circuit)와 여러가지 전자부품들을 아무리 많이 모아놓아도 그것만으로는 소용이 없다. 이들을 적절히 배치하여 서로를 전기적으로 연결하고 전원 등을 공급해 주어야 비로서 설계된 의도대로 동작하는 전자제품이 된다. 이와 같이 전자부품을 설치하는 바탕이 됨은 물론 부품들을 전기적으로 연결해 주는 것이 바로 PCB(Printed Circuit Board)이다.

PCB란 용어는 초기의 제조공정 중에 스크린 인쇄법으로 배선을 형성하였기 때문에 인쇄(Print)란 단어가 포함된 용어가 만들어졌다.

현재, 단면 PCB 제조공정에서는 부분적으로 인쇄용 잉크를 사용하지만, 양면 이상의 PCB에서는 감광성 필름 등을 사용하여 배선을 형성하므로 인쇄회로기판이란 용어는 적절하지 않다. 전자회로기판으로 부르는 것이 보다 바람직할 것이다. 한국을 비롯한 동아시아에서는 PCB라는 용어를 많이 사용하나 구미에서는 PWB(Printed Wiring Board)라는 용어를 많이 사용한다.

PCB는 위에서 말한 바와 같이 전자부품을 전기적으로 연결해주는 기능 이외에 부품들을 기계적으로 고정시켜주는 역할도 한다. 기계적 강도를 높이기 위해 PCB의 원자재 속에는 보강재로서 유리섬유(Glass Fiber)가 50%정도 포함되어 있다.

제조과정중에 PCB는 200℃ 이상의 고온에 노출되며, 이때 원자재가 휘거나 변형되지 않는 내열성이 요구된다.

최근에는 컴퓨터와 통신기술의 발전으로 전자기기에서 신호의 전달속도가 중요한 파라미터가 되었으며, 이에 따라 PCB에서 부품과 배선 간의 임피던스(Impedance)의 정합이 중요한 특성이 되었다.

PCB는 반도체와는 달리 수동부품이다. 따라서 주로 능동소자인 반도체 집적회로와 경박단소화가 특징인 전자제품의 기술 발전에 따라 그것을 수용하는 방향으로 발전해 왔다.

반도체의 집적도가 증가함에 따라 PCB의 배선밀도도 높아지고 있으며, HDI(High Density Interconnection) 테크롤러지라는 말이 첨단 PCB를 일컫는 대명사가 되었다.

PCB의 배선밀도를 높이기 위해서 배선의 미세화(Fine Pattern), 홀 크기의 축소(Small Hole) 등이 진행되고 있으며, 특히 최근에 전자제품이 소형화, 박판화, 고밀도화, 팩키지(package)화 및 개인휴대화로 경박단소화되는 추세에 따라 다층 인쇄회로기판 역시 미세패턴(fine pattern)화, 소형화 및 팩키지화가 동시에 진행되고 있다.

이에 다층 인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다.

또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이 기술을 요하게 된다.

인쇄회로기판에는 절연기판의 한쪽면에만 배선을 형성한 단면 PCB, 양쪽면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다.

MLB는 배선 영역을 확대하기 위해 배선이 가능한 층을 추가로 형성한 것이다. 구체적으로, MLB는 내층과 외층으로 구분되며 내층의 재료로서 박판코어(Thin Core;T/C)를 사용하고, 외층과 내층을 프리플렉으로 접착한 구조의 4층 MLB(내층 2층, 외층 2층)가 기본이다. 즉, 다층 인쇄회로기판은 최소 4층 이상이다. 회로의 복잡도 증가에 따라 6층, 8층, 10층 이상으로 구성되기도 한다.

내층에는 전원회로, 접지회로, 신호회로 등을 형성하며, 내층과 외층간 또는 외층 사이에는 프리플렉을 끼워 넣어 절연과 접착을 행한다. 이때, 각 층의 배선은 비아홀(도통홀)을 이용하여 연결한다.

종래 다층의 인쇄회로기판을 제조하는 방법으로는, 내층회로가 형성된 기판에 절연 접착층으로서 유리 직물에 에폭시 수지를 함침하여 스테이지화한 프리프레그 시트를 몇장 적층하고 프레스하여 도통홀(through-hole)에 의해 층간 도통을 실시하는 방법이 사용되어 왔다.

그러나, 이 방법은 대규모 설비 및 장시간이 요구되는 등의 문제를 갖고 있었다. 상기 문제를 해결하기 위한 방법으로 내층회로가 형성된 기판의 도체층 위에 유기절연층을 교대로 적층하는 빌드업 방식이 제안되어 왔다.

빌드업 다층 인쇄회로기판은 여러 방법으로 제조될 수 있는데, 일반적으로 양면에 동박이 코팅된 동박적층판(copper clad laminate; CCL)의 양면에 통상의 사진식각(photoetching)을 통해 인쇄회로패턴을 형성하여 내층회로를 마련한다.

그 후, 상기 내층회로가 형성된 CCL상에는, 일측면에 레진(resin)이 부착된 동박(resin coated copper foil; RCC)을 적치시키고 이를 가열 및 가압하는 RCC 공법 및 액상의 절연재를 인쇄방법으로 도포하여 형성하는 액상코팅법 등을 통해 절연층을 형성하고, 상기 적층된 기판의 소정 위치에 비어홀(via hole)을 가공하여 무전해도금(electroless plating)한다.

이후 도금된 기판은 통상의 사진식각을 통해 패턴을 마련하여 외층회로층을 형성하고, 최종적으로 패턴상에는 다시 포토 레지스트층(photoresist layer)을 형성한다.

또한 기판내에 형성되는 비아홀은 가공방식에 따라 2가지로 분류될 수 있다. 하나는 비아홀을 화학적인 에칭(chemical etching)으로 형성하는 방법이며, 다른 하나는 비아홀을 레이저(laser)에 의해 가공하는 방법이다. 최근 기판의 비아홀 가공은 화학적인 에칭방법에 비해 레이저 가공에 의한 방법을 주로 이용하고 있다.

한편, 종래 기술에 따른 다층 회로기판을 형성하는 경우에 도금 도통홀(PTH; Plated Through Hole)에 절연성 페이스트가 충진되어 있으며 이에 대한 활용 방안이 요구되어 왔다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 안출된 것으로서, 도금 도통홀에 절연성 페이스트를 충진한 후에 충진된 절연성 페이스트에 또 다른 도통홀을 형성하여 층간에 이중 접속을 제공함으로 회로의 밀집도를 향상시키고 제품의 성능을 향상시킬 수 있도록 하는 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 동박적층판(copper clad laminate; CCL)에 도금 도통홀을 만들고 내층 회로를 형성하는 제 1 단계; 상기 도금 도통홀에 절연성 페이스트를 충진하고, 충진 페이스트에 층간 접속을 위한 비아홀을 형성하는 제 2 단계; 상기 제 2 단계에서 형성된 비아홀에 도전성을 부여하고, 상기 동박적층판의 양면에 절연층을 형성하는 제 3 단계; 내층과 외층간의 전기 접속 역할을 하는 블라인드 비아홀을 가공하고, 도금 공정에 의해 층간 도전성을 부여하는 제 4 단계; 및 외층회로를 형성한 후에 빌드업 공정을 반복하여 적층하는 제 5 단계를 포함하여 이루어진 것을 특징으로 한다.

이제, 도 1a 이하의 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.

도1a 내지 1l에는 본 발명에 따른 빌드업(build-up) 방식에 따른 MLB의 제조 방법이 도시되어 있다. 빌드업 방식이라 함은 말 그대로 먼저 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조 방법을 말한다.

도1a는 가공되기 전의 동박 적층판(CCL;Copper Clad Laminate)(101)의 단면도이다. 절연층(103)에 동박(102)이 입혀져 있다. 동박 적층판이라 함은 일반적으로 인쇄회로기판의 제조되는 원판으로서 절연층에 얇게 구리를 입힌 얇은 적층판을 말한다.

동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.

유리/에폭시 동박적층판은 유리 섬유에 에폭시 수지(Epoxy Resin:수지와 경화제의 배합물)를 침투시킨 보강기재와 동박으로 만들어진다. 유리/에폭시 동박적층판은 보강기재에 따라 구분되는데, 일반적으로 FR-1∼FR-5와 같이 NEMA(National Electrical Manufacturers Association: 국제전기공업협회)에서 정한 규격에 의해 보강기재와 내열성에 따른 등급이 정해져 있다. 이들 등급 중에서, FR-4가 가장 많이 사용되고 있으나, 최근에는 수지의 Tg(유리전이 온도) 특성 등을 향상시킨 FR-5의 수요도 증가하고 있다.

도1b에서, 동박적층판(101)에 드릴링 가공에 의해 층간 접속을 위한 비아홀(104)을 형성한다.

도1c에서, 무전해 동도금 및 전해 동도금을 행한다. 이때, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행한다. 전해 동도금에 앞서 무전해 동도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.

그리고 나서, 비아홀(104)의 내벽에 형성된 무전해 및 전해 동도금층(105)을 보호하기 위해 페이스트(106)를 충진한다. 페이스트는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다. 그러나, 이와 같은 페이스트 충진 과정은 MLB의 제조 목적에 따라 생략될 수 있다.

도1c에는, 설명을 위해 무전해 동도금 층 및 전해 동도금층(105)이 구별되지 않고 하나의 층으로 도시되어 있다.

그리고 나서, 도1d에서, 내층 회로의 회로 패턴 형성을 위한 에칭 레지스트(107)의 패턴을 형성한다.

레지스트 패턴을 형성하기 위해서는 아트워크 필름에 인쇄된 회로 패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트워크 필름에 인쇄된 회로 패턴을 드라이 필름으로 전사하는 방식이다. 최근에는 드라이 필름 대신에 LPR(Liquid Photo Resist)을 사용하기도 한다.

회로 패턴이 전사된 드라이 필름 또는 LPR은 에칭 레지스트(107)로서 역할을 하게 되고, 기판을 에칭액에 담가 주면, 도1e에 도시된 바와 같이, 회로 패턴이 형성된다.

회로 패턴을 형성하고 나면, 여기에 내층 회로가 제대로 형성되었는가를 검사하기 위해 AOI(Automatic Optical Inspection)등의 방법으로 회로의 외관을 검사하고, 흑화(Black Oxide) 처리 등의 표면처리를 행한다.

AOI(Automatic Optical Inspection)는 자동으로 PCB의 외관을 검사하는 장치이다. 이 장치는 영상 센서와 컴퓨터의 패턴 인식 기술을 이용하여 기판의 외관상태를 자동으로 검사한다. 영상센서로 검사대상 회로의 패턴정보를 읽어 들인 후 이를 기준데이터와 비교하여 불량을 판독한다.

AOI 검사를 이용하면, 랜드(PCB의 부품이 실장될 부분)의 에뉼러 링(Annular ring)의 최소치 및 전원의 접지 상태까지 검사할 수 있다. 또한, 배선패턴의 폭을 측정할 수 있고 홀의 누락도 검사할 수 있다. 다만 홀 내부의 상태를 검사하는 것은 불가능하다.

흑화처리는 배선패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 및 내열성의 강화를 위해 행하는 공정이다.

도 1f에서, 충진 페이스트에 드릴링 가공에 의해 층간 접속을 위한 비아홀(108)을 형성한다. 이후에, 드릴링 가공에 의해 형성된 비아홀(108)에 층간 접속을 위해 무전해 동도금 및 전해 동도금을 행하거나, 도전성 페이스트를 충진하여 도전성을 부여한다.

도1g에서, 드릴링 가공에 의해 형성된 비아홀(108)에 도전성 페이스트(Conductive Paste)(109)를 충진하여 도전성을 부여하는 방법을 보여준다. 도전성 페이스트(109)는 금속 입자를 수지와 혼합한 것으로 이를 스크린 인쇄법으로 비아홀(108)에 충진하여 경화시키면 금속입자끼리 접촉하여 동도금과 동일한 효과를 얻을 수 있다. 도전성 페이스트(109)로서 은 입자를 사용하면 이 홀을 STH(Silver Through Hole)라 하며, 최근에는 은보다 가격이 저렴한 동 입자를 사용한 도전성 페이스트(109)가 많이 사용된다.

도1h에서, 기판의 양면에 RCC(Resin Coated Copper)를 적층한다. RCC는 수지층(110)의 한쪽 면에만 동박층(111)이 형성된 기판으로서, 수지층(110)은 회로층 간의 절연체 역할을 한다.

도1i에서, 내층과 외층간의 전기 접속 역할을 하는 블라인드 비아홀(112, 113)을 가공한다. 이 블라인드 비아홀(112, 113)은 기계적 드릴링을 사용할 수도 있으나, 관통홀을 가공할 때보다 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO₂ 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO₂ 레이저는 절연층만 가공할 수 있는 레이저이다.

도1j에서, 도금 공정에 의해 외층(114)을 적층한다.

도1k에서, 위 도1j에서 적층한 외층(114)에 전술한 내층의 회로 패턴 형성 방법과 마찬가지 방법을 사용하여 외층에 회로 패턴을 형성한다. 그리고 나서, 내층 회로 패턴을 형성한 후와 마찬가지로, 다시 회로 검사 및 표면 처리를 행한다.

도1l에서, 기판의 양면에 추가적인 외층 적층을 위한 RCC를 적층한다. 이 RCC는 역시 수지층(115) 및 한쪽 면에 동박층(116)을 포함하고, 수지층(115)은 다른 회로층과의 절연체 역할을 한다.

이후에, 전술한 바와 같은 레이저 드릴링에 의해 원래 외층과 추가 외층간의 접속을 위한 블라인드 비아홀 등을 가공하고, 도금 공정에 의해 추가적인 외층을 적층하며, 추가된 외층에 전술한 방법에 따라 회로 패턴을 형성하고, 회로 검사 및 표면 처리를 실시한다.

더 많은 층수의 인쇄회로기판을 만드는 경우에는 위와 같은 적층, 회로 패턴 형성, 회로 검사 및 표면 처리를 추가적으로 반복해 나가게 된다.

다 적층하였으면, 최종적으로 형성된 회로에 포토 솔더 레지스트를 도포하고, Ni/Au층을 도금하면 6층짜리 MLB가 완성된다.

다른 기판이나 칩과 접속될 부분을 제외한 나머지 부분에 포토 솔더 레지스트(PSR) 패턴을 형성하고, 여기에 Ni/Au를 도금하면, 상기 포토 솔더 레지스트 패턴이 도금 레지스트로 작용하여 다른 기판이나 칩과 접속될 부분에만 Ni/Au가 도금된다. 먼저 Ni을 도금하고 그 위에 Au를 도금한다. 이는 기판에 대한 최종적 마무리로서, 솔더 레지스트로 덮이지 않고 노출된 동박부위가 산화되는 것을 방지하고, 실장되는 부품의 납땜성을 향상시키며, 좋은 전도성을 부여하기 위한 것이다.

도 2는 본 발명의 일실시예에 따른 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법의 흐름도이다.

도 2를 참조하면, 본 발명의 일실시예에 따른 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법은, CCL 제공 과정(단계 S110), 드릴 가공 과정(단계 S112), 동도금 과정(단계 S114), 도금 도통홀에 충진하는 과정(단계 S116), 드릴 가공 과정(단계 S118), 도금/페이스트 충진 과정(단계 S120), RCC 적층 과정(단계 S122), 블라인드 비아홀 가공(단계 S124), 외층 적층 과정(단계 S126), 회로 패턴 형성 과정(단계 S128), 회로검사 및 표면처리 과정(단계 S130)을 포함하여 이루어진다.

CCL 제공 과정(단계 S110)에서는 가공되기 전의 동박 적층판(CCL;Copper Clad Laminate)을 제공하며, 동박 적층판은 절연층에 동박이 입혀져 있다.

드릴 가공 과정(단계 S112)에서는 드릴링 가공에 의해 층간 접속을 위한 비아홀을 형성한다.

동도금 과정(단계 S114)에서는 무전해 동도금 및 전해 동도금으로 이루어져 있으며, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행한다.

도금 도통홀에 충진하는 과정(단계 S116)에서는 비아홀의 내벽에 형성된 무전해 및 전해 동도금층을 보호하기 위해 페이스트를 충진한다.

드릴 가공 과정(단계 S118)에서는 충진 페이스트에 드릴링 가공에 의해 층간 접속을 위한 비아홀을 형성한다.

도금/페이스트 충진 과정(단계 S120)에서는 충진 페이스트에 드릴링 가공에 의해 층간 접속을 위한 비아홀에 무전해 동도금 및 전해 동도금을 행하거나, 도금법 외에 도전성 페이스트(Conductive Paste)를 비아홀 안에 충진하여 도전성을 부여한다.

RCC 적층 과정(단계 S122)에서는 기판의 양면에 RCC(Resin Coated Copper)를 적층한다. RCC는 수지층의 한쪽 면에만 동박층이 형성된 기판으로서, 수지층은 회로층 간의 절연체 역할을 한다.

블라인드 비아홀 가공(단계 S124)에서는 내층과 외층간의 전기 접속 역할을 하는 블라인드 비아홀을 가공하며, 외층 적층 과정(단계 S126)에서는 도금 공정에 의해 외층을 적층한다.

회로 패턴 형성 과정(단계 S128)에서는 전술한 내층의 회로 패턴 형성 방법과 마찬가지 방법을 사용하여 외층에 회로 패턴을 형성하며, 회로검사 및 표면처리 과정(단계 S130)에서는 내층 회로 패턴을 형성한 후와 마찬가지로, 다시 회로 검사 및 표면 처리를 행한다.

이상에서 설명한 것은 본 발명에 따른 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

상술한 바와 같은 본 발명에 따르면, 전기적으로 사용되지 않은 절연성 페이스트로 충진된 도금 도통홀을 드릴로 가공하여 가공된 도금 도통홀의 내부를 도금하거나 도전성 페이스트로 충진하여 전기적으로 도통되도록 가공함으로써 회로의 밀집도를 향상시키고 제품의 성능을 향상시키는 효과가 있다.

도 1a ~ 도 1l은 본 발명의 일실시예에 따른 이중도통홀이 구비된 다층 인쇄회로기판의 제조 방법에 따라 제조된 각 단계별 상태를 나타낸 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

101 : 동박 적층판(CCL;Copper Clad Laminate) 102 : 동박

103 : 절연층 104 : 비아홀

105 : 무전해 및 전해 동도금층 106 : 페이스트

107 : 에칭 레지스트 108 : 비아홀

109 : 페이스트 110 : 수지층

111 : 동박층 112, 113 : 블라인드 비아홀

114 : 무전해 및 전해 동도금층 115 : 수지층

116 : 동박층

Claims

동박적층판(copper clad laminate; CCL)에 도금 도통홀을 만들고 내층 회로를 형성하는 제 1 단계;

상기 도금 도통홀에 절연성 페이스트를 충진하고, 충진 페이스트에 층간 접속을 위한 비아홀을 형성하는 제 2 단계;

상기 제 2 단계에서 형성된 비아홀에 도전성을 부여하고, 상기 동박적층판의 양면에 절연층을 형성하는 제 3 단계;

내층과 외층간의 전기 접속 역할을 하는 블라인드 비아홀을 가공하고, 도금 공정에 의해 층간 도전성을 부여하는 제 4 단계; 및

외층회로를 형성한 후에 빌드업 공정을 반복하여 적층하는 제 5 단계를 포함하여 이루어진 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법.
제 1 항에 있어서,

상기 제 2 단계의 충진 페이스트에 층간 접속을 위한 비아홀은, 화학적인 에칭(chemical etching)을 사용하여 형성하는 것을 특징으로 하는 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법.
제 1 항에 있어서,

상기 제 2 단계의 충진 페이스트에 층간 접속을 위한 비아홀은, 레이저 가공에 의하여 형성하는 것을 특징으로 하는 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법.
제 1 항에 있어서,

상기 제 3 단계의 형성된 비아홀에 도전성을 부여하는 과정은, 충진 페이스트에 드릴링 가공에 의해 형성된 층간 접속을 위한 비아홀에 무전해 동도금 및 전해 동도금을 행하여 도전성을 부여하는 것을 특징으로 하는 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법.
제 1 항에 있어서,

상기 제 3 단계의 형성된 비아홀에 도전성을 부여하는 과정은, 충진 페이스트에 드릴링 가공에 의해 형성된 층간 접속을 위한 비아홀에 도전성 페이스트(Conductive Paste)를 충진하여 도전성을 부여하는 것을 특징으로 하는 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법.
제 5 항에 있어서,

상기 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb의 금속중 어느 하나를 단독 또는 합금 형식으로 유기 접착제와 혼합한 것을 특징으로 하는 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법.