KR101158226B1 - 다층 인쇄 회로 기판 및 이의 제조방법 - Google Patents

다층 인쇄 회로 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101158226B1
KR101158226B1 KR1020100131445A KR20100131445A KR101158226B1 KR 101158226 B1 KR101158226 B1 KR 101158226B1 KR 1020100131445 A KR1020100131445 A KR 1020100131445A KR 20100131445 A KR20100131445 A KR 20100131445A KR 101158226 B1 KR101158226 B1 KR 101158226B1
Authority
KR
South Korea
Prior art keywords
copper foil
printed circuit
circuit
multilayer printed
circuit board
Prior art date
Application number
KR1020100131445A
Other languages
English (en)
Inventor
배경윤
김희주
김대근
이지원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100131445A priority Critical patent/KR101158226B1/ko
Application granted granted Critical
Publication of KR101158226B1 publication Critical patent/KR101158226B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936Marks, inscriptions, etc. for information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄 회로 기판 및 그 제조방법에 관한 것으로서, 상세하게는 외형 가공시 가공되는 슬릿부의 표면에 형성된 동박을 패턴화함으로써 내층 기판 제조 공정에서 발생된 불량에 대한 표식의 식별과정에 있어 오류를 방지할 수 있는 다층 인쇄 회로 기판 및 그 제조방법을 제공한다.

Description

다층 인쇄 회로 기판 및 이의 제조방법{MULTI LAYERED BOARD AND MANUFACTURING METHOD OF THE SAME}
본 발명은 다층 인쇄 회로 기판 및 그 제조방법에 관한 것으로서, 상세하게는 외형 가공시 가공되는 슬릿부의 표면에 형성된 동박을 패턴화함으로써 내층 기판 제조 공정에서 발생된 불량에 대한 표식의 식별과정에 있어 오류를 방지할 수 있는 다층 인쇄 회로 기판 및 그 제조방법을 제공한다.
전자기기의 슬림화 및 고성능화 추세에 따라 다층 인쇄 회로 기판도 소형화, 박형화, 고기능화가 이루어지는 추세에 따라 다층 인쇄 회로 기판 역시 미세패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있다.
이에 다층 인쇄 회로 기판의 미세패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다. 또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄 회로 기판의 설계가 복잡해지고 고난이도의 기술을 요하게 된다.
인쇄 회로 기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 인쇄 회로 기판, 양쪽 면에 배선을 형성한 양면 인쇄 회로 기판 및 다층으로 배선한 다층 인쇄 회로 기판(다층 인쇄 회로 기판: Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 인쇄 회로 기판을 사용하였으나, 최근에는 회로의 복잡도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 인쇄 회로 기판 또는 다층 인쇄 회로 기판을 사용하는 것이 일반적이다.
본 발명은 이들 중 다층 인쇄 회로 기판 및 이의 제조 방법에 관한 것으로서, 다층 인쇄 회로 기판은 배선 영역을 확대하기 위해 배선이 가능한 층을 추가로 형성한 것이다.
구체적으로, 다층 인쇄 회로 기판은 내층과 외층으로 구분되며 내층의 재료로서 박판코어(Thin Core; T/C)를 사용하고, 외층과 내층을 프리프레그로 접착한 구조의 4층 다층 인쇄 회로 기판(내층2층, 외층 2층)이 기본이다. 즉, 다층 인쇄 회로 기판은 최소 4층 이상이다. 회로의 복잡도 증가에 따라 6층, 8층, 10층 이상으로 구성되기도 한다.
내층에는 전원회로, 접지회로, 신호회로 등을 형성하며, 내층과 외층간 또는 외층 사이에는 프리프레그를 끼워 넣어 절연과 접착을 행한다. 이때, 각 층의 배선은 비아홀(도통홀)을 이용하여 연결한다.
다층 인쇄 회로 기판은 배선밀도를 획기적으로 늘릴 수 있다는 큰 장점이 있으나, 그만큼 제조 공정이 복잡하게 되는 어려움이 있다. 특히 내층은 빌드업 방식에 따른 경우 공정이 완료되면 변형이 불가능하므로 내층에 오류가 있는 경우 완성된 모든 제품이 불량으로 되어 버린다. 이러한 오류를 미연에 방지하기 위해 많은 검사장치가 개발되어 사용되고 있지만, 내층의 오류를 불량으로 판정한 이후, 제조 과정에서 이미 불량으로 판정된 제품에 대한 불필요한 가공, 검사로 인한 비용을 줄이기 위해, 특히 적층 성형 이전의 내층 제조 공정에서 발생한 양품과 불량품에 대한 표식의 식별오류를 최소화하기 위한 설계가 필요하게 되었다.
본 발명은 상기한 요구를 만족시키기 위한 다층 인쇄 회로 기판 및 이의 제조방법을 제공하는데 목적이 있는 것으로서, 상세하게는 외형 가공시 가공되는 슬릿부의 표면에 형성된 동박을 패턴화함으로써 내층 기판 제조 공정에서 발생된 불량에 대한 표식의 식별과정에 있어 오류를 방지할 수 있는 다층 인쇄 회로 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 과제를 달성하기 위하여, 본 발명의 다층 인쇄 회로 기판은, 외형 가공시 가공되는 슬릿부의 표면에 형성된 동박이 패턴화된 것을 포함한다.
여기에서, 상기 슬릿부의 표면에 형성된 동박의 패턴은 블록, 메쉬, 도트 모양 중 어느 하나일 수 있다.
한편, 본 발명의 다층 인쇄 회로 기판의 제조방법은 내층 회로 형성시, 슬릿부의 표면에도 패턴화된 동박을 형성하는 단계를 포함한다.
여기에서, 상기 슬릿부의 표면에 형성된 동박의 패턴은 블록, 메쉬, 도트 모양 중 어느 하나일 수 있다.
본 발명의 다층 인쇄 회로 기판에 의하면, 슬릿부의 표면에 동박을 패턴화 하여 형성함으로써, 동박처리되지 않은 부분은 비쳐보이기 때문에 적층 성형 이후에도 동박의 산화처리(흑화처리)에 제약받지 않고 내층 제조 공정에서 발생한 양품과 불량품에 대한 표식을 육안으로 식별이 가능하게 하여, 이미 불량으로 판정된 제품에 대한 불필요한 검사작업, 가공 등으로 인한 비용과 시간의 손실을 줄일 수 있다는 효과가 있다.
도 1은 본 발명에 의한 다층 인쇄 회로 기판에 속하는 내층 기판으로서, 외형 가공시 가공되는 슬릿부를 나타낸 것이다.
도 2 내지 5는 본 발명에 의한 본 발명에 의한 다층 인쇄 회로 기판으로서, 내층 기판의 슬릿부 표면의 동박이 패턴화되어 형성된 것을 나타낸 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 상세히 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예의 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
먼저, 본 발명의 다층 인쇄 회로 기판은, 슬릿부 표면의 동박이 패턴화되어 형성된 것을 포함하는바, 이를 도 1 내지 도 5에 나타내었다.
도 1을 참고하면, 외형 가공시 가공되는 슬릿부(10)를 나타낸 것으로서, 통상적으로는 내층 회로 패턴의 형성시 에칭 패턴이 형성되지 않으므로, 동도금이 그대로 남아 있어, 이후 산화 처리시 검게 변하여 슬릿부(10)는 전체적으로 검게 변하게 된다.
도 2 내지 도 5는 본 발명에 의한 다층 인쇄 회로 기판으로서, 내층 기판의 슬릿부 표면의 동박이 패턴화되어 형성된 것을 나타낸 것이다.
내층 회로 패턴을 형성할 때, 외형 가공시 가공되는 슬릿부(10)에도 메쉬, 블록, 도트 형상의 에칭 패턴을 형성함으로써, 내층 노광 후 슬릿부의 동도금이 메쉬(도 2), 블록(도 3), 도트(도 4, 도 5) 형상으로 패턴화되어 형성되도록 한다.
한편, 본 발명의 슬릿부 표면의 동박이 패턴화되어 형성된 다층 인쇄 회로 기판의 제조방법은 다음과 같다.
먼저, 동박 적층판을 준비한다(S10). 가공되기 전의 동박 적층판(CCL;Copper Clad Laminate)은 절연층에 동박이 입혀져 있는 것으로, 일반적으로 인쇄 회로 기판의 제조되는 원판으로서 절연층에 얇게 구리를 입힌 얇은 적층판을 말한다.
동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB
제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
유리/에폭시 동박적층판은 유리 섬유에 에폭시 수지(Epoxy Resin:수지와 경화제의 배합물)를 침투시킨 보강기재와 동박으로 만들어진다. 유리/에폭시 동박적층판은 보강기재에 따라 구분되는데, 일반적으로 FR-1~FR-5와 같이 NEMA(National Electrical Manufacturers Association: 국제전기공업협회)에서 정한 규격에 의해 보강기재와 내열성에 따른 등급이 정해져 있다. 이들 등급 중에서, FR-4가 가장 많이 사용되고 있으나, 최근에는 수지의 Tg(유리전이 온도) 특성 등을 향상시킨 FR-5의 수요도 증가하고 있다.
다음으로, 상기 동박 적층판을 절단하고 기준홀을 형성한다(S20). 동박 적층판은 보통 900×1,200mm, 좀 더 큰 것은 1,000×1,200mm의 사이즈를 갖는 원판이 거래되는바, 공정 설비에 맞도록 적정한 치수, 일반적으로 405×510mm 또는 510×610mm으로 절단 가공된다. 이렇게 가공된 동박 적층판은 노광 및 적층시 용이하도록 기준홀을 형성한다. 기준홀 형성과정은 통상적인 방법에 의한다.
다음으로, 기준홀이 형성된 동박 적층판에 회로를 형성한다(S30).
여기에서 회로 형성 공정은 다시 전처리 공정(S31), 드라이 필름 적층 공정(S32), 드라이 필름 노광 공정(S33), 드라이 필름 현상 공정(S34), 에칭 공정(S35), 드라이 필름 박리 공정(S36)으로 세분화할 수 있다.
상기 전처리 공정(S31)은 동박 적층판의 동박 표면상에 조도(roughness)를 형성하여 드라이 필름과의 접착력을 증대시키기 위한 공정으로, 기계적 연마 또는 화학적 연마에 의하여 표면조도가 0.5~1.5㎛가 되도록 한다.
상기 드라이 필름 적층 공정(S32)은 조도가 형성된 동박 적층판에 에칭시 회로를 보호하기 위하여 드라이 필름을 적층하는 공정으로, 여기에서 드라이 필름은 포토 레지스트라고도 하며, 자외선과 반응하여 경화하는 부분(photosensitive layer)를 포함한다.
상기 드라이 필름 노광 공정(S33)은 동박 적층판 표면에 적층된 드라이 필름 위에 아트워크 필름을 올려놓고 자외선을 조사(노광)하여 회로 이미지를 형성하는 공정으로, 본 발명에서는 본 공정에서 아트워크 필름을 이용하여 슬릿부에도 메쉬, 블록, 도트 형상의 패턴이 형성되도록 한다.
상기 드라이 필름 현상 공정(S34)은 노광 후 빛을 받지 않은 부분(미경화)을 현상액을 이용하여 제거하는 공정으로, 탄산나트륨 또는 탄산칼륨을 포함하는 현상액으로 미경화된 부분을 제거하여 현상 후 경화된 드라이 필름만 남도록 한다.
상기 에칭 공정(S35)은 회로를 형성하기 위하여 드라이 필름 현상 후 동박 위에 드라이 필름이 남겨져 있지 않은 부분을 에칭액으로 제거하는 공정으로, 에칭액으로서 염화제2구리 또는 염화철을 사용하여 에칭하면 경화된 드라이 필름이 남아있는 부분만 회로가 형성되는데, 이 때 슬릿부에도 드라이 필름이 남아있지 않은 부분은 에칭되어, 의도한 패턴(메쉬, 블록, 도트 형상)의 동박층이 남아있게 된다.
상기 드라이 필름 박리 공정(S36)은 에칭시 보호막 작용을 한 드라이 필름을 알칼리 용액을 이용하여 제거하는 공정으로, 박리액으로 수산화나트륨 또는 수산화칼륨을 사용한다. 드라이 필름 박리 후에는 패턴화된 동박층(회로 패턴)이 노출된다.
회로 패턴을 형성하고 나면, 여기에 내층 회로가 제대로 형성되었는가를 검사하기 위해 AOI(Automatic Optical Inspection) 등의 방법으로 회로의 외관을 검사하고, 흑화(Black Oxide) 처리 등의 표면처리를 행한다(S40).
AOI(Automatic Optical Inspection)는 자동으로 PCB의 외관을 검사하는 장치이다. 이 장치는 영상 센서와 컴퓨터의 패턴인식 기술을 이용하여 기판의 외관상태를 자동으로 검사한다. 영상센서로 검사대상 회로의 패턴정보를 읽어 들인 후 이를
기준데이터와 비교하여 불량을 판독한다.
AOI 검사를 이용하면, 랜드(PCB의 부품이 실장될 부분)의 에뉼러 링(Annular ring)의 최소치 및 전원의 접지 상태까지 검사할 수 있다. 또한, 배선패턴의 폭을 측정할 수 있고 홀의 누락도 검사할 수 있다. 다만 홀 내부의 상태를 검사하는 것은 불가능하다. 이 때 결함이 있는 기판에 표식을 하여 둠으로써 추후 흑화 처리된 기판이라도 외층 검사 시, 슬릿부에 형성된 일정 형상의 패턴을 통하여 내부를 볼 수 있으므로, 이미 불량으로 판정된 제품에 대한 불필요한 검사작업, 가공 등으로 인한 비용과 시간의 손실을 줄일 수 있게 된다.
흑화처리는 배선패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 및 내열성의 강화를 위해 산화함으로써 검게 처리하는 공정으로, 본 발명에 의하면 슬릿부의 표면 전체가 산화되어 흑화처리되는 것이 아니라, 패턴화되어 흑화처리되므로 산화되지 않은 부분을 통하여 내부를 볼 수 있게 된다.
다음으로, 회로가 형성된 내층 기판을 다층 기판으로 만들기 위하여 동박 적층판, 프리프레그 및 동박을 쌓아 올리고 진공 프레스를 이용하여 가열/가압함으로써 접합시킨 다음, 내층에 형성되어 있는 기준홀을 드릴링한다(S50).
여기에서 드릴 가공시 밀려 올라온 드릴 버(Drill Bur)를 브러시 등을 사용하여 제거하고, 마찰에 의해 홀 벽에 달라붙은 스미어를 과망간산 약품으로 녹여 제거한다.
다음으로, 상기 드릴을 통해 형성된 기준홀을 동도금을 통해 층간을 전기적으로 연결한다(S60).
여기에서 도금 방법으로는 무전해(화학적) 도금 및 전해(전기적) 도금 방법이 있는데, 일반적으로는 드릴 시 노출된 홀 내벽과 표면에 무전해 동도금 후 전해 동도금을 통하여 회로의 두께를 형성한다.
다음으로, 전술한 내층의 회로 패턴 형성 방법과 마찬가지 방법을 사용하여 외층에 회로패턴을 형성한다(S70). 그리고 나서, 내층 회로 패턴을 형성한 후와 마찬가지로, 다시 회로 검사 및 표면 처리를 행한다.
이 때 회로 검사는 외층 검사라고도 하는데, 패턴화된 슬릿부에서 산화되지 않은 부분을 통하여 내부를 볼 수 있으므로 이미 불량으로 판정된 제품에 대한 불필요한 검사작업, 가공 등으로 인한 비용, 시간면의 손실을 줄일 수 있게 된다.
많은 층수의 인쇄 회로 기판을 만드는 경우에는 위와 같은 적층, 회로 패턴 형성, 회로 검사 및 표면 처리를 추가적으로 반복해 나가게 된다.
적층과정이 완료되면, 최종적으로 형성된 회로에 포토 솔더 레지스트를 도포하고, 건조한 다음에 노광, 현상 및 경화하여 포토 솔더 레지스트를 인쇄한다(S80).
포토 솔더 레지스트 인쇄가 완료되면, 내마모성, 내열성, 내식성, 전기 전도성 등의 기능 향상을 목적으로 부품이 실장될 패드 표면을 도금하여 표면처리한다(S90).
다음으로 최종 표면처리가 완료된 제품을 고객이 요구하는 사양에 맞게 시트나 피스 형태로 가공한다(S100). 여기에서 본 발명의 슬릿부가 제거되는데, 일반적으로는 금형가공법 또는 라우터 가공법에 의한다. 라우터 가공법은 생산성이 낮지만 외형 변경시 대응이 쉬워 제품별로 대응이 가능하다는 점에서 다품종 소량 생산에 적합하고, 금형 가공법은 생산성이 높은 대신 외형 변경시 대응이 어렵다는 점에서 소품종 대량 생산에 적합하다.
이 후 전기 검사, 외관 검사, 출하 검사 등의 통상적인 검사과정을 거쳐 소비자에게 전달하기 위한 최종 제품이 완성된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재되는 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 다층 인쇄 회로 기판에 있어서,
    내층 기판의 회로 패턴 외형 가공시 상기 회로 패턴 외곽을 따라 형성된 슬릿부의 표면에 블록, 메쉬, 도트 모양 중 어느 하나 이상의 동박이 패턴화된 것을 포함하는 다층 인쇄 회로 기판.
  2. 삭제
  3. 다층 인쇄 회로 기판의 제조방법에 있어서,
    동박 적층판을 준비하는 단계;
    상기 동박 적층판을 절단하고 기준홀을 형성하는 단계;
    상기 기준홀이 형성된 상기 동박 적층판에 내층 회로를 형성하는 단계;
    상기 회로의 외곽을 따라 형성된 상기 슬릿부 표면의 동박이 패턴화되는 단계;
    상기 회로의 외관을 검사하고, 상기 회로 표면에 흑화 표면처리를 수행하는 단계; 및
    상기 회로가 형성된 내층 기판을 적층하고, 상기 내층 기판들을 가열/가압하는 단계;
    를 포함하는 다층 인쇄 회로 기판의 제조방법.
  4. 삭제
  5. 제3항에 있어서,
    상기 내층 회로를 형성하는 단계와 상기 슬릿부 표면의 동박이 패턴화되는 단계 사이에,
    상기 동박 적층판 상에 조도를 형성하기 위한 전처리 단계;
    상기 동박 적층판의 에칭시 회로를 보호하기 위한 드라이 필름을 적층하는 단계;
    상기 드라이 필름 상에 아트워크 필름을 적층하여 노광에 의해 상기 슬릿부의 동박에 블록, 메쉬, 도트 모양 중 어느 하나 이상의 패턴이 형성되는 단계; 및
    상기 드라이 필름을 현상 후 에칭에 의해 상기 패턴이 형성된 동박층이 구비된 회로를 형성하는 단계;
    를 더 포함하는 다층 인쇄 회로 기판의 제조방법
KR1020100131445A 2010-12-21 2010-12-21 다층 인쇄 회로 기판 및 이의 제조방법 KR101158226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100131445A KR101158226B1 (ko) 2010-12-21 2010-12-21 다층 인쇄 회로 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131445A KR101158226B1 (ko) 2010-12-21 2010-12-21 다층 인쇄 회로 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101158226B1 true KR101158226B1 (ko) 2012-06-19

Family

ID=46689200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131445A KR101158226B1 (ko) 2010-12-21 2010-12-21 다층 인쇄 회로 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101158226B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200076611A (ko) * 2018-12-19 2020-06-29 (주)지에쓰씨 라우팅에 의해 격리도가 개선된 안테나 구조물
KR20210047021A (ko) 2019-10-21 2021-04-29 한밭대학교 산학협력단 다층 인쇄회로기판의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223840A (ja) 1999-02-04 2000-08-11 Sharp Corp ビルドアップ多層配線板の製造方法
KR20080004988A (ko) * 2006-07-07 2008-01-10 삼성전기주식회사 인쇄회로기판
KR20100097509A (ko) * 2009-02-26 2010-09-03 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체 소자의 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223840A (ja) 1999-02-04 2000-08-11 Sharp Corp ビルドアップ多層配線板の製造方法
KR20080004988A (ko) * 2006-07-07 2008-01-10 삼성전기주식회사 인쇄회로기판
KR20100097509A (ko) * 2009-02-26 2010-09-03 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체 소자의 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200076611A (ko) * 2018-12-19 2020-06-29 (주)지에쓰씨 라우팅에 의해 격리도가 개선된 안테나 구조물
KR102198286B1 (ko) * 2018-12-19 2021-01-05 (주)지에쓰씨 라우팅에 의해 격리도가 개선된 안테나 구조물
KR20210047021A (ko) 2019-10-21 2021-04-29 한밭대학교 산학협력단 다층 인쇄회로기판의 제조방법

Similar Documents

Publication Publication Date Title
KR100674319B1 (ko) 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR100570856B1 (ko) 병렬적 다층 인쇄회로기판 제조 방법
US8400782B2 (en) Wiring board and method for manufacturing the same
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
US9345142B2 (en) Chip embedded board and method of manufacturing the same
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
JP2006148038A (ja) 高密度プリント基板の製造方法
US8334463B2 (en) Wiring board and method for manufacturing the same
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
US8546698B2 (en) Wiring board and method for manufacturing the same
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR101158226B1 (ko) 다층 인쇄 회로 기판 및 이의 제조방법
KR20070034766A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
KR100601473B1 (ko) 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법
KR100601472B1 (ko) 병렬적 다층 인쇄회로기판 및 그 제조방법
KR101156924B1 (ko) 인쇄회로기판의 제조방법
KR20090104495A (ko) 다층 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8