KR100601473B1 - 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법 - Google Patents

혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100601473B1
KR100601473B1 KR1020040077201A KR20040077201A KR100601473B1 KR 100601473 B1 KR100601473 B1 KR 100601473B1 KR 1020040077201 A KR1020040077201 A KR 1020040077201A KR 20040077201 A KR20040077201 A KR 20040077201A KR 100601473 B1 KR100601473 B1 KR 100601473B1
Authority
KR
South Korea
Prior art keywords
via holes
copper plating
printed circuit
core
circuit board
Prior art date
Application number
KR1020040077201A
Other languages
English (en)
Other versions
KR20060028155A (ko
Inventor
임경환
김동국
김종국
정재엽
양덕진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040077201A priority Critical patent/KR100601473B1/ko
Publication of KR20060028155A publication Critical patent/KR20060028155A/ko
Application granted granted Critical
Publication of KR100601473B1 publication Critical patent/KR100601473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 중심 회로층은 저비용의 빌드업(build-up) 공정을 이용하고, 외부 회로층을 병렬로 제작하여 일괄적층하는 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법에 관한 것이다.
본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법은 (A) 빌드업 방식에 따라, 소정의 회로패턴 및 다수의 비아홀을 포함하는 적어도 4층 구조의 중심 코어를 제공하는 단계; (B) 양면에 소정의 회로패턴이 형성되고 있고, 상기 중심 코어의 비아홀 중 적어도 일부에 대응하는 비아홀이 형성되어 있는 적어도 하나의 외부 코어를 제공하는 단계; (C) 상기 중심 코어의 비아홀과 상기 외부 코어의 비아홀을 전기적으로 연결하기 위하여, 상기 외부 코어의 비아홀에 대응하고 내부에 전도성 페이스트가 충진된 비아홀을 포함하는 절연층으로 이루어진 적어도 하나의 언클레드를 제공하는 단계; 및 (D) 상기 중심 코어의 적어도 일면에 상기 언클래드와 상기 외부 코어를 교대로 배치하여 예비 레이업한 후, 일괄적으로 적층하는 단계;를 포함하는 것을 특징으로 한다.
인쇄회로기판, 빌드업, 일괄적층, ALIVH, B²IT

Description

혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법{Method for fabricating printed circuit board using hybrid build-up process}
도 1은 본 발명의 일실시예에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법의 흐름도이다.
도 2a 내지 도 2q는 도 1의 중심 코어 형성 단계의 흐름을 나타내는 단면도이다.
도 3a 내지 도 3h는 도 1의 외부 코어 형성 단계의 흐름을 나타내는 단면도이다.
도 4a 내지 도 4e는 도 1의 언클래드 형성 단계의 흐름을 나타내는 단면도이다.
도 5a 및 도 5b는 도 1의 일괄 적층 단계의 흐름을 나타내는 단면도이다.
본 발명은 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법에 관한 것으로, 보다 상세하게는 중심 회로층은 저비용의 빌드업(build-up) 공정을 이용하고, 외부 회로층을 병렬로 제작하여 일괄적층하는 인쇄회로기판 제조방법에 관한 것이 다.
최근 전자산업의 급속한 디지털화, 네트워크화 및 첨단화로 인하여 인쇄회로기판 기술도 급속도로 진전하고 있다. 현재 전자기기들의 동향이 경박단소화 됨에 따라 전자기기들의 뼈대라고 할 수 있는 인쇄회로기판 기술도 소형화, 경량화, 박형화, 고기능화 및 고밀도화가 요구되고 있다. 이러한 요구들을 만족시키기 위하여, 인쇄회로기판의 제조방법은 빌드업(build-up) 방법으로 변화되어왔다.
그러나, 인쇄회로기판의 회로패턴이 고밀도화 되어감에 따라, 빌드업 방법은 미세한 회로패턴을 집적하는데 어려움이 있으며, 특히 외층의 회로패턴을 고밀도로 집적하는데 큰 어려움이 발생하는 문제점이 있었다. 따라서, 보다 고밀도의 인쇄회로기판을 제조하기 위하여, 다양한 인쇄회로기판 제조방법이 요구되고 있다.
현재 개발되고 있는 인쇄회로기판 제조방법은 일괄적층 방법, ALIVH(All Layer Inner Via Hole) 방법 및 B2IT(Buried Bump Interconnection Technology) 방법 등이 있다.
이 중에서, 일괄적층 방법은 인쇄회로기판의 전회로층의 회로패턴을 고밀도로 제작할 수 있는 장점이 있다. 그러나, 적층되는 각각의 회로층에 공정비용이 큰 드릴링 공정을 수행해야 하기 때문에, 회로층의 수에 따라 공정비용이 크게 증가하는 문제점이 있었다.
한편, ALIVH 방법은 비아홀 내벽에 동도금 대신에 도전체를 충진하여 접속신뢰성의 향상시킬 수 있는 장점이 있다. 그러나, 순차적으로 적층하여 다층 인쇄회 로기판을 제조하기 때문에, 공정시간이 긴 문제점이 있었다. 또한, 빌드업 방법과 유사하게, ALIVH 방법은 순차적으로 적층하여 회로층을 형성하기 때문에, 빌드업 방법과 같이 회로패턴이 고밀도로 집적된 인쇄회로기판을 제작하는데 한계가 있는 문제점도 있었다.
다른 한편, B2IT 방법은 상술한 ALIVH 방법과 유사한 점이 많기 때문에, 제작된 인쇄회로기판의 특성도 유사하다. 따라서, ALIVH 방법과 같이, B2IT 방법도 공정시간이 길고, 고밀도의 인쇄회로기판을 제작하는데 한계가 있는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 고밀도의 회로패턴(특히, 외층의 회로패턴)을 형성할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.
본 발명의 다른 기술적 과제는 드릴링 공정의 수를 감소시킬 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.
본 발명의 또 다른 기술적 과제는 전체 공정시간을 단축할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법은 (A) 빌드업 방식에 따라, 소정의 회로패턴 및 다 수의 비아홀을 포함하는 적어도 4층 구조의 중심 코어를 제공하는 단계; (B) 양면에 소정의 회로패턴이 형성되고 있고, 상기 중심 코어의 비아홀 중 적어도 일부에 대응하는 비아홀이 형성되어 있는 적어도 하나의 외부 코어를 제공하는 단계; (C) 상기 중심 코어의 비아홀과 상기 외부 코어의 비아홀을 전기적으로 연결하기 위하여, 상기 외부 코어의 비아홀에 대응하고 내부에 전도성 페이스트가 충진된 비아홀을 포함하는 절연층으로 이루어진 적어도 하나의 언클레드를 제공하는 단계; 및 (D) 상기 중심 코어의 적어도 일면에 상기 언클래드와 상기 외부 코어를 교대로 배치하여 예비 레이업한 후, 일괄적으로 적층하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법의 상기 (A) 단계는, (A-1) 양면에 소정의 회로패턴이 형성되어 있는 베이스 기판을 제공하는 과정; (A-2) 상기 베이스 기판의 양면에 절연층을 각각 적층한 후, 상기 절연층을 연결하는 비아홀을 형성하는 과정; (A-3) 상기 절연층 및 상기 비아홀의 내벽에 제 1 동도금층을 형성한 후, 상기 비아홀의 내부에 전도성 또는 비전도성 페이스트를 충진하는 과정; (A-4) 상기 제 1 동도금층 및 상기 전도성 또는 비전도성 페이스트의 노출부분에 제 2 동도금층을 형성하는 과정; (A-5) 상기 제 2 동도금층의 표면에 에칭 레지스트를 도포한 후, 상기 에칭 레지스트를 노광 및 현상하여 소정의 에칭 레지스트 패턴을 형성하는 과정; 및 (A-6) 상기 에칭 레지스트 패턴을 이용하여 상기 제 1 동도금층 및 상기 제 2 동도금층을 에칭함으로써, 상기 에칭 레지스트 패턴에 대응하는 회로패턴을 형성하는 과정;을 포함하는 것이 바람직하다.
본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법의 상기 (B) 단계는, (B-1) 절연수지층의 양면에 동박층이 입혀진 적어도 하나의 베이스 기판을 제공하는 과정; (B-2) 상기 베이스 기판에 상기 중심 코어의 비아홀 중 적어도 일부에 대응하는 비아홀을 각각 형성한 후, 상기 비아홀의 내부가 충진되도록 상기 동박층 및 상기 비아홀의 내부 동도금층을 각각 형성하는 과정; (B-3) 상기 동도금층 표면에 에칭 레지스틀 도포한 후, 상기 에칭 레지스트를 노광 및 현상하여 소정의 에칭 레지스트 패턴을 각각 형성하는 과정; 및 (B-4) 상기 에칭 레지스트 패턴을 이용하여 상기 동도금층을 에칭함으로써, 상기 에칭 레지스트 패턴에 대응하는 회로패턴을 각각 형성하는 과정;을 포함하는 것이 바람직하다.
본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법의 상기 (C) 단계는, (C-1) 절연층의 양면에 보호 필름이 부착된 적어도 하나의 언클래드 자재를 제공하는 과정; (C-2) 상기 언클래드 자재에 상기 외부 코어의 비아홀에 대응하는 비아홀을 각각 형성한 후, 상기 비아홀 내부에 전도성 페이스트를 각각 충진하는 과정; 및 (C-3) 상기 보호 필름을 각각 제거하는 과정;을 포함하는 것이 바람직하다.
본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법의 상기 (A) 단계, (B) 단계 및 (C) 단계는 병렬로 동시에 수행되는 것이 바람직하다.
이하, 도면을 참조하여 본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법을 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 혼합 빌드업 공법을 이용한 인쇄회로기판 제조방법의 흐름도이고, 도 2a 내지 도 2q는 도 1의 중심 코어 형성 단계의 흐름을 나타내는 단면도이며, 도 3a 내지 도 3h는 도 1의 외부 코어 형성 단계의 흐름을 나타내는 단면도이고, 도 4a 내지 도 4e는 도 1의 언클래드 형성 단계의 흐름을 나타내는 단면도이며, 도 5a 및 도 5b는 도 1의 일괄 적층 단계의 흐름을 나타내는 단면도이다.
도 1에 나타낸 바와 같이, 본 발명에 따른 혼합 빌드업 공법을 이용한 인쇄회로기판 제조방법은 중심 코어(central core) 형성 단계(S110), 외부 코어(outer core) 형성 단계(S120), 언클래드(unclad) 형성 단계(S130), 및 중심 코어, 외부 코어 및 언클래드의 일괄적층 단계(S140)를 포함하여 이루어진다.
여기서 중심 코어 형성 단계(S110), 외부 코어 형성 단계(S120) 및 언클래드 형성 단계(S130)는 순차적으로 수행할 수 있으나, 전체 공정시간을 단축하기 위하여 병렬로 동시에 수행하는 것이 바람직하다.
먼저, 중심 코어 형성 단계(S110)를 살펴보면, 도 2a에서와 같이, 절연수지층(111)의 양면에 동박층(112, 112')이 입혀진 동박적층판(copper clad laminate)인 베이스 기판(110)을 준비한다.
여기서 베이스 기판(110)으로 사용된 동박적층판은 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(flexible copper clad laminate), 복합 동박적층판 등을 사용할 수 있다. 그러나, 본 발명에 따른 인쇄회로기판의 제조에서, 유리섬유와 에폭시 수지를 사용한 유리/에폭시 동박적층판 또는 유리섬유와 BT 수지를 사용한 내열수지 동박적층판을 베이스 기판(110)으로 사용하는 것이 바람직하다.
도 2a에서, 2층 구조를 갖는 베이스 기판(110)이 도시되어 있으나, 사용 목적 또는 용도에 따라 내층에 소정의 회로패턴 및 비아홀이 형성된 4층, 6층 및 8층 등의 다층 구조를 갖는 베이스 기판(110)을 사용할 수도 있다.
도 2b에서와 같이, 베이스 기판(110)의 상하 동박층(112, 112')에 드라이 필름(dry film; 120a, 120a')을 각각 도포한다.
도 2c에서와 같이, 소정의 패턴이 인쇄된 아트 워크 필름(art work film; 130a, 130a')을 상하 드라이 필름(120a, 120a')에 각각 밀착시킨 후, 자외선을 조사한다. 이때, 아트 워크 필름(130a, 130a')의 소정의 패턴이 인쇄된 검은 부분(131a, 131a')은 자외선이 투과하지 못하고, 인쇄되지 않은 부분(132a, 132a')은 자외선이 투과하여 아트 워크 필름(130a, 130a') 아래의 드라이 필름(120a, 120a')을 경화시킨다.
도 2d에서와 같이, 아트 워크 필름(130a, 130a')을 제거한 후, 베이스 기판(110)을 현상액에 담그면, 경화되지 않은 드라이 필름(120a, 120a') 부분이 현상액에 의해 제거되고, 경화된 드라이 필름(120a, 120a') 부분만 남아서 에칭 레지스트 패턴(etching resist pattern)을 형성한다. 여기서 현상액은 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3)의 수용액 등을 사용한다.
도 2e에서와 같이, 소정의 패턴이 형성된 드라이 필름(120a, 120a')을 에칭 레지스트로 사용하고, 베이스 기판(110)을 에칭액에 침수시킴으로써, 드라이 필름 (120a, 120a')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박층(112, 112')을 제거한다.
도 2f에서와 같이, 베이스 기판(210)(110)의 상하 양면에 도포된 드라이 필름(120a, 120a')을 박리하여 제거한다. 여기서 드라이 필름(120a, 120a')은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거한다.
상술한 도 2b 내지 도 2f의 과정에서, 에칭 레지스트로 드라이 필름(120a, 120a')을 사용하였으나, 액체 상태의 감광재를 에칭 레지스트로 사용할 수 있다.
이 경우, 자외선에 감광되는 액체 상태의 감광재를 베이스 기판(110)의 동박층(112, 112')에 도포한 후, 건조시킨다. 다음으로, 소정의 패턴이 형성된 아트 워크 필름(130a, 130a')을 이용하여 감광재를 노광 및 현상함으로써, 감광재에 소정의 패턴을 형성한다. 그 다음으로, 소정의 패턴이 형성된 감광재를 에칭 레지스트로 사용하고, 베이스 기판(110)에 에칭액을 분무시킴으로써, 감광재의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박층(112, 112')을 제거한다. 그 후, 감광재를 제거한다. 여기서 액체 상태의 감광재를 코팅하는 방식은 딥 코팅(dip coating) 방식, 롤 코팅(roll coating) 방식, 전기증착(electro-deposition) 방식 등이 있다.
이러한 액체 상태의 감광재를 이용하는 방식은 드라이 필름(120a, 120a')보다 얇게 도포할 수 있으므로, 보다 미세한 회로패턴을 형성할 수 있는 장점이 있다. 또한, 베이스 기판(110)의 표면에 요철이 있는 경우, 이를 채워 균일한 표면을 형성할 수 있는 장점도 있다.
도 2g에서와 같이, 베이스 기판(110)의 양면에 각각 절연층(113, 113')(예를 들면, 프리프레그(prepreg))을 적층한 후, 소정의 온도와 압력(예를 들면, 약 150℃∼200, 200'℃ 및 30kg/cm2∼40kg/cm2)에서 가온 및 가압한다.
여기서 절연층(113, 113')상에 동박을 적층하거나, 절연층(113, 113') 대신에 RCC(Resin Coated Copper)를 적층할 수 있다. 이 경우, 이후 형성되는 동도금층의 두께를 얇게 할 수 있기 때문에, 동도금 공정시간을 줄일 수 있는 장점이 있다.
도 2h에서와 같이, 절연층(113, 113')이 적층된 베이스 기판(110)의 상하면이 도통되도록 비아홀(via hole; 140)을 형성한다.
여기서 비아홀(140)은 CNC(Computer Numerical Control) 드릴 또는 레이저 드릴을 사용하여 사전에 설정된 위치에 따라 비아홀(140)을 형성하는 방식을 사용하는 것이 바람직하다.
또한, 비아홀(140)을 형성한 후에, 드릴링 시 발생하는 버(burr), 비아홀(140) 내벽의 먼지, 절연층(113, 113') 표면의 먼지 등을 제거하는 디버링(deburring) 공정, 및 비아홀(140) 형성 시 발생하는 열로 인하여 절연수지층(111) 및 절연층(113, 113')이 녹아서 비아홀(140)의 내벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmea) 공정을 더 수행하는 것이 바람직하다. 디버링 공정에서, 절연층(113, 113') 표면에 거칠기(roughness)가 부여됨으로써, 이후 동도금 공정에서 동과의 밀착력이 향상되는 장점이 있다.
도 2i에서와 같이, 형성된 비아홀(140)의 전기적 연결을 위하여, 상하 절연층(113, 113') 및 비아홀(140)의 내벽에 제 1 동도금층(114, 114')을 형성한다.
여기서 비아홀(140)의 내벽이 절연수지층(111) 및 절연층(113, 113')을 포함하므로, 무전해 동도금을 먼저 수행한 후, 물성이 좋은 전해 동도금을 수행하여 제 1 동도금층(114, 114')을 형성하는 것이 바람직하다.
도 2j에서와 같이, 동도금된 비아홀(140)의 내부에 전도성 또는 비전도성 페이스트(150)를 충진한다.
도 2k에서와 같이, 제 1 동도금층(114, 114')의 표면밖으로 돌출된 전도성 또는 비전도성 페이스트(150)를 버프(buff) 등을 이용하여 평탄하게 제거한다.
도 2l에서와 같이, 제 1 동도금층(114, 114') 및 전도성 페이스트(150)의 노출부분에 제 2 동도금층(115, 115')을 형성한다.
만약, 도 2j의 과정에서 전도성 페이스트(150)를 충진하는 경우, 직접 전해 동도금을 수행할 수 있다. 그러나, 전도성 페이스트(150)가 에폭시 수지와 같은 절연물질을 포함하고 있기 때문에, 그 전기적 전도성이 제 1 동도금층(114, 114')보다 좋지 않다. 따라서, 무전해 동도금을 수행한 후, 전해 동도금을 수행하여 제 2 동도금층(115, 115')을 형성하는 것이 바람직하다.
한편, 도 2j의 과정에서 비전도성 페이스트(150)를 충진하는 경우, 전도성 페이스트(150) 경우와 마찬가지로 무전해 동도금을 수행한 후 전해 동도금을 수행하여 제 2 동도금층(115, 115')을 형성하는 것이 바람직하다.
도 2m에서와 같이, 상하 제 2 동도금층(115, 115')에 드라이 필름(120b, 120b')을 도포한다.
도 2n에서와 같이, 소정의 패턴이 인쇄된 아트 워크 필름(130b, 130b')을 상하 드라이 필름(120b, 120b')에 각각 밀착시킨 후, 자외선을 조사한다. 이때, 아트 워크 필름(130b, 130b')의 소정의 패턴이 인쇄된 검은 부분(131b, 131b')은 자외선이 투과하지 못하고, 인쇄되지 않은 부분(132b, 132b')은 자외선이 투과하여 아트 워크 필름(130b, 130b') 아래의 드라이 필름(120b, 120b')을 경화시킨다.
도 2o에서와 같이, 아트 워크 필름(130b, 130b')을 제거한 후, 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3)의 수용액 등의 현상액에 담금으로써, 소정의 에칭 레지스트 패턴을 형성한다.
도 2p에서와 같이, 드라이 필름(120b, 120b')을 에칭 레지스트로 사용하고, 기판을 에칭액에 침수시킴으로써, 드라이 필름(120b, 120b')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 제 1 및 제 2 동도금층(114, 114', 115, 115')을 제거한다.
도 2q에서와 같이, 상하 제 2 동도금층(115, 115')에 도포된 드라이 필름(120b, 120b')을 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거하면, 본 발명에 따른 4층 구조의 중심 코어(100)가 형성된다.
상술한 도 2b 내지 도 2f의 과정과 유사하게, 도 2m 내지 도 2q의 과정도 액체 상태의 감광재를 에칭 레지스트로 사용하여, 소정의 회로패턴을 형성할 수 있다.
다음으로, 외부 코어 형성 단계(S120)를 살펴보면, 도 3a에서와 같이, 절연수지층(211)의 양면에 동박층(212, 212')이 입혀진 동박적층판인 베이스 기판(210)을 준비한다.
도 3b에서와 같이, 베이스 기판(210)의 상하 동박층(212, 212')의 회로 연결을 위하여, CNC 드릴 또는 레이저 드릴을 사용하여 비아홀(240)을 형성한다.
도 3c에서와 같이, 형성된 비아홀(240)의 전기적 연결을 위하여, 베이스 기판(210)의 상하 동박층(212, 212') 및 비아홀(240)의 내부에 동도금층(213, 213')을 형성한다. 이때, 비아홀(240)의 내부를 동도금으로 충진한다. 여기서 비아홀(240)의 내벽이 절연수지층(211)을 포함하므로, 무전해 동도금을 먼저 수행한 후, 물성이 좋은 전해 동도금을 수행하여 동도금층(213, 213')을 형성하는 것이 바람직하다.
도 3d에서와 같이, 상하 동도금층(213, 213')에 드라이 필름(220, 220')을 도포한다.
도 3e에서와 같이, 소정의 패턴이 인쇄된 아트 워크 필름(230, 230')을 상하 드라이 필름(220, 220')에 각각 밀착시킨 후, 자외선을 조사한다. 이때, 아트 워크 필름(230, 230')의 소정의 패턴이 인쇄된 검은 부분(231, 231')은 자외선이 투과하지 못하고, 인쇄되지 않은 부분(232, 232')은 자외선이 투과하여 아트 워크 필름(230, 230') 아래의 드라이 필름(220, 220')을 경화시킨다.
도 3f에서와 같이, 아트 워크 필름(230, 230')을 제거한 후, 탄산나트륨 (Na2CO3) 또는 탄산칼륨(K2CO3)의 수용액 등의 현상액에 담금으로써, 소정의 에칭 레지스트 패턴을 형성한다.
도 3g에서와 같이, 드라이 필름(220, 220')을 에칭 레지스트로 사용하고, 베이스 기판(210)을 에칭액에 침수시킴으로써, 드라이 필름(220, 220')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박층(212, 212') 및 동도금층(213, 213')을 제거한다.
도 3h에서와 같이, 상하 동도금층(213, 213')에 도포된 드라이 필름(220, 220')을 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거하면, 본 발명에 따른 외부 코어(200)가 형성된다.
상술한 중심 코어의 회로패턴 형성 과정과 유사하게, 도 3d 내지 도 3h의 과정도 액체 상태의 감광재를 에칭 레지스트로 사용하여, 소정의 회로패턴을 형성할 수 있다.
다음으로, 언클래드 형성 단계(S130)를 살펴보면, 도 4a에서와 같이, 절연층(311)(예를 들면, 프리프레그)의 양면에 보호 필름(312, 312')(예를 들면, 폴리에스테르 필름)이 부착된 언클래드 자재(310)를 준비한다.
도 4b에서와 같이, 언클래드 자재(310)를 CNC 드릴 또는 레이저 드릴을 사용하여 비아홀(320)을 형성한다. 이때, 이후 일괄적층 단계에서 회로층과의 접속을 고려하여 중심 코어 및 외부 코어에 형성된 비아홀 지름보다 약간 더 크게 언클래드 자재(310)의 비아홀(320)을 형성하는 것이 바람직하다.
도 4c에서와 같이, 형성된 비아홀(320)의 전기적 연결을 위하여, 비아홀(320)의 내부에 전도성 페이스트(330)를 충진한다.
도 4d에서와 같이, 보호 필름(312, 312')의 표면밖으로 돌출된 전도성 페이스트(330)를 버프 등을 이용하여 평탄하게 제거한다.
도 4e에서와 같이, 절연층(311) 양면에 보호 필름(312, 312')을 제거하면, 본 발명에 따른 언클래드(300)가 형성된다.
다음으로, 일괄적층 단계(S140)를 살펴보면, 도 5a에서와 같이, 도 2a 내지 도 2q에 도시된 방법으로 형성된 중심 코어(100)를 중심으로, 도 3a 내지 도 3h에 도시된 방법으로 형성된 상부 및 하부 외부 코어(200, 200') 및 도 4a 내지 도 4e에 도시된 방법으로 형성된 상부 및 하부 언클래드(300, 300')를 예비 레이업(lay-up)한다.
여기서 중심 코어(100), 상하부 외부 코어(200, 200') 및 상하부 언클래드(300, 300')의 비아홀들이 정확하게 일치시키기 위하여, 타겟팅(targeting) 방식 또는 핀(pin) 정합 방식 등을 사용하여 예비 레이업을 수행하는 것이 바람직하다.
타켓팅 방식은 중심 코어(100), 상하부 외부 코어(200, 200') 및 상하부 언클래드(300, 300')를 적층한 후, 기준점인 각각의 '타겟 가이드 마크(target guide mark)'에 타겟 구멍을 가공하는 방식으로, 통상적으로 X-선에 의한 타겟 드릴을 사용한다.
한편, 핀 정합 방식은 중심 코어(100), 상하부 외부 코어(200, 200') 및 상하부 언클래드(300, 300')간의 기준이 되는 홀인 가이드 홀(guide hole)을 동일한 위치에 각각 형성함으로써, 중심 코어(100), 외부 코어(200, 200') 및 언클래드(300, 300')를 정확하게 정합시키는 방식이다.
도 5b에서와 같이, 위에서부터 순차적으로 예비 레이업된 상부 외부 코어(200), 상부 언클래드(300), 중심 코어(100), 하부 언클래드(300') 및 하부 외부 코어(200')를 압축 프레스로 압착하여 일괄적으로 적층하면, 8층 구조의 인쇄회로기판(1000)이 완성된다.
이후, 솔더 레지스트(solder resist) 형성 공정, 니켈/금도금 공정 및 외곽 형성 공정을 수행하다.
본 발명의 바람직한 실시예에서, 중심 코어, 상부 외부 코어 및 하부 외부 코어의 비아홀의 수는 서로 다르게 형성될 수 있다. 예를 들면, 중심 코어에 1000개의 비아홀이 형성되고, 상부 외부 코어에 500개의 비아홀이 형성되며, 하부 외부 코어에 600개의 비아홀이 형성될 수 있다. 이 경우, 상부 언클래드는 상부 외부 코어의 비아홀과 중심 코어의 비아홀을 전기적으로 연결시켜야 하므로, 상부 외부 코어와 동일한 500개의 비아홀을 형성하는 것이 바람직하다. 마찬가지로, 하부 언클래드도 하부 외부 코어의 비아홀과 중심 코어의 비아홀을 전기적으로 연결시켜야 하므로, 600개의 비아홀을 형성하는 것이 바람직하다.
본 발명의 다른 바람직한 실시예에서, 중심 코어에 다수의 상부 외부 코어 또는 다수의 하부 외부 코어를 적층하여 8층 이상의 인쇄회로기판을 제조할 수 있다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발 명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
상술한 바와 같이, 본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법은 내층 부분인 중심 코어를 드릴링 수가 적은 빌드업 공정으로 제작하므로, 고밀도의 인쇄회로기판을 제조하는데 비용을 절감할 수 있는 효과가 있다.
또한, 본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법은 내층의 비아홀에 페이스트 충진하여 내부 기포가 발생하지 않으므로, 열충격 등의 외부 환경 테스트에서 홀 균열, 홀 터짐 등의 치명적인 신뢰성 불량을 방지할 수 있는 효과도 있다.
또한, 본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법은 외층이 병렬로 제작되어 전체 인쇄회로기판의 표면에 함몰부분이 발생하지 않으므로, 솔더 볼 기포(solder ball void)가 발생하지 않아 실장시 솔더 볼 균열의 발생을 방지할 수 있는 효과도 있다.
또한, 본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법은 외층이 별도로 회로가 형성된 후 적층되므로, 두꺼운 동도금 형성이 필요없어 미세한 회로패턴을 외층에 형성할 수 있는 효과도 있다.
또한, 본 발명에 따른 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법 은 중심 코어, 외부 코어 및 언클래드를 병렬로 제작하여 일괄적층하므로, 공정시간을 단축할 수 있는 효과도 있다.

Claims (5)

  1. (A) 빌드업 방식에 따라, 소정의 회로패턴 및 다수의 비아홀을 포함하는 적어도 4층 구조의 중심 코어를 제공하는 단계;
    (B) 양면에 소정의 회로패턴이 형성되고 있고, 상기 중심 코어의 비아홀 중 적어도 일부에 대응하는 비아홀이 형성되어 있는 적어도 하나의 외부 코어를 제공하는 단계;
    (C) 상기 중심 코어의 비아홀과 상기 외부 코어의 비아홀을 전기적으로 연결하기 위하여, 상기 외부 코어의 비아홀에 대응하고 내부에 전도성 페이스트가 충진된 비아홀을 포함하는 절연층으로 이루어진 적어도 하나의 언클레드를 제공하는 단계; 및
    (D) 상기 중심 코어의 적어도 일면에 상기 언클래드와 상기 외부 코어를 교대로 배치하여 예비 레이업한 후, 일괄적으로 적층하는 단계;를 포함하는 것을 특징으로 하는 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법.
  2. 제 1 항에 있어서, 상기 (A) 단계는,
    (A-1) 양면에 소정의 회로패턴이 형성되어 있는 베이스 기판을 제공하는 과정;
    (A-2) 상기 베이스 기판의 양면에 절연층을 각각 적층한 후, 상기 절연층을 연결하는 비아홀을 형성하는 과정;
    (A-3) 상기 절연층 및 상기 비아홀의 내벽에 제 1 동도금층을 형성한 후, 상기 비아홀의 내부에 전도성 또는 비전도성 페이스트를 충진하는 과정;
    (A-4) 상기 제 1 동도금층 및 상기 전도성 또는 비전도성 페이스트의 노출부분에 제 2 동도금층을 형성하는 과정;
    (A-5) 상기 제 2 동도금층의 표면에 에칭 레지스트를 도포한 후, 상기 에칭 레지스트를 노광 및 현상하여 소정의 에칭 레지스트 패턴을 형성하는 과정; 및
    (A-6) 상기 에칭 레지스트 패턴을 이용하여 상기 제 1 동도금층 및 상기 제 2 동도금층을 에칭함으로써, 상기 에칭 레지스트 패턴에 대응하는 회로패턴을 형성하는 과정;을 포함하는 것을 특징으로 하는 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법.
  3. 제 1 항에 있어서, 상기 (B) 단계는,
    (B-1) 절연수지층의 양면에 동박층이 입혀진 적어도 하나의 베이스 기판을 제공하는 과정;
    (B-2) 상기 베이스 기판에 상기 중심 코어의 비아홀 중 적어도 일부에 대응하는 비아홀을 각각 형성한 후, 상기 비아홀의 내부가 충진되도록 상기 동박층 및 상기 비아홀의 내부 동도금층을 각각 형성하는 과정;
    (B-3) 상기 동도금층 표면에 에칭 레지스틀 도포한 후, 상기 에칭 레지스트를 노광 및 현상하여 소정의 에칭 레지스트 패턴을 각각 형성하는 과정; 및
    (B-4) 상기 에칭 레지스트 패턴을 이용하여 상기 동도금층을 에칭함으로써, 상기 에칭 레지스트 패턴에 대응하는 회로패턴을 각각 형성하는 과정;을 포함하는 것을 특징으로 하는 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법.
  4. 제 1 항에 있어서, 상기 (C) 단계는,
    (C-1) 절연층의 양면에 보호 필름이 부착된 적어도 하나의 언클래드 자재를 제공하는 과정;
    (C-2) 상기 언클래드 자재에 상기 외부 코어의 비아홀에 대응하는 비아홀을 각각 형성한 후, 상기 비아홀 내부에 전도성 페이스트를 각각 충진하는 과정; 및
    (C-3) 상기 보호 필름을 각각 제거하는 과정;을 포함하는 것을 특징으로 하는 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 (A) 단계, (B) 단계 및 (C) 단계는 병렬로 동시에 수행되는 것을 특징으로 하는 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법.
KR1020040077201A 2004-09-24 2004-09-24 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법 KR100601473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040077201A KR100601473B1 (ko) 2004-09-24 2004-09-24 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077201A KR100601473B1 (ko) 2004-09-24 2004-09-24 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20060028155A KR20060028155A (ko) 2006-03-29
KR100601473B1 true KR100601473B1 (ko) 2006-07-18

Family

ID=37138981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077201A KR100601473B1 (ko) 2004-09-24 2004-09-24 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR100601473B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734244B1 (ko) * 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
KR101896555B1 (ko) * 2011-08-26 2018-09-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101645478B1 (ko) * 2015-08-06 2016-08-16 두두테크 주식회사 블루투스용 다층 인쇄회로기판의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168267A (ja) 1997-08-20 1999-03-09 Sony Corp 樹脂シート及び多層プリント配線板の製造方法
KR20010109729A (ko) * 2000-06-02 2001-12-12 정해원 빌드업 다층 인쇄회로판 제조방법
KR20040061258A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 빌드업 인쇄회로기판 및 이의 제조방법
KR20040065861A (ko) * 2003-01-16 2004-07-23 삼성전기주식회사 전층 ｉｖｈ공법의 인쇄회로기판 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168267A (ja) 1997-08-20 1999-03-09 Sony Corp 樹脂シート及び多層プリント配線板の製造方法
KR20010109729A (ko) * 2000-06-02 2001-12-12 정해원 빌드업 다층 인쇄회로판 제조방법
KR20040061258A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 빌드업 인쇄회로기판 및 이의 제조방법
KR20040065861A (ko) * 2003-01-16 2004-07-23 삼성전기주식회사 전층 ｉｖｈ공법의 인쇄회로기판 및 이의 제조방법

Also Published As

Publication number Publication date
KR20060028155A (ko) 2006-03-29

Similar Documents

Publication Publication Date Title
KR100570856B1 (ko) 병렬적 다층 인쇄회로기판 제조 방법
KR100674319B1 (ko) 얇은 코어층을 갖는 인쇄회로기판 제조방법
US8687380B2 (en) Wiring board and method for manufacturing the same
US7737367B2 (en) Multilayer circuit board and manufacturing method thereof
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
US20110100698A1 (en) Wiring board and method for manufacturing the same
JP2006148038A (ja) 高密度プリント基板の製造方法
TW200810657A (en) Method for manufacturing multilayer printed wiring board
CN1886034B (zh) 使用凸点的印刷电路板及其制造方法
KR100601473B1 (ko) 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법
KR20050071793A (ko) 반도체 패키지 기판 및 그 제조 방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP4666830B2 (ja) 多層配線基板及びその製造方法
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
KR101158226B1 (ko) 다층 인쇄 회로 기판 및 이의 제조방법
KR100601486B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
KR100601472B1 (ko) 병렬적 다층 인쇄회로기판 및 그 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100789521B1 (ko) 다층 인쇄회로기판의 제조방법
KR20120136691A (ko) 인쇄회로기판 및 그 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee