KR100722599B1 - 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 - Google Patents

필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 Download PDF

Info

Publication number
KR100722599B1
KR100722599B1 KR1020050089291A KR20050089291A KR100722599B1 KR 100722599 B1 KR100722599 B1 KR 100722599B1 KR 1020050089291 A KR1020050089291 A KR 1020050089291A KR 20050089291 A KR20050089291 A KR 20050089291A KR 100722599 B1 KR100722599 B1 KR 100722599B1
Authority
KR
South Korea
Prior art keywords
via hole
plating
insulating layer
substrate
layer
Prior art date
Application number
KR1020050089291A
Other languages
English (en)
Other versions
KR20070034766A (ko
Inventor
김병학
임경환
나기호
고태호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050089291A priority Critical patent/KR100722599B1/ko
Publication of KR20070034766A publication Critical patent/KR20070034766A/ko
Application granted granted Critical
Publication of KR100722599B1 publication Critical patent/KR100722599B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections

Abstract

본 발명은 절연층의 재료로서 감광성 절연수지를 사용하여 화상형성공정에 의해 비아홀을 구성하고 이때 경화된 부분을 절연층으로 사용하며, 상기 비아홀에 필 도금함과 동시에 상기 절연층의 비실장면까지 도금을 하여 이에 회로층을 형성함으로써 전층 이너비아홀 인쇄회로기판을 형성하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그 제조방법에 관한 것이다.
감광성 절연수지, 필 도금, 비아홀, 절연층

Description

필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그 제조방법{ALL LAYER INNER VIA HALL PRINTED CIRCUIT BOARD AND THE MANUFACTURING METHOD THAT UTILIZE THE FILL PLATING}
도 1a 내지 도 1e는 종래의 인쇄회로기판의 미세 비아홀 형성 방법의 일 예로써 레이저 드릴에 의한 비아홀 형성방법의 공정도.
도 2는 본 발명의 일 실시예에 따른 필 도금을 이용한 전층 이너비아홀 인쇄회로기판의 단면도.
도 3a 내지 도 3g는 본 발명의 일 실시예에 이용되는 양면에 회로가 형성된 코어기판을 준비하는 과정을 나타내는 공정도.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법의 공정도.
본 발명은 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 절연층의 재료로서 감광성 절연수지를 사용하여 화상형성공정에 의해 비아홀을 구성하고 이때 경화된 부분을 절연층으로 사용하 며, 상기 비아홀에 필 도금함과 동시에 상기 절연층의 비실장면까지 도금을 하여 이에 회로층을 형성함으로써 전층 이너비아홀 인쇄회로기판을 형성하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자산업의 급속한 디지털화, 네트워크화로 인해 전자기기들이 소형화, 경량화, 박형화 및 고기능화가 요구되고 있으며, 이러한 흐름에 의해 전자기기들의 부품도 고집적화 및 초박막화가 이루어지고 있다.
이에 고집적화 및 초박막화된 부품이 실장되는 인쇄회로기판 역시 박형화해야 하는 것이 과제가 되고 있다. 이를 만족시키기 위해서는 기판의 회로설계 자유도가 증가하여야 하는데 마이크로비아, 빌드업 등 다양한 신기술들이 채택함으로써 이러한 문제에 대한 해결을 시도하고 있다.
특히, 마이크로비아홀은 반도체소자의 집적도가 점점 높아지는 현 추세에 따라 고 집적화와 미세한 배설 피치의 요구에 대응하기 위한 방법으로써 주목받고 있다.
도 1a 내지 도 1i는 일본 특개평 6-268345호 공보에 따른 상기 ALIVE방식에 의한 제조방법의 일 예로써, 일괄적층에 의한 전층 IVH 제조방법의 공정도를 도시하고 있다.
도 1a에 도시한 바와 같이, 기판의 원재료로 아라미드(aramid)섬유의 부직포에 열경화성 에폭시 수지를 함침시킨 다공질 기재(111)를 형성한다. 이 아라미드 부직포 원자재는 다공성 물질로 이루어져 있고, 내열성이 강한 특성이 있으나, B-스테이지로 반경화 상태이기 때문에 적층 시 수축되기 쉬운 성질을 띤다.
도 1b를 참조하면, 상기 다공질 기재(111)의 양면에 커버필름(115)을 적층한다. 상기 커버필름(115)은 일반적으로 폴리에스테르(PET)를 사용하고, 이는 다공질기재(111)를 보호하기 위한 것으로 이형 필름이다.
도 1c를 참조하면, CO2레이저 가공법에 의해 상기 다공질 기재(111)의 소정위치에 비아홀(117)을 형성한다.
도 1d를 참조하면, 상기 CO2 레이저 가공법에 의해 형성된 비아홀(117)에 도전성페이스트(119)를 충진한다. 충진하는 방법으로서는 비아홀(117)을 갖는 상기 다공질 기재(111)를 스크린 인쇄기의 테이블 상에 설치하고, 직접 도전성 페이스트(119)를 커버필름(115) 상에서 인쇄한다. 이때, 인쇄 면의 커버필름(115)은 인쇄 마스크의 역할과 다공질 기재(111) 표면의 오염 방지의 역할을 한다.
도 1e를 참조하면, 도전성 페이스트(119)가 충진된 상기 다공질 기재(111)의 양면에 부착되어 있는 이형 필름인 커버필름(115)을 제거한다.
도 1f를 참조하면, 커버필름(115)이 제거된 상기 다공질 기재(111)의 양면에 동박(121)을 부착한다. 이 상태에서 가열, 가압함으로써, 다공질 기재(111)는 압축되어 그 두께는 얇아진다. 이때, 비아홀(117) 내의 도전성페이스트(119)도 압축되어, 도전성페이스트(119) 내의 바인더 성분이 압출됨으로써, 도전 성분끼리 및 도전 성분과 동박(121) 간의 결합이 견고해지며, 도전성페이스트(119)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 한다. 그런 다음, 다공질 기재(111)의 구성성분인 열경화성 수지 및 도전성페이스트(119)를 경화한다.
도 1g를 참조하면, 상기와 같이 형성된 원자재를 드라이 필름이나 액상포토레지스트로 코팅한 후, 포토마스크를 덮어 자외선으로 조사하고, 현상, 에칭, 박리를 통해 회로패턴을 형성한다.
또한, 도 1h를 참조하면, 도 1a내지 도 1e의 과정에 의해 형성된 별도의 절연성기재(110)를 가운데 두고, 그 양면에 상기 양면 배선기판(120)을 각각 위치를 맞추어 중첩한 후, 전체를 가열, 가압함으로써 다층화하여, 도 1i에서 도시된 바와 같은 다층인쇄회로기판을 형성한다.
이와 같은 제조방법은 레이저를 이용하여 비아홀을 형성하고, 유동성의 도전성페이스트를 이용해서 동박층간의 전기접속을 하기 때문에 매우 작은 직경의 비아홀 접속을 가능하게 한다.
그러나, 상기와 같이 레이저로 비아홀을 형성하는 공법은 레이저 장비 등 고가의 장비로 인해 RCC기술이 널리 이용되지 못하는 요인이 되어왔으며, 또한 도시되지는 않았으나 절연층 형성을 프레스에 의해 형성함으로써 고가의 프레스 장비가 필요하다는 점 그리고 프레스 사용시 조건이 맞지 않을 경우 절연층 거리에 편차가 발생되어 임피던스에 영향을 줄 수 있다는 문제점이 있었다.
또한, 상기와 같은 인쇄회로기판 형성시 기존의 CCL에 프레스를 가하는 경우 전체 동 두께가 두꺼움으로 인해 미세 패턴 형성시 쇼트불량이 발생할 문제점도 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 코어 회로 층에 도포된 감광성 절연수지에 화상형성공정을 통해 비아홀을 형성함으로써 레이저 장비 등의 고가 장비가 필요없이도 비아홀을 형성할 수 있도록 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 화상형성공정을 통하여 비아홀을 형성할 시 경화된 부분을 절연층으로 구성하도록 하여 별도의 프레스 없이도 절연층을 형성할 수 있도록 함으로써 고가의 프레스 장비 없이도 절연층을 형성할 수 있는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은, 상기 비아홀을 필 도금 하되 외부로 노출된 감광성 절연수지 일면이 모두 도금되도록 하여 이에 회로패턴을 형성함으로써 동 두께를 낮출 수 있게 되어 미세 패턴 형성이 가능한 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 필 도금을 이용한 전층 이너비아홀 인쇄회로기판은, (a) 절연층의 양면에 회로패턴이 형성되어 있으며, 필 도금되어 있는 복수의 비아홀을 갖는 코어기판; (b) 상기 코어기판의 양면에 도포되어 있으며, 필 도금되어 있는 복수의 비아홀을 갖고, 회로패턴이 형성되어 있으며, 절연층이 감광성 절연수지로 이루어진 제 1 기판; 및 (c) 상기 제 1 기판의 양면에 형성되어 있으며, 필 도금되어 있는 복수의 비아홀을 갖고, 회로패턴이 형성되어 있 으며, 절연층이 감광성 절연수지로 이루어진 제 2 기판을 포함하는 것을 특징으로 한다.
본 발명의 필 도금을 이용한 전층 이너비아홀 인쇄회로기판의 제조방법은,
(a) 절연층에 필 도금되어 있는 비아홀을 적어도 하나 이상 구비하며 양면에 회로패턴이 형성된 코어기판을 준비하는 단계; (b) 상기 코어기판의 회로가 형성된 면에 제 1 절연층을 도포하는 단계; (c) 상기 제 1 절연층에 화상형성공정을 이용하여 비아홀을 형성하고 이에 필 도금을 하는 단계; (d) 상기 필 도금된 제 1 절연층에 회로를 형성하여 제 1 기판을 형성하는 단계; (e) 상기 제 1 기판의 회로가 형성된 면에 제 2 절연층을 도포하는 단계; (f) 상기 제 2 절연층에 화상형성공정을 이용하여 비아홀을 형성하고 이에 필 도금을 하는 단계; 및 (g) 상기 필 도금된 제 2 절연층에 회로를 형성하여 제 2 기판을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 필 도금을 이용한 전층 이너비아홀 인쇄회로기판의 단면도이다.
도 2에서 도시한 바와 같이, 본 발명의 전층 이너비아홀 인쇄회로기판은, 절연층(213)의 양면에 회로패턴(211)이 형성되어 있으며, 필 도금되어 있는 복수의 비아홀(212)을 갖는 코어기판(210)과 상기 코어기판(210)의 양면에 도포되어 있으며, 필 도금되어 있는 복수의 비아홀(222)을 갖고, 회로패턴(221)이 형성되어 있으며, 절연층(223)이 감광성 절연수지로 이루어진 제 1 기판(220)과 상기 제 1 기판(220)의 일면에 형성되어 있으며, 필 도금되어 있는 복수의 비아홀(232)을 갖고, 회로패턴(231)이 형성되어 있으며, 절연층(233)이 감광성 절연수지로 이루어진 제 2 기판(230)을 포함하여 구성된다.
상기 코어기판(210)은 동박적층판을 사용하며, 비록 도시되어 있지는 않지만 그 표면은 제조 공정 중의 각종 화학적, 물리적 처리를 원활히 하고 추후 공정에 접착된 제 1 기판(220)과의 접착력 향상을 위해 적절한 조도가 형성되어 있다.
또한 상기 코어기판(210)의 비아홀(212)은 비아홀(212) 전체가 완전히 채워지도록 필 도금한다. 상기 필 도금은 도금액 첨가제인 리벨러의 도금억제작용과 광택제의 촉진작용이 극대화된 도금액을 사용하여 동이 비아홀(212)에 채워지도록 도금된다.
상기 제 1 기판(220) 및 제 2 기판(230)의 절연층(223 및 233)은 후술할 비아홀(222 및 232) 형성시 이루어지는 화상형성공정 결과 감광성 절연수지의 경화된 부분으로 형성되어 있다. 상기 감광성 절연수지는 감광성 필름 또는 액상을 이용할 수 있으며, 빛에 민감한 물질인 감광액을 인쇄회로기판에 도포하는 것으로서, 상기 코어기판(210)에 도포되는 감광액에는 빛을 받지 않은 부분이 녹는 네가티브 감광액과 빛을 받는 부분이 녹는 포지티브 감광액이 있으며, 본 발명에서는 둘 중 어느 것을 사용해도 무방하다.
상기 제 1 기판(220) 및 제 2 기판(230)의 비아홀(222 및 232)은 상기 코어기판(210)의 비아홀(212)과 마찬가지로 동이 필 도금 되어 있다.
상기 제 1 기판(220) 및 제 2 기판(230)의 회로패턴(221 및 231)은 상기 비아홀(222 및 232)의 필 도금시 비실장면의 전 표면까지 모두 도금되도록 구성한 것을 회로형성공정을 통해 형성됨으로써 필 도금된 비아홀(222 및 232)과 동일한 재질로 형성되어 있다.
또한, 비록 도시되어 있는 것은 5층으로 형성되어 있으나 그 이상도 가능하다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 이용되는 양면에 회로가 형성된 코어기판을 준비하는 과정을 나타내는 공정도이다.
도 3a에서 도시한 바와 같이, 동박적층판(310)을 준비한다. 이때 동박적층판(310)의 절연층(311)에 실장된 제 1 동박(312a) 및 제 2 동박(312b)에는 제조 공정 중의 각종 화학적, 물리적 처리를 원활히 하고 추후 공정에 접착될 언클레드 회로기판과의 접착력 향상을 위해 적절한 조도(roughness)가 형성되어 있는 것이 바람직하다.
도 3b를 참조하면, 에칭과정을 통해 상기 동박적층판(310)의 일면에 윈도우(313)를 형성한다. 상기 윈도우(313)는 후술할 레이저 드릴을 이용하여 비아홀을 형성할 시 비아홀이 위치할 지점에 형성되며, 제 1 동박(312a) 소정의 위치에 일반적인 화상형성공정을 통해 형성할 수 있다.
도 3c를 참조하면, 상기 동박적층판(310)에 비아홀(314)을 형성한다. 상기 비아홀(314)은 상기 윈도우(313)가 형성된 곳에 형성된다. 이때 상기 비아홀(314) 은 동박적층판(310)을 미세하게 관통하도록 형성하며, 이를 위해 레이저 드릴을 이용하는 것이 바람직하다.
도 3d를 참조하면, 상기 동박적층판(310)의 양면에 도금레지스트(320a 및 320b)를 도포한다. 이때, 상기 도금레지스트(320a 및 320b)는 도금이 필요 없는 부분을 덮어 도금반응이 일어나지 않도록 하는 레지스트로써, 솔더등을 이용할 수 있으며, 비아홀(314)이 형성될 부분을 제외하고 전면을 도포한다.
도 3e를 참조하면, 상기 과정 이후에 상기 비아홀(314)을 필 도금한다. 필 도금은 상기에서 형성된 비아홀(314)을 채우도록 형성되며, 비아홀(314) 필 도금의 정도는 도금액에 담그는 시간 길이에 따라 달라지므로 공정시간을 고려하여 비아홀(314)을 완전히 채울 때까지만 공정을 행하는 것이 바람직하다.
도 3f를 참조하면, 상기 필 도금 이후에 동박적층판(310)으로부터 상기 도금레지스트(320a 및 320b)를 제거한다. 상기 도금레지스트(320a 및 320b)는 완전히 제거하는 것이 바람직하다.
도 3g를 참조하면, 상기 필 도금된 동박적층판(도 3f의 참조부호 310 참조)의 동박(도 3f의 참조부호 312a 및 312b 참조)에 회로(312a' 및 312b')를 형성하여 코어기판(340)을 형성한다. 이때 상기 회로를 형성하는 공정은 일반적인 화상형성공정이 사용될 수 있다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법의 공정도이다.
우선, 4a에서 도시한 바와 같이, 도 3a 내지 도 3g에서 설명한 바와 같은 공정을 이용하여 절연층(411)에 필 도금되어 있는 비아홀(412)을 적어도 하나이상 구 비하며 양면에 회로(413a 및 413b)가 형성된 코어기판(410)을 준비한다.
상기 비아홀(412)을 채우는 필 도금은 도금액 첨가제인 리벨러의 도금억제작용과 광택제의 촉진작용이 극대화된 도금액을 사용하여 동으로 채우는 방식을 이용한다.
도 4b를 참조하면, 상기 코어기판(410)의 회로(413a 및 413b)가 형성된 면에 제 1 절연층(420a 및 420b)을 도포한다.
상기 제 1 절연층(420a 및 420b)은 감광성 필름 또는 액상인 감광성 절연수지를 이용하며, 스크린인쇄, 커튼코팅, 롤코팅, 스프레이코팅등 여러 방법으로 도포할 수 있다. 상기 감광성 절연수지는 빛에 민감한 물질인 감광액을 인쇄회로기판에 도포하는 것으로서, 상기 코어기판(410)에 도포되는 감광액에는 빛을 받지 않은 부분이 녹는 네가티브 감광액과 빛을 받는 부분이 녹는 포지티브 감광액이 있으며, 본 발명에서는 둘 중 어느 것을 사용해도 무방하다.
도 4c를 참조하면, 상기 제 1 절연층(420a 및 420b)에 비아홀(421)을 형성한다.
상기 비아홀(421)을 형성하는 방법은, 먼저 감광성 절연수지로 형성된 제 1 절연층(420a 및 420b)을 포토마스크를 이용하여 자외선을 조사함으로써 광경화시킨다. 그 다음, 광경화된 제 1 절연층(420a 및 420b)을 알칼리 용액(일반적으로 Na2CO3)으로 현상을 하여 비아홀(421)을 형성한다. 이때, 상기 광경화된 감광성 절연수지는 제거되지 않고 제 1 절연층(420a 및 420b)을 구성하게 된다.
도 4d를 참조하면, 상기 제 1 절연층(420a 및 420b)에 형성된 비아홀(421)의 필 도금시 비실장면의 전 표면까지 모두 도금되도록 필 도금하여 필 도금층(422)을 형성한다.
상기 필 도금의 정도는 도금액에 담그는 시간 길이에 따라 달라지므로, 공정시간을 줄이기 위해 그리고, 기판의 박막화가 가능하도록 비아홀(421)을 완전히 채우며 비실장면의 전 표면을 모두 도금되도록 하되 전 표면이 도금될 때까지만 도금을 시행하는 것이 바람직하다.
도 4e를 참조하면, 상기 필 도금층(422)에 화상형성공정을 시행하여 회로(423)를 형성하여 제 1 기판(420)을 형성하며, 이후에 도 4f를 참조하면, 제 1 기판(420)의 상기 회로(423)가 형성된 면에 제 2 절연층(430a 및 430b)을 도포하며 이에 다시 화상형성공정을 하여 비아홀(431)을 형성한다. 이때, 제 2 절연층(430a 및 430b)은 제 1 절연층(420a 및 420b)과 마찬가지로 감광성 절연수지를 사용한다.
도 4g를 참조하면, 상기 제 2 절연층(430a 및 430b)에 형성된 비아홀(431)의 필 도금시 비실장면의 전 표면까지 모두 도금되도록 필 도금하여 필 도금층(432)을 형성한다. 이때, 필 도금의 정도 및 방법은 제 1 절연층(420a 및 420b) 도금시에 상술했던 방법과 동일하다.
도 4h를 참조하면, 상기 필 도금된 제 2 절연층(430a 및 430b)에 회로(433)를 형성함으로써 전층 이너비아홀 인쇄회로기판을 제조하게 된다.
비록, 도시되어 있는 것은 5층으로 도시되어 있으나 상기와 같은 방법으로 그 이상의 층도 구성가능하다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명은, 코어 회로층에 도포된 감광성 절연수지에 화상형성공정을 통해 비아홀을 형성함으로써 레이저 장비등의 고가 장비가 필요없이 비아홀을 형성할 수 있다.
또한, 본 발명은, 화상형성공정을 통하여 비아홀을 형성할 시 경화된 부분을 절연층으로 구성하도록 하여 별도의 프레스 없이도 절연층을 형성할 수 있도록 함으로써 고가의 프레스 장비 없이도 절연층을 형성할 수 있다.
또한, 본 발명은, 기존 다층으로 적층시 사용하던 동박적층판을 사용하지 않고 비아홀 필 도금시 절연수지 전면에 필 도금층을 형성하여 이를 동박으로 사용하므로, 종래의 CCL에 비해 동의 두께를 낮출 수 있어 인쇄회로기판의 박막화가 가능하다.

Claims (8)

  1. (a) 절연층의 양면에 회로패턴이 형성되어 있으며, 필 도금되어 있는 복수의 비아홀을 갖는 코어기판;
    (b) 상기 코어기판의 양면에 도포되어 있으며, 필 도금되어 있는 복수의 비아홀을 갖고, 회로패턴이 형성되어 있으며, 절연층이 감광성 절연수지로 이루어진 제 1 기판; 및
    (c) 상기 제 1 기판의 양면에 형성되어 있으며, 필 도금되어 있는 복수의 비아홀을 갖고, 회로패턴이 형성되어 있으며, 절연층이 감광성 절연수지로 이루어진 제 2 기판을 포함하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판.
  2. 제 1 항에 있어서,
    제 1 기판 또는 제 2 기판 중 적어도 어느 하나에 형성된 회로층은 절연층 전면에 형성된 필 도금에 의해 생긴 필 도금층에 의해 형성된 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판.
  3. 제 2 항에 있어서,
    필 도금되어 있는 복수의 비아홀을 갖고, 회로패턴이 형성되어 있으며, 절연층이 감광성 절연수지로 이루어진 다수의 기판을 제 2 기판의 양면에 순차적으로 형성하여 5층 이상의 전층 이너비아홀을 형성하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판.
  4. (a) 절연층에 필 도금되어 있는 비아홀을 적어도 하나 이상 구비하며 양면에 회로패턴이 형성된 코어기판을 준비하는 단계;
    (b) 상기 코어기판의 회로가 형성된 면에 제 1 절연층을 도포하는 단계;
    (c) 상기 제 1 절연층에 화상형성공정을 이용하여 비아홀을 형성하고 이에 필 도금을 하는 단계;
    (d) 상기 필 도금된 제 1 절연층에 회로를 형성하여 제 1 기판을 형성하는 단계;
    (e) 상기 제 1 기판의 회로가 형성된 면에 제 2 절연층을 도포하는 단계;
    (f) 상기 제 2 절연층에 화상형성공정을 이용하여 비아홀을 형성하고 이에 필 도금을 하는 단계; 및
    (g) 상기 필 도금된 제 2 절연층에 회로를 형성하여 제 2 기판을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 제 1 절연층 및 제 2 절연층은 감광성 절연수지인 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 (d) 및 (e)단계의 회로 형성은,
    상기 비아홀 및 제 1 절연층의 전면에 필 도금을 하여 필 도금층을 형성하고 이에 화상형성공정을 통하여 회로를 형성하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.
  7. 제 4 항에 있어서,
    (g) 단계 이후에,
    필 도금되어 있으며 화상형성공정을 이용하여 형성된 복수의 비아홀을 갖고 회로패턴이 형성되어 있으며, 절연층이 감광성 절연수지로 이루어진 다수의 기판을 제 2 기판의 양면에 순차적으로 형성하여 5층 이상으로 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.
  8. 제 4 항 또는 제 7 항에 있어서,
    상기 (a)의 단계는,
    동박적층판을 준비하는 단계;
    에칭과정을 통해 상기 동박적층판의 일면에 윈도우를 형성하는 단계;
    상기 동박적층판에 비아홀을 형성하는 단계;
    상기 동박적층판의 양면에 도금레지스트를 도포하는 단계;
    상기 비아홀을 필 도금하는 단계;
    상기 도금레지스트를 제거하는 단계; 및
    상기 필 도금된 동박적층판에 회로를 형성하여 동박기판을 형성하는 단계를 포함하는 것을 특징으로 하는 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법.
KR1020050089291A 2005-09-26 2005-09-26 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 KR100722599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089291A KR100722599B1 (ko) 2005-09-26 2005-09-26 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089291A KR100722599B1 (ko) 2005-09-26 2005-09-26 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20070034766A KR20070034766A (ko) 2007-03-29
KR100722599B1 true KR100722599B1 (ko) 2007-05-28

Family

ID=41634619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089291A KR100722599B1 (ko) 2005-09-26 2005-09-26 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법

Country Status (1)

Country Link
KR (1) KR100722599B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987755B1 (ko) 2009-02-04 2010-10-13 삼성전기주식회사 인쇄회로기판의 비아 형성방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR101022965B1 (ko) * 2008-10-27 2011-03-16 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR101156924B1 (ko) * 2010-10-12 2012-06-21 삼성전기주식회사 인쇄회로기판의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050076074A (ko) * 2004-01-19 2005-07-26 삼성전기주식회사 요철이 없는 블라인드 비아홀 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050076074A (ko) * 2004-01-19 2005-07-26 삼성전기주식회사 요철이 없는 블라인드 비아홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987755B1 (ko) 2009-02-04 2010-10-13 삼성전기주식회사 인쇄회로기판의 비아 형성방법

Also Published As

Publication number Publication date
KR20070034766A (ko) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100674319B1 (ko) 얇은 코어층을 갖는 인쇄회로기판 제조방법
US7802361B2 (en) Method for manufacturing the BGA package board
US8356405B2 (en) Method of manufacturing printed circuit board
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
JP2006148038A (ja) 高密度プリント基板の製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
JP2004311736A (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
JP2013211431A (ja) 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JPH1154934A (ja) 多層プリント配線板およびその製造方法
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JPH1154926A (ja) 片面回路基板およびその製造方法
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
JP2015222805A (ja) 印刷配線板およびその製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
US20230063719A1 (en) Method for manufacturing wiring substrate
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100645642B1 (ko) 고밀도 bga 패키지 기판 및 그 제조방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee