CN110400756B - 重布线路结构的制备方法 - Google Patents

重布线路结构的制备方法 Download PDF

Info

Publication number
CN110400756B
CN110400756B CN201910353582.4A CN201910353582A CN110400756B CN 110400756 B CN110400756 B CN 110400756B CN 201910353582 A CN201910353582 A CN 201910353582A CN 110400756 B CN110400756 B CN 110400756B
Authority
CN
China
Prior art keywords
layer
forming
substrate
electroplating
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910353582.4A
Other languages
English (en)
Other versions
CN110400756A (zh
Inventor
林永富
陈柏良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Century Technology Shenzhen Corp Ltd
Original Assignee
Century Technology Shenzhen Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Century Technology Shenzhen Corp Ltd filed Critical Century Technology Shenzhen Corp Ltd
Priority to CN201910353582.4A priority Critical patent/CN110400756B/zh
Publication of CN110400756A publication Critical patent/CN110400756A/zh
Priority to TW109107910A priority patent/TWI737215B/zh
Priority to US16/850,216 priority patent/US11037803B2/en
Application granted granted Critical
Publication of CN110400756B publication Critical patent/CN110400756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种重布线路结构的制备方法，包括：提供一基板；在基板的一侧上形成金属层，金属层包括控制线路，其用于后续能够分区块在基板上进行多次电镀；在基板具有金属层的表面上形成第一光阻层，该第一光阻层形成在未被金属层覆盖的区域；在金属层与第一光阻层上形成绝缘层，该绝缘层完全覆盖第一光阻层和金属层；在绝缘层中开孔以露出局部的金属层；在绝缘层远离基板的一侧形成种子层；形成区块层以将该种子层分隔成相互独立的多个区块；以及选择对至少一个区块进行电镀形成电镀层，经至少两次电镀，至到所有的区块都完成电镀。通过在基板上进行分区块电镀形成电镀线路层，可有效改善电镀膜层的膜厚均匀度。

Description

重布线路结构的制备方法
技术领域
本发明涉及一种半导体封装中使用的重布线路结构的制备方法。
背景技术
随着各种电子元件(例如是晶体管、二极管、电阻、电容等)的集成度持续地增加，半导体工业经历了快速成长。集成度的增加是来自于最小特征尺寸(feature size)不断地缩减，以允许更多的较小元件整合到一给定区域内。较小的电子元件需要面积比以往的封装更小的封装。
目前，整合扇出型封装由于其紧密度而趋于热门，在整合扇出型封装中，重布线路结构的形成在封装过程(尤其是扇出型面板级封装)中扮演着重要的角色。一种现有的重布线路的制备方法为在基板上进行电镀得到。
发明内容
本发明一方面提供一种重布线路结构的制备方法，包括：
提供一基板并在所述基板的一表面上形成可剥离层；
形成局部覆盖所述可剥离层远离所述基板的表面的金属层，金属层包括控制线路，所述控制线路包括至少两个相互断开的线路单元；
在所述可剥离层具有所述控制线路的表面上形成第一光阻层，该第一光阻层形成在未被控制线路覆盖的区域；
在所述控制线路与所述第一光阻层上形成绝缘层，该绝缘层完全覆盖第一光阻层和控制线路；
在所述绝缘层中开设多个通孔以露出局部的控制线路；
在所述绝缘层远离基板的一侧形成线路化的且导电的种子层；
在所述种子层上形成绝缘的区块层，所述区块层局部覆盖所述种子层且将所述种子层分隔成相互隔离的多个区块；以及
通过导通所述线路单元中的至少一个以选择对至少一个区块进行电镀使所述种子层上层叠形成电镀层，经至少两次电镀，至到所有的区块都完成电镀。
本发明通过将重布线路结构的电镀划分为若干区块，每一次选择性的对至少一个区块进行电镀，经多次电镀完成所有区块的电镀，如此，每一个区块的电镀的膜厚均匀度相对提升，使得最终得到的所有的电镀层具有相对更加均匀的膜厚度。
附图说明
图1是本发明较佳实施例的重布线路结构的制备方法的流程图。
图2是本发明较佳实施例的重布线路结构的制备方法之步骤S1的示意图。
图3是本发明较佳实施例的重布线路结构的制备方法之步骤S2的示意图。
图4A和图4B是本发明较佳实施例的重布线路结构的制备方法之步骤S3的示意图。
图5是本发明较佳实施例的重布线路结构的制备方法之步骤S4的示意图。
图6是本发明较佳实施例的重布线路结构的制备方法之步骤S5的示意图。
图7是本发明较佳实施例的重布线路结构的制备方法之步骤S6的示意图。
图8A和图8B是本发明较佳实施例的重布线路结构的制备方法之步骤S7的示意图。
图9是本发明较佳实施例的重布线路结构的制备方法之步骤S8的示意图。
图10是本发明较佳实施例的重布线路结构的制备方法之步骤S9的示意图。
图11是本发明较佳实施例的重布线路结构的制备方法之步骤S10的示意图。
主要元件符号说明
基板 10
可剥离层 11
金属层 20
第一光阻层 30
绝缘层 40
通孔 41
种子层 50
区块层 60
区块 51
电镀层 70
沟槽 81
第二光阻层 80
具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
附图中示出了本发明的实施例，本发明可以通过多种不同形式实现，而并不应解释为仅局限于这里所阐述的实施例。相反，提供这些实施例是为了使本发明更为全面和完整的公开，并使本领域的技术人员更充分地了解本发明的范围。为了清晰可见，在图中，层和区域的尺寸被放大了。
除非另外定义，这里所使用的所有术语(包括技术和科学术语)具有与本发明所述领域的普通技术人员所通常理解的含义相同的含义。还应当理解，比如在通用的辞典中所定义的那些的术语，应解释为具有与它们在相关领域的环境中的含义相一致的含义，而不应以过度理想化或过度正式的含义来解释，除非在本文中明确地定义。
重布线路结构为半导体封装中重要的元件，可用于半导体封装中(尤其是扇出型面板级封装)电性连接芯片与电路板。图1为本发明较佳实施方式的重布线路结构的制备方法的流程图，图2-图11为本发明较佳实施方式的重布线路结构的制备方法中各步骤的结构示意图。
请参阅图1，本发明较佳实施方式的重布线路结构的制备方法包括如下步骤。
步骤S1：提供一基板并在基板的一表面上形成一可剥离层。
步骤S2：在可剥离层远离基板的表面上形成金属层。
步骤S3：在可剥离层形成有金属层的表面上形成第一光阻层。
步骤S4：在金属层和第一光阻层上形成绝缘层。
步骤S5：在绝缘层中开设多个通孔以露出局部的金属层。
步骤S6：在绝缘层远离基板的一侧形成导电的种子层。
步骤S7：形成区块层将该种子层分隔成相互独立的多个区块。
步骤S8：每一次选择对至少一个区块进行电镀使种子层上形成电镀层，经至少两次电镀，至到所有的区块都完成电镀。
步骤S1请参图2所示。所述基板10为本领域常规使用的各种基板，其材质可为玻璃或者塑料等有机材质。所述基板10可为柔性的，此情况下，基板10的材质为塑料。所述可剥离层11可为本领域常规使用的各种能够在激光或紫外光照等光能辐射下自基板10剥离的材料。例如，本实施例中，所述可剥离层11为在激光照射下可自基板10剥离的聚酰亚胺树脂材料。如此，可在后续步骤中在可剥离层11上形成电路布线之后，将电路布线自基板10剥离，而基板10可重复使用。
步骤S2请参图3所示。图3仅简单示出金属层20所在的层。金属层20为经图案化的金属层，其局部覆盖可剥离层11远离基板10的表面。金属层20的设置是为了后续能够分区块在基板10上进行多次电镀。金属层20形成预设的控制线路，参图4A所示。所述控制线路包括至少两个相互断开的线路单元。在后述的电镀过程中，电镀电极(图未示)将电性连通局部的金属层20并使局部的区域能够进行电镀而其他区域不进行电镀。金属层20的材料可选自本领域常规使用的各种导电金属，如铜、铜合金。金属层20形成的控制线路不限于图4A所示的交叉的网格线路，还可为其他的各种线路，其线路图案可以是规则的或者不规则的，只要起到能够分区块在基板10上进行多次电镀即可。
步骤S3请参图4B所示。该第一光阻层30形成在可剥离层11具有金属层20的表面上未被金属层20覆盖的区域。相对第一光阻层30露出的金属层20为控制线路，控制线路可包括导电线路和连接线路以控制分区块电镀。步骤S3具体可为：在可剥离层11形成有金属层20的表面形成完全覆盖基板10的光阻层(图未示)，对光阻层进行曝光显影，去除部分的光阻层，剩余的光阻层形成为第一光阻层30。本实施例中，第一光阻层30的厚度稍大于金属层20的厚度。
步骤S2-S3的注意事项为：设计控制线路时需注意各区块每一平方单位内控制线路的电流密度与均匀度基本相当(需相同或仅有微小差异)；因每一个区块的电流密度与均匀度会影响后续电镀膜层厚度、膜均匀度和电镀时间。
步骤S4请参图5所示。该绝缘层40完全覆盖该金属层20和第一光阻层30远离基板10的一侧。
步骤S5请参图6所示。在绝缘层40中开设通孔41露出金属层20是为了使后续电镀过程中电镀电极接触金属层20的位置露出，保证电镀能够进行。依需求的不同，开设通孔41的位置和大小均可调整。不同区块中开孔的孔径可不同以调整电镀时区块内的电流密度(电流密度大小与电流强度、导电层的截面积相关)。本实施例中，开设通孔41的位置可对准为图4A中金属层20的导电线路的交叉点。
步骤S6请参图7所示。种子层50可采用本领域常规使用的各种方式形成的导电层，包括化学气相沉积法和物理气相沉积法，物理气相沉积法例如溅镀。种子层50相对后续将形成的电镀层厚度较薄。图中仅示意性示出种子层50的层，实际上种子层50为线路化的，其形成为初始金属重布线，所述初始金属重布线具有与所需的重布线路一致的图案。
步骤S7请参图8A和图8B所示。本实施例中，所述区块层60将该种子层50分隔成相互独立的12个区块51，如图8A所示。后续将在每一个区块51中形成的重布线路。重布线路包括种子层50和后续将镀在种子层50上的电镀层70。其中，每一个区块51中的重布线路不限于一个，即对应一个IC单元，还可包括多个重布线路对应多个IC单元。
步骤S8请参图9所示。每一次通过导通所述线路单元中的至少一个以选择对至少一个区块进行电镀。电镀层70层叠形成在种子层50上，且对应形成为金属重布线。可以理解的，每一次电镀对几个区块51进行电镀可根据需要进行调整和设计。例如，一实施例中，第一次可对如图8A中第一横排的三个区块51进行电镀，此时，对应该三个区块51的金属层20的部分需保持通电以使电镀能够进行，而其他区块51对应的金属层20的其他部分不通电；第二次对第二横排的三个区块51进行电镀；第三次对第三横排的三个区块51进行电镀；第四次对第四横排的三个区块51进行电镀。区块51的电镀安排和次序可根据需要进行调整设计。在另一实施例中，也可每一次仅对一个区块51进行电镀。
常规的一次性形成较大面积的电镀层，电镀层往往会呈现膜厚不均的现象(中间厚而边缘相对较薄)，本实施例中通过将电镀划分为若干区块，每一次选择性的对至少一个区块51进行电镀，经多次电镀完成所有区块的电镀，如此，每一个区块51的电镀的膜厚均匀度相对提升，使得最终得到的所有的电镀层具有相对更加均匀的膜厚度。
所述重布线路结构的制备方法还可包括步骤S9和步骤S10(未示于图1)。
步骤S9：去除区块层以及位于其下方被其覆盖的其他层的部分直至露出可剥离层。
步骤S10：在相互独立的多个区块之间形成第二光阻层80，第二光阻层80填充区块之间的区域。
步骤S9请参图10所示。如图10所示，该步骤S9将形成沟槽81贯穿绝缘层40和第一光阻层30，如此得到相互独立的多个区块51。
步骤S10请参图11所示。
所述方法还包括参照上述步骤在电镀层70上形成其他的电镀层的步骤。
所述方法还包括完成电镀后使用激光或紫外光照可剥离层11使其自基板10剥离的步骤。
参上所述，由于每一个区块51中可包括对应多个IC单元的多个重布线路，因此所述方法还包括对每一个区块51中的重布线路进行分割的步骤。
本发明的重布线路结构的制备方法通过在基板上进行分区块电镀形成电镀层，可有效改善电镀膜层的膜厚均匀度。
以上实施例仅用以说明本发明的技术方案而非限制，图示中出现的上、下、左及右方向仅为了方便理解，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (8)

1.一种重布线路结构的制备方法，包括：
提供一基板并在所述基板的一表面上形成可剥离层；
形成局部覆盖所述可剥离层远离所述基板的表面的金属层，金属层包括控制线路，所述控制线路包括至少两个相互断开的线路单元；
在所述可剥离层具有所述控制线路的表面上形成第一光阻层，该第一光阻层形成在未被控制线路覆盖的区域；
在所述控制线路与所述第一光阻层上形成绝缘层，该绝缘层完全覆盖第一光阻层和控制线路；
在所述绝缘层中开设多个通孔以露出局部的控制线路；
在所述绝缘层远离基板的一侧形成线路化的且导电的种子层；
形成绝缘的区块层以将所述种子层分隔成相互隔离的多个区块；以及
通过导通所述线路单元中的至少一个以选择对至少一个区块进行电镀使所述种子层上层叠形成电镀层，经至少两次电镀，至到所有的区块都完成电镀。
2.如权利要求1所述的制备方法，其特征在于，在所述绝缘层中开孔露出局部的金属层用于使后续电镀电极接触所述控制线路的位置露出。
3.如权利要求1所述的制备方法，其特征在于，所述种子层形成为初始金属重布线，该初始金属重布线具有与所需的重布线路一致的图案。
4.如权利要求3所述的制备方法，其特征在于，每一个区块中的所述种子层和电镀层构成重布线路，每一个区块中的重布线路的数量为多个。
5.如权利要求1所述的制备方法，其特征在于，各区块中，每一平方单位内控制线路的电流密度与均匀度相当。
6.如权利要求1所述的制备方法，其特征在于，所述方法还包括去除区块层以及位于区块层下方被其覆盖的其他层的部分直至露出所述可剥离层。
7.如权利要求6所述的制备方法，其特征在于，所述方法还包括在相互独立的多个区块之间形成第二光阻层，第二光阻层填充区块之间的区域。
8.如权利要求1所述的制备方法，其特征在于，所述可剥离层为在激光或紫外光照下从所述基板剥离的材料。
CN201910353582.4A 2019-04-29 2019-04-29 重布线路结构的制备方法 Active CN110400756B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910353582.4A CN110400756B (zh) 2019-04-29 2019-04-29 重布线路结构的制备方法
TW109107910A TWI737215B (zh) 2019-04-29 2020-03-10 重佈線路結構的製備方法
US16/850,216 US11037803B2 (en) 2019-04-29 2020-04-16 Method for making redistribution circuit structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910353582.4A CN110400756B (zh) 2019-04-29 2019-04-29 重布线路结构的制备方法

Publications (2)

Publication Number Publication Date
CN110400756A CN110400756A (zh) 2019-11-01
CN110400756B true CN110400756B (zh) 2020-10-13

Family

ID=68323005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910353582.4A Active CN110400756B (zh) 2019-04-29 2019-04-29 重布线路结构的制备方法

Country Status (3)

Country Link
US (1) US11037803B2 (zh)
CN (1) CN110400756B (zh)
TW (1) TWI737215B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112867222B (zh) * 2019-11-12 2022-07-01 深南电路股份有限公司 线路板及其制备方法
CN113423189B (zh) * 2021-06-21 2022-11-25 北京世维通科技股份有限公司 一种金属电极的制备方法
CN114921821B (zh) * 2022-04-14 2023-05-16 电子科技大学 一种通孔填孔的电镀装置及tgv/tcv孔金属化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107587106A (zh) * 2017-11-02 2018-01-16 京东方科技集团股份有限公司 掩模板、蒸镀掩模板组件、蒸镀设备及掩模板的制作方法
CN107887278A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 制作半导体器件的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568682A (en) * 1994-10-31 1996-10-29 Hughes Aircraft Company Orthogonal grid circuit interconnect method
JP2003243564A (ja) * 2002-02-08 2003-08-29 Samsung Electro Mech Co Ltd プリント回路基板ストリップのメッキのための設計方法及びこれを用いた半導体チップパッケージの製造方法
US6890413B2 (en) * 2002-12-11 2005-05-10 International Business Machines Corporation Method and apparatus for controlling local current to achieve uniform plating thickness
CN100342526C (zh) * 2003-08-22 2007-10-10 全懋精密科技股份有限公司 有电性连接垫金属保护层的半导体封装基板结构及其制法
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
US8471156B2 (en) * 2009-08-28 2013-06-25 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via
CN102373492A (zh) * 2010-08-13 2012-03-14 北大方正集团有限公司 电路板表面进行选择性电镀的方法和电路板
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
CN102856212B (zh) * 2012-06-09 2015-02-11 江苏长电科技股份有限公司 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
US9659878B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same
JP7112962B2 (ja) * 2016-11-28 2022-08-04 三井金属鉱業株式会社 多層配線板の製造方法
CN107059077A (zh) * 2016-12-29 2017-08-18 广州兴森快捷电路科技有限公司 改善电镀均匀性的方法
US10461034B2 (en) * 2017-07-26 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887278A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 制作半导体器件的方法
CN107587106A (zh) * 2017-11-02 2018-01-16 京东方科技集团股份有限公司 掩模板、蒸镀掩模板组件、蒸镀设备及掩模板的制作方法

Also Published As

Publication number Publication date
CN110400756A (zh) 2019-11-01
US20200343104A1 (en) 2020-10-29
TWI737215B (zh) 2021-08-21
US11037803B2 (en) 2021-06-15
TW202041118A (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
CN110400756B (zh) 重布线路结构的制备方法
KR100776248B1 (ko) 인쇄회로기판 제조방법
CN104519679B (zh) 制作具有腔的印刷电路板(pcb)衬底的方法
US9684237B2 (en) Circuit board formation using organic substrates
KR20140134243A (ko) 일체식 패러데이 실딩을 갖는 ic 지지 구조체
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP4312758B2 (ja) 配線基板の製造方法、配線基板の中間製品
WO2022156321A1 (zh) 一种用于制作高密度互连线路板的方法
US5568682A (en) Orthogonal grid circuit interconnect method
US8197702B2 (en) Manufacturing method of printed circuit board
CN103906354B (zh) 电路板及其制造方法
KR20150137001A (ko) 배선 기판의 제조방법
CN104270885A (zh) 具有聚合物基质的插件框架及其制造方法
CN114121793B (zh) 一种多层金属布线层及其制备方法、封装结构
TWM590843U (zh) 具有層間導孔的線路結構
KR20140053564A (ko) 배선 기판 및 그 제조 방법
CN109378296B (zh) 电子零件与基板互连方法
US9570342B1 (en) Via structure and method for its fabrication
US20240203935A1 (en) Method of embedding a bare die in a carrier laminate
JPH03142896A (ja) 多層回路基板
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
TWM643781U (zh) 增層電路板
JP2013045959A (ja) 配線基板の製造方法
CN114698257A (zh) 具有全嵌入式精密线路的封装载板及其加工工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant