CN109378296B - 电子零件与基板互连方法 - Google Patents
电子零件与基板互连方法 Download PDFInfo
- Publication number
- CN109378296B CN109378296B CN201811182567.XA CN201811182567A CN109378296B CN 109378296 B CN109378296 B CN 109378296B CN 201811182567 A CN201811182567 A CN 201811182567A CN 109378296 B CN109378296 B CN 109378296B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- interconnection
- conductive
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 174
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004020 conductor Substances 0.000 claims abstract description 183
- 239000000463 material Substances 0.000 claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 298
- 239000011241 protective layer Substances 0.000 claims description 28
- 239000011248 coating agent Substances 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 24
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000011161 development Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000000608 laser ablation Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000001994 activation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000010329 laser etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- -1 104 Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明涉及提供、一种电子零件与基板互连方法，包括：基板设有线路图案层或导体层，所述基板还设有互连孔，所述互连孔将所述基板的两面连通；采用贴片材料将电子零件粘贴于所述基板，所述电子零件朝向基板的一侧设有器件引脚，所述器件引脚与所述互连孔位置对应；去除所述器件引脚与所述互连孔之间的所述贴片材料；在所述互连孔内制作互连导电层，所述互连导电层与所述器件引脚电连接，所述互连导电层与所述基板的线路图案层或导体层电连接。电子零件与基板的线路图案连接占用体积小、连接密度高，且工艺简单、效率高，适合大面板的线路板制作。
Description
技术领域
本发明属于电子领域，具体涉及一种电子零件与基板互连方法。
背景技术
目前，在线路板上安装芯片等电子零件时，电子零件与线路板上的电路连接采用引线的方式，这种连接方式生产效率低，并且占用体积大、连接密度低。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种电子零件与基板互连方法，电子零件与基板的线路图案连接占用体积小、连接密度高，且工艺简单、效率高，适合大面板的线路板制作。
其技术方案如下：
一种电子零件与基板互连方法，包括：基板设有线路图案层或导体层，所述基板还设有互连孔，所述互连孔将所述基板的两面连通；采用贴片材料将电子零件粘贴于所述基板的第一面，所述电子零件朝向基板的一侧设有器件引脚，所述器件引脚与所述互连孔位置对应；去除所述器件引脚与所述互连孔之间的所述贴片材料；在所述基板的第一面或/和第二面生长导电材料，一部分导电材料附于所述互连孔内壁上构成互连导电层，所述互连导电层与所述器件引脚电连接，所述互连导电层与所述基板的线路图案层或导体层电连接；一部分导电材料附于所述线路图案层或所述导体层、并与所述线路图案层或所述导体层一起构成导体基层，将所述导体基层制作为线路图案层。
在其中一个实施例中，所述基板的第一面设有线路图案层、所述基板的第二面也设有线路图案层，所述基板的第二面还设有保护层，所述保护层至少覆盖部分所述基板第二面的线路图案；在所述基板的第二面生长导电材料，一部分导电材料附于所述互连孔内壁构成所述互连导电层，一部分导电材料附于所述保护层构成导体基层，将所述导体基层制作为线路图案层。
在其中一个实施例中，所述互连孔内的所述互连导电层是全充满所述互连孔或者是部分充满所述互连孔。
在其中一个实施例中，所述导体基层与所述互连导电层电连接根据设计使第一面和/或第二面的导电层跟所述的电子零件的引脚连接导通。
在其中一个实施例中，将网板盖于所述基板的第二面，所述网板设有涂覆窗口，所述涂覆窗口位置与所述互连孔对应，将导电材料涂覆于所述涂覆窗口内，取走所述网板，将所述导电材料填充于所述互连孔内构成所述互连导电层。
在其中一个实施例中，在所述基板的第二面生长导电材料后；在所述基板的第二面覆盖光刻材料；保留覆盖所述互连孔的开口的光刻材料而去除另外的光刻材料；采用蚀刻工艺去除未被光刻材料覆盖的导体基层，去除余下光刻材料。
在其中一个实施例中，在所述基板的第二面所述导电材料上覆盖光刻材料；去除所述互连孔的开口周围的光刻材料而保留覆盖其它区域的光刻材料；在所述基板的互连孔内生长导电材料与所述器件引脚导通；去除余下的光刻材料及其上的导电材料。
在其中一个实施例中，通过抽真空或加压工艺，将所述导电材料填充于所述互连孔内构成所述互连导电层；或者，通过加热或回流焊工艺，将所述导电材料填充于所述互连孔内构成所述互连导电层。
在其中一个实施例中，所述基板的第一面设有线路图案层，所述基板的第二面设有导体层，将所述电子零件安装于所述基板的第一面；制作所述互连导电层后，将所述基板第二面的导体层制成线路图案层。
在其中一个实施例中，根据所述互连孔的直径、深度、所述导电材料附于所述互连孔内壁的厚度加工所述网板，所述涂覆窗口的宽度、深度与所述导电材料的体积对应。
在其中一个实施例中，将所述电子零件粘贴于基板后，用封装材料将所述电子零件包封。
在其中一个实施例中，所述互连孔内设有预设导电层，所述预设导电层与所述线路图案层或金属层电连接,所述预设导电层与所述互连导电层电连接。
本发明的有益效果在于：
1、电子零件与基板互连方法，包括：
基板设有线路图案层或导体层，所述基板还设有互连孔，所述互连孔将所述基板的两面连通；线路图案层或导体层可以设置于基板表面、也可以嵌设于基板内。线路图案层包括但不限于完成电源/接地/信号等金属互连绕线。根据需要，基板上可以设置单层或多层线路图案层(各层线路图案层所显露的线路图案可以相同或不相同，本文不区分各层线路图案层所显露的线路图案是否相同，只要是具有线路图案的均可认为是本文所述的线路图案层)，类似地，也可也设置单层或多层导体层。
基板包括相背对的第一面和第二面，采用贴片材料将电子零件粘贴于所述基板的第一面，所述电子零件朝向基板的一侧设有器件引脚，所述器件引脚与所述互连孔位置对应；去除所述器件引脚与所述互连孔之间的所述贴片材料；使所述器件引脚通过所述互连孔暴露出来，采用激光或等离子蚀刻工艺或其他工艺，只要能够将遮挡器件引脚的贴片材料去除，将器件引脚暴露出来即可。
所述互连孔将所述基板的第一面和第二面连通，在所述基板的第一面或/和第二面生长导电材料，一部分导电材料附于所述互连孔内壁上构成互连导电层，所述互连导电层与所述器件引脚电连接，所述互连导电层与所述基板的线路图案层或导体层电连接，如此，器件引脚通过互连导电层与基板的线路图案层或导体层电连接；一部分导电材料附于所述线路图案层或所述导体层、并与所述线路图案层或所述导体层一起构成导体基层，将所述导体基层制作为线路图案层。
在所述基板的第二面生长导电材料，生长导电材料的方式包括但不限于电镀、溅镀、化学镀、活化、黑孔工艺(填充碳粉)等。
线路图案层具有线路图案，而导体层和导体基层只是导电层而没有线路图案，例如，导体层和导体基层可以是金属层，导体层是基板上的一层金属(可以是单层金属构成单层，也可以是多层金属构成的复合层)，根据线路图案将导体层或导体基层的多余金属去除，导体层或导体基层显露线路图案，从而将导体层或导体基层制成线路图案层。
其中，本文所述“第一”、“第二”仅为描述清楚、简洁，不限制实际顺序、不分主次。
2、所述基板的第一面设有线路图案层，所述基板的第二面也设有线路图案层，所述基板的第二面还设有保护层，所述保护层至少覆盖部分所述基板第二面的线路图案，基板第二面的线路图案层位于基板和保护层之间，保护层可以为线路图案层提供保护或隔离，例如避免线路图案层在后续工艺中受损、或者将线路图案层与其他层相隔离，所述电子零件安装于所述基板的第一面；
在所述基板的第二面生长导电材料，一部分导电材料附于所述互连孔内壁构成所述互连导电层，一部分导电材料附于所述保护层构成导体层，保护层将导体层与基板第二面的线路图案层相隔离，避免二者干涉。
3、所述互连孔内的所述互连导电层是全充满所述互连孔或者是部分充满所述互连孔。可以根据需要选择任一互连孔内是充满状态还是部分充满状态。
4、将所述导体层制作为线路图案层，导体层上的线路图案层与基板第二面的线路图案层被保护层隔离、彼此不干涉。将导体层制作为线路图案层的方法包括但不限于光刻、显影、湿法蚀刻、激光烧蚀等工艺。
5、在所述基板的第二面生长导电材料过程中，所述导体层与所述互连导电层电连接。在基板的第二面生长导电材料时，在互连孔的内壁和保护层上同时生长出一层导电材料，这层导电材料附于互连孔内壁的部分构成互连导电层、附于保护层的部分构成导体基层，并且这层导电材料本身是一体的，即导体层与互连导电层是电连接的。如此，在基板的第二面生长导电材料这一个步骤可以同时制成互连导电层和导体基层，同时器件引脚通过互连导电层与基板第二面的线路图案层电连接。
6、在所述基板的第二面生长导电材料后，在所述基板的第二面覆盖光刻材料，保留覆盖所述互连孔的开口的光刻材料而去除另外的光刻材料，光刻材料可以保护互连孔内的互连导电层不会被去除，采用蚀刻工艺去除未被光刻材料覆盖的导体基层，去除余下的光刻材料。统一在基板的第二面生长导电材料，生产效率高。
7、将网板盖于所述基板的第二面，所述网板设有涂覆窗口，所述涂覆窗口位置与所述互连孔对应，将导电材料涂覆于所述涂覆窗口内，导电材料位于互连孔的开口或者位于互连孔内，取走所述网板，将所述导电材料填充于所述互连孔内构成所述互连导电层。可以采用刮板将导电材料涂覆于涂覆窗口内，生产效率高，也可以采用点胶机将导电材料点胶于涂覆窗口内，但不限于此，也可以采用其他方式。
8、取走所述网板时，将所述网板从垂直于基板第二面的方向所述取走，避免取走网板的过程中网板对导电材料造成不利影响，例如将导电材料刮蹭带走或者使导电材料位移；由于实际操作中、不易实现完全90度的垂直，实际中可能是近垂直的方向，取走方向80度至110都应属于近垂直的范畴。
9、通过抽真空或加压工艺，将所述导电材料填充于所述互连孔内构成所述互连导电层；或者，通过加热或回流焊工艺，将所述导电材料填充于所述互连孔内构成所述互连导电层。利于将导电材料从互连孔的开口进入互连孔内，实现导电材料与器件引脚、或线路图案层、或导体层的电连接。
10、所述基板的第一面设有线路图案层，所述基板的第二面设有导体层，将所述电子零件安装于所述基板的第一面；制作所述互连导电层后，将所述基板第二面的导体层制成线路图案层，此时基板第二面制作线路图案层的步骤靠后，制成的线路图案层不会受到前序工艺的影响。
11、根据所述互连孔的直径、深度、所述导电材料附于所述互连孔内壁的厚度加工所述网板，所述涂覆窗口的宽度、深度与所述导电材料的体积对应。利于控制涂覆导电材料的量。
12、将所述电子零件粘贴于基板后，用封装材料将所述电子零件包封，一方面，封装材料可以保护电子零件，避免电子零件损伤；另一方面，包封后电子零件在基板上相对位置被固定，封装材料可以防止电子零件位移，在后期工艺流程中保持电子零件的位置，生产中对位精准、产品良率高。
13、优选地，所述互连孔内设有预设导电层，所述预设导电层与所述线路图案层或导体层电连接,而后再在互连孔内制作互连导电层，所述预设导电层与所述互连导电层电连接，电子零件的器件引脚通过互连导电层与互连孔内预设导电层电连接，器件引脚通过互连导电层与基板上的线路图案层、导体层电连接。制作预设导电层的方法包括但不限于光刻、显影、湿法蚀刻、激光烧蚀等工艺。
附图说明
图1为本发明实施例一的步骤图一；
图2为本发明实施例一的步骤图二；
图3为本发明实施例一的步骤图三；
图4为本发明实施例一的步骤图四；
图5为本发明实施例二的步骤图一；
图6为本发明实施例二的步骤图二；
图7为本发明实施例二的步骤图三；
图8为本发明实施例二的步骤图四；
图9为本发明实施例二的步骤图五；
图10为本发明实施例三的步骤图一；
图11为本发明实施例三的步骤图二；
图12为本发明实施例三的步骤图三；
图13为本发明实施例三的步骤图四；
图14为本发明实施例三的步骤图五；
图15为本发明实施例三的步骤图六。
附图标记说明：
100、基板，101、预设导电层，102、互连孔，103、106、109、线路图案层，104、导体层，105、互连导电层，108、导体基层，200、电子零件，201、器件引脚，300、贴片材料，400、封装层，500、107、保护层，600、光刻材料，700、网板，701、涂覆窗口，800、导电材料。
具体实施方式
下面对本发明作进一步详细说明，但本发明的实施方式不限于此。
实施例一
如图1至4所示，电子零件与基板互连方法，包括：
步骤一
如图1所示，基板100包括相背对的第一面(图1所示方位基板100的上表面为第一面)和第二面(图1所示方位基板100的下表面为第二面)，基板100的第一面设有线路图案层103，基板100的第二面设有导体层104，基板100还设有互连孔102，互连孔102将基板100的第一面和第二面连通。线路图案层103或导体层104可以设置于基板100表面、也可以嵌设于基板100内。线路图案层103包括但不限于完成电源/接地/信号等金属互连绕线。
互连孔102内设有预设导电层101，预设导电层101与第一面的线路图案层103或第二面的导体层104电连接。制作预设导电层101的方法包括但不限于光刻、显影、湿法蚀刻、激光烧蚀等工艺。
采用贴片材料300将电子零件200粘贴于基板100，电子零件200安装于基板100的第一面；电子零件200朝向基板100的一侧设有器件引脚201，器件引脚201与互连孔102位置对应。此时，器件引脚201被贴片材料300遮挡，器件引脚201还未与基板100上的线路图案层103或导体层104电连接。其中电子零件200包括但不限于芯片、裸片、晶元、电子元件、电子器件、半导体器件、或者电路中需要的其他零件。
将电子零件200粘贴于基板100后，用封装材料将电子零件200包封，封装材料构成封装层400，电子零件200位于基板100与封装层400之间。一方面，封装材料可以保护电子零件200，避免电子零件200损伤；另一方面，包封后电子零件200在基板100上相对位置被固定，封装材料可以防止电子零件200位移，在后期工艺流程中保持电子零件200的位置，生产中对位精准、产品良率高。
步骤二
如图2所示，去除器件引脚201与互连孔102之间的贴片材料300；使器件引脚201通过互连孔102暴露出来，采用激光或等离子蚀刻工艺或其他工艺，只要能够将遮挡器件引脚201的贴片材料300去除，将器件引脚201暴露出来即可。
步骤三
如图3所示，进行各种前期预处理(可以将基板100倒装)，采用通孔侧壁活化、或化学镀、或者黑孔工艺(填充碳粉)、或磁控溅射等工艺在互连孔102的侧壁形成导电介质薄层。
然后在基板100的第二面生长导电材料，生长导电材料的方式包括但不限于电镀、溅镀、化学镀、活化、黑孔工艺(填充碳粉)等，本实施例中采用电镀，在基板100的第二面电镀一层导电材料，一部分导电材料附于互连孔102内壁上构成互连导电层105(由于预处理在互连孔侧壁上制作了导电介质薄层，也可以认为是一部分导电材料附于导电介质薄层上构成导电层105，而导电层105与导电介质薄层电连接)，一部分导电材料附于导体层104并与导体层104一起构成导体基层108。
互连孔102的内壁经过电镀后形成互连导电层105，互连导电层105与器件引脚201电连接；可以是，互连导电层105与基板100的线路图案层103或导体层104电连接，器件引脚201通过互连导电层105与基板100的线路图案层103或导体层104直接电连接；也可以是，互连导电层105通过导电介质薄层与预设导电层101电连接，器件引脚201通过互连导电层105、预设导电层101与基板100的线路图案层103或导体层104电连接。
步骤四
如图4所示，通过光刻、显影、湿法蚀刻、或激光烧蚀等工艺，将导体基层108制作为线路图案层109。如此，基板100的两面各设置有线路图案层103、109。在基板100的第二面设置保护层500，保护层500覆盖至少部分的第二面的线路图案层109，保护层500为基板100第二面的线路图案层109提供保护。
实施例二
实施例二与实施例一的区别在于：
如图5至9所示，电子零件与基板互连方法，包括：
步骤一
如图5所示，基板100的第一面设有线路图案层103，基板100的第二面也设有线路图案层106，基板100还设有互连孔102，互连孔102将基板100的第一面和第二面连通。互连孔102内设有预设导电层101，预设导电层101与基板100第一面的线路图案层103或基板100第二面的线路图案层106电连接。制作预设导电层101的方法包括但不限于光刻、显影、湿法蚀刻、激光烧蚀等工艺。
基板100的第二面还设有保护层107，保护层107至少覆盖部分基板100第二面的线路图案层106，基板100第二面的线路图案层106位于基板100和保护层107之间，保护层107可以为线路图案层106提供保护或隔离，例如避免线路图案层106在后续工艺中受损、或者将线路图案层106与其他层相隔离。
通过贴片材料300将电子零件200贴装于基板100的第一面，电子零件200的器件引脚201与互连孔102对应。将电子零件200粘贴于基板100后，用封装材料将电子零件200包封，封装材料构成封装层400，电子零件200位于基板100与封装层400之间。
步骤二
如图6所示，去除器件引脚201与互连孔102之间的贴片材料300；使器件引脚201通过互连孔102暴露出来，采用激光或等离子蚀刻工艺或其他工艺，只要能够将遮挡器件引脚201的贴片材料300去除，将器件引脚201暴露出来即可。
步骤三
如图7所示，进行各种前期预处理(可以将基板100倒装)，采用通孔侧壁活化、或化学镀、或者黑孔工艺(填充碳粉)、或磁控溅射等工艺在互连孔102的侧壁形成导电介质薄层。然后在基板100的第二面生长导电材料，本实施例中采用电镀的方式生长导电材料。
在基板100的第二面生长导电材料过程中，在互连孔102的内壁和保护层107上同时生长出一层导电材料，生长出来的导电材料的一部分附于互连孔102内壁的部分构成互连导电层105、另一部分附于保护层107构成导体基层108，并且这层导电材料本身是连续的，即导体基层108与互连导电层105是一体的、相互电连接的。如此，在基板100的第二面生长导电材料这一个步骤可以同时制成互连导电层105和导体基层108，并且器件引脚201通过互连导电层105与基板100第一面的线路图案层103、或第二面的线路图案层106电连接。
步骤四
如图8所示，在基板100的第二面覆盖光刻材料600，通过光刻(曝光、显影)工艺去除多余的光刻材料600，而保留覆盖互连孔102的开口的光刻材料600。
步骤五
如图9所示，采用蚀刻工艺(本实施例中采用湿法蚀刻工艺)去除未被光刻材料600覆盖的导体基层108，光刻材料600可以保护互连孔102内的互连导电层105不会被去除。然后去除余下的光刻材料600。
其中，本实施例中除保留互连孔102开口周围的导体基层108外，将余下的导体基层108均去除，但不限于本实施例，也可以利用光刻材料600将导体基层108制作为新的线路图案层。由于导体基层108与基板100第二面的线路图案层106之间有保护层107作为隔离，导体基层108制成的新的线路图案层与基板100第二面的线路图案层106之间互不干涉。
实施例三
实施例三与实施例一的区别在于：
如图10至15所示，电子零件与基板互连方法，包括：
步骤一
如图10所示，基板100的第一面设有线路图案层103，基板100的第二面设有导体层104，基板100还设有互连孔102，互连孔102将基板100的第一面和第二面连通。互连孔102内设有预设导电层101，预设导电层101与第一面的线路图案层103或第二面的导体层104电连接。制作预设导电层101的方法包括但不限于光刻、显影、湿法蚀刻、激光烧蚀等工艺。
采用贴片材料300将电子零件200粘贴于基板100，电子零件200安装于基板100的第一面；电子零件200朝向基板100的一侧设有器件引脚201，器件引脚201与互连孔102位置对应。此时，器件引脚201被贴片材料300遮挡，器件引脚201还未与基板100上的线路图案层103、106或导体层104电连接。
将电子零件200粘贴于基板100后，用封装材料将电子零件200包封，封装材料构成封装层400，电子零件200位于基板100与封装层400之间。
步骤二
如图10、11所示，将网板700盖于基板100的第二面，网板700设有涂覆窗口701，涂覆窗口701位置与互连孔102对应，将导电材料800涂覆于涂覆窗口701内，导电材料800位于互连孔102的开口或者位于互连孔102内，图11所示是导电材料800位于互连孔102的开口处。可以采用刮板将导电材料800涂覆于涂覆窗口701内，生产效率高，也可以采用点胶机将导电材料800点胶于涂覆窗口701内，但不限于此，也可以采用其他方式。
优选的，可以根据互连孔102的直径、深度、导电材料800附于互连孔102内壁的厚度来加工网板700，使涂覆窗口701的宽度、深度与所需涂覆的导电材料800的体积对应，这样做有利于控制涂覆导电材料800的量。
步骤三
如图12所示，取走网板700，将步骤二中涂覆的导电材料800留置于基板100上。如图12中箭头方向所示，取走网板700时，将网板700从垂直于基板100第二面的方向取走，避免取走网板700的过程中网板700对导电材料800造成不利影响，例如将导电材料800刮蹭带走或者使导电材料800位移；由于实际操作中、不易实现完全90度的垂直，实际中可能是近垂直的方向，取走方向80度至110都应属于近垂直的范畴。
步骤四
如图13所示，将导电材料800填充于互连孔102内构成互连导电层105。可以通过抽真空或加压工艺，将导电材料800填充于互连孔102内构成互连导电层105；或者，通过加热或回流焊工艺，将导电材料800填充于互连孔102内构成互连导电层105。图13所示是导电材料800填充满互连孔102，但不限于此，只要能将导电材料800制成互连导电层105实现电连接即可，不一定需要填充满互连孔102。
步骤五
如图14所示，将基板100第二面的导体层104制成线路图案层106，本步骤基板100第二面制作线路图案层106的步骤靠后，制成的线路图案层106不会受到前序工艺的影响。
步骤六
如图15所示，在步骤五中制成的线路图案层106上制作保护层500，保护层500为基板100第二面的线路图案层106提供保护。
其中，本实施例中，基板100的第二面预先设有导体层104，将网板700盖在导体层104上涂覆导电材料800，将导电材料800制成互连导电层105后，再将基板100第二面的导体层104制成线路图案层103、106。但不限于此，在其他实施例中，也可以，基板100的第二面预先设有线路图案层103、106，然后将网板700盖在基板100第二面的线路图案层103、106上涂覆导电材料800，将导电材料800制成互连导电层105后，在基板100第二面的线路图案层103、106上制作保护层500、107。
本发明中，导电材料可以是任一导电材料，图中11至15所标记的导电材料800仅表示涂覆于涂覆窗口内的导电材料、仅为了表述简洁，基板的其他位置也可以使用导电材料、其他步骤也可以使用点导电材料，在其他步骤中，也可以使用导电材料，本文所述的导电材料不特指某种材料，导电材料可以是任一种导电材料，不同步骤中的导电材料可以是不同种类或者相同种类的材料，用于基板上不同位置的导电材料可以是不同种类或者相同种类的材料。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (11)
1.一种电子零件与基板互连方法，其特征在于，包括：
基板设有线路图案层或导体层，所述基板还设有互连孔，所述互连孔将所述基板的两面连通；
采用贴片材料将电子零件粘贴于所述基板的第一面，所述电子零件朝向基板的一侧设有器件引脚，所述器件引脚与所述互连孔位置对应；
去除所述器件引脚与所述互连孔之间的所述贴片材料；
在所述基板的第一面或/和第二面生长导电材料，一部分导电材料附于所述互连孔内壁上构成互连导电层，所述互连导电层与所述器件引脚电连接，所述互连导电层与所述基板的线路图案层或导体层电连接；一部分导电材料附于所述线路图案层或所述导体层、并与所述线路图案层或所述导体层一起构成导体基层，将所述导体基层制作为线路图案层；
将网板盖于所述基板的第二面，所述网板设有涂覆窗口，所述涂覆窗口位置与所述互连孔对应，将导电材料涂覆于所述涂覆窗口内，取走所述网板，将所述导电材料填充于所述互连孔内构成所述互连导电层。
2.根据权利要求1所述的电子零件与基板互连方法，其特征在于，所述基板的第一面设有线路图案层、所述基板的第二面也设有线路图案层，所述基板的第二面还设有保护层，所述保护层至少覆盖部分所述基板第二面的线路图案；
在所述基板的第二面生长导电材料，一部分导电材料附于所述互连孔内壁构成所述互连导电层，一部分导电材料附于所述保护层构成导体基层，将所述导体基层制作为线路图案层。
3.根据权利要求1所述的电子零件与基板互连方法，其特征在于，所述互连孔内的所述互连导电层是全充满所述互连孔或者是部分充满所述互连孔。
4.根据权利要求1所述的电子零件与基板互连方法，其特征在于，所述互连导电层根据设计连接导通第一面和/或第二面的导电材料跟所述的电子零件的引脚。
5.根据权利要求1所述的电子零件与基板互连方法，其特征在于：
在所述基板的第二面生长导电材料后；
在所述基板的第二面覆盖光刻材料；
保留覆盖所述互连孔的开口的光刻材料而去除另外的光刻材料；
采用蚀刻工艺去除未被光刻材料覆盖的导体基层，去除余下光刻材料。
6.根据权利要求1所述的电子零件与基板互连方法，其特征在于：
在所述基板的第二面所述导电材料上覆盖光刻材料；
去除所述互连孔的开口周围的光刻材料而保留覆盖其它区域的光刻材料；
在所述基板的互连孔内生长导电材料与所述器件引脚导通；
去除余下的光刻材料及其上的导电材料。
7.根据权利要求1所述的电子零件与基板互连方法，其特征在于，通过抽真空或加压工艺，将所述导电材料填充于所述互连孔内构成所述互连导电层；
或者，通过加热或回流焊工艺，将所述导电材料填充于所述互连孔内构成所述互连导电层。
8.根据权利要求6所述的电子零件与基板互连方法，其特征在于，所述基板的第一面设有线路图案层，所述基板的第二面设有导体层，将所述电子零件安装于所述基板的第一面；
制作所述互连导电层后，将所述基板第二面的导体层制成线路图案层。
9.根据权利要求1所述的电子零件与基板互连方法，其特征在于，根据所述互连孔的直径、深度、所述导电材料附于所述互连孔内壁的厚度加工所述网板，所述涂覆窗口的宽度、深度与所述导电材料的体积对应。
10.根据权利要求1至9任一项所述的电子零件与基板互连方法，其特征在于，将所述电子零件粘贴于基板后，用封装材料将所述电子零件包封。
11.根据权利要求1至9任一项所述的电子零件与基板互连方法，其特征在于，所述互连孔内设有预设导电层，所述预设导电层与所述线路图案层或金属层电连接,所述预设导电层与所述互连导电层电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811182567.XA CN109378296B (zh) | 2018-10-11 | 2018-10-11 | 电子零件与基板互连方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811182567.XA CN109378296B (zh) | 2018-10-11 | 2018-10-11 | 电子零件与基板互连方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109378296A CN109378296A (zh) | 2019-02-22 |
| CN109378296B true CN109378296B (zh) | 2020-12-01 |
Family
ID=65403037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811182567.XA Active CN109378296B (zh) | 2018-10-11 | 2018-10-11 | 电子零件与基板互连方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109378296B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104684456A (zh) * | 2012-09-24 | 2015-06-03 | 奥林巴斯株式会社 | 摄像装置及具有该摄像装置的内窥镜 |
| JP2018160607A (ja) * | 2017-03-23 | 2018-10-11 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064936B2 (en) * | 2008-12-12 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
| US8987059B2 (en) * | 2012-01-04 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS devices and methods of forming same |
| CN103594451B (zh) * | 2013-11-18 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 多层多芯片扇出结构及制作方法 |
| CN103647012B (zh) * | 2013-12-20 | 2017-05-31 | 中国科学院半导体研究所 | 一种用于led的晶圆级封装的芯片转移方法 |
| US9123626B1 (en) * | 2014-02-27 | 2015-09-01 | Texas Instruments Incorporated | Integrated passive flip chip package |
| US9596768B2 (en) * | 2014-03-04 | 2017-03-14 | Qualcomm Incorporated | Substrate with conductive vias |
| US9630834B2 (en) * | 2014-06-16 | 2017-04-25 | InSense, Inc. | Wafer scale monolithic CMOS-integration of free- and non-free-standing Metal- and Metal alloy-based MEMS structures in a sealed cavity |
| US9659850B2 (en) * | 2014-12-08 | 2017-05-23 | Qualcomm Incorporated | Package substrate comprising capacitor, redistribution layer and discrete coaxial connection |
| CN104882432B (zh) * | 2015-04-24 | 2017-12-08 | 苏州含光微纳科技有限公司 | 一种具有垂直通孔互连的半导体结构及其制造方法 |
| CN106298749B (zh) * | 2015-05-18 | 2020-11-13 | 深圳光台实业有限公司 | 发光二极管、电子器件及其制作方法 |
| US10315915B2 (en) * | 2015-07-02 | 2019-06-11 | Kionix, Inc. | Electronic systems with through-substrate interconnects and MEMS device |
| US9837352B2 (en) * | 2015-10-07 | 2017-12-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
| KR20170067426A (ko) * | 2015-12-08 | 2017-06-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지 |
| CN205488088U (zh) * | 2016-02-23 | 2016-08-17 | 华天科技（昆山）电子有限公司 | 埋入硅基板扇出型3d封装结构 |
| CN107256850B (zh) * | 2017-07-25 | 2023-03-31 | 厦门大学 | 一种内嵌金属微通道的转接板及其制备方法 |
-
2018
- 2018-10-11 CN CN201811182567.XA patent/CN109378296B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104684456A (zh) * | 2012-09-24 | 2015-06-03 | 奥林巴斯株式会社 | 摄像装置及具有该摄像装置的内窥镜 |
| JP2018160607A (ja) * | 2017-03-23 | 2018-10-11 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109378296A (zh) | 2019-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11324107B1 (en) | Panel molded electronic assemblies with multi-surface conductive contacts | |
| JP3382096B2 (ja) | バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 | |
| CN101971326B (zh) | 集成电路管芯封装的电磁屏蔽形成 | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| US7670962B2 (en) | Substrate having stiffener fabrication method | |
| US20070045826A1 (en) | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation | |
| KR19980018124A (ko) | 평면 재분배 구조체 및 그의 제조 방법 | |
| IL112294A (en) | Method for creating solid conductor passages in the substrate | |
| US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
| US20050196898A1 (en) | Process of plating through hole | |
| CN110024107B (zh) | 集成电路封装方法以及集成封装电路 | |
| EP1951012B1 (en) | Method of manufacturing a wiring board including electroplating | |
| US11848214B2 (en) | Encapsulated semiconductor package | |
| TWI737215B (zh) | 重佈線路結構的製備方法 | |
| CN110211943A (zh) | 半导体装置及其制造方法 | |
| CN109378296B (zh) | 电子零件与基板互连方法 | |
| US9060430B1 (en) | Shielded trace structure and fabrication method | |
| CN105321896B (zh) | 嵌入式芯片封装技术 | |
| JP3238685B2 (ja) | 集積マイクロ波アセンブリの製造方法 | |
| US7358116B2 (en) | Substrate conductive post formation | |
| US7335591B2 (en) | Method for forming three-dimensional structures on a substrate | |
| KR100593211B1 (ko) | 웨이퍼 관통형 전극 제조 방법 | |
| US8383461B2 (en) | Method for manufacturing semiconductor package having improved bump structures | |
| KR100473337B1 (ko) | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 | |
| US10424492B2 (en) | Method of fabricating integrated circuit packaging with etched base |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |