CN104882432B - 一种具有垂直通孔互连的半导体结构及其制造方法 - Google Patents

一种具有垂直通孔互连的半导体结构及其制造方法 Download PDF

Info

Publication number
CN104882432B
CN104882432B CN201510200936.3A CN201510200936A CN104882432B CN 104882432 B CN104882432 B CN 104882432B CN 201510200936 A CN201510200936 A CN 201510200936A CN 104882432 B CN104882432 B CN 104882432B
Authority
CN
China
Prior art keywords
hole
vertical
substrate
layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510200936.3A
Other languages
English (en)
Other versions
CN104882432A (zh
Inventor
马盛林
陈兢
夏雁鸣
官勇
罗荣峰
任奎丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Suzhou Is Containing Light Micro-Nano Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Is Containing Light Micro-Nano Science And Technology Ltd filed Critical Suzhou Is Containing Light Micro-Nano Science And Technology Ltd
Priority to CN201510200936.3A priority Critical patent/CN104882432B/zh
Publication of CN104882432A publication Critical patent/CN104882432A/zh
Application granted granted Critical
Publication of CN104882432B publication Critical patent/CN104882432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种具有垂直通孔互连的半导体结构及其制造方法。该半导体结构包括衬底,至少一个横截面为花瓣状的垂直通孔互连,以及金属互连层;所述衬底具有相对的第一表面和第二表面;所述垂直通孔互连包括垂直贯穿所述衬底的第一表面和第二表面的横截面为花瓣状的垂直通孔,以及保型覆盖至所述垂直通孔侧壁的金属层,所述花瓣状的垂直通孔具有内凸的自由端;所述金属互连层设于所述衬底的第一表面和/或第二表面。本发明通过垂直通孔内凸出的自由端可以释放由于热膨胀系数失配产生的热应力,可以改善传统实心或空心硅通孔互连结构面临的热应力问题,提高具有垂直通孔互连的半导体结构的热力学可靠性。

Description

一种具有垂直通孔互连的半导体结构及其制造方法
技术领域
本发明涉及半导体结构制造领域,尤其涉及一种具有垂直通孔互连的半导体结构及其制造方法。
背景技术
随着摩尔定律逼近物理极限,TSV三维封装技术(Through-Si-Via,TSV)通过TSV互连技术在芯片层次实现三维集成,具有小体积、高密度、三维异质集成的特点,被业界认为是突破甚至超越摩尔定律的重要途径,已成为先进封装领域乃至微电子领域的前沿与热点。
TSV/TGV转接板技术(Through-Glass-Via,TGV)是从TSV互连技术衍生出来的重要发展方向,可以提供与三维封装集成电路IC相匹配的线宽/节距、热膨胀系数,具有小尺寸、高密度、高集成度的特点,已成为集成电路IC、MEMS、微纳传感器等芯片级三维集成的最具竞争力的转接基板技术。
TSV/TGV互连是TSV三维封装技术的关键之一,某种意义上讲,其性能/可靠性对TSV三维集成模块性能好坏具有决定性影响。目前,业界已经公开了不同的TSV/TGV互连技术方案,具有代表性的有:譬如CN101752270A公开了一种实心TSV互连技术方案,CN2011101128047.2公开了一种内部填充有机物的环形TSV互连技术方案。其中实心TSV互连技术方案适用于小孔径、高密度TSV互连的三维集成应用,如3D IC,但是由于实心TSV互连材料热膨胀系数失配,其热力学可靠性是个问题,尤其是当需要大孔径、高深宽比的TSV互连时,如应用于MEMS、微纳传感器等三维集成的TSV转接板时,热力学可靠性问题更加棘手。与实心TSV互连相比,内部填充有机物的环形TSV互连方案在缓解热应力问题具有一定进步,在低密度I/O需求的TSV转接板应用具有一定优势,但是由于其横截面呈圆环型、在其温度变化时由于对称性仍然会对周围衬底形成向外辐射状挤压或向圆心内拉伸作用,对其热力学可靠性仍是一大威胁。
发明内容
针对上述问题,本发明的目的在于提供一种具有垂直通孔互连的半导体结构,可以有效地改善垂直通孔结构互连的应力问题。
为了解决上述技术问题,本发明公开了一种具有垂直通孔互连的半导体结构,其特征在于,该半导体结构包括衬底、多个横截面为花瓣状的垂直通孔互连、金属互连层,其中:
所述衬底为硅或玻璃,具有相对的第一表面和第二表面;
所述横截面为花瓣状的垂直通孔互连由垂直贯穿所述衬底的第一表面和第二表面的嵌于所述衬底中横截面为花瓣状的垂直通孔、以及保型覆盖至所述垂直通孔侧壁的——即横截面同为花瓣状的并且同中心——金属层组成;
在所述衬底第一表面、或第二表面、或者第一和第二表面存在金属互连层(Redistribution-Layer,RDL,也可称为重新布线层),所述金属互连层由导电金属层和介质层组成。
优选的,所述横截面为花瓣的硅通孔,其花瓣数量为2~5瓣,也可以是更多瓣,具有内凸的自由端,用于释放由于热膨胀系数失配产生的热应力;
优选的,所述衬底为硅时所述垂直通孔与金属层之前存在一绝缘层,绝缘层为氧化硅、氮化硅;
优选的,所述横截面为花瓣的硅通孔互连的金属层为铜。
相应的,本发明公开了该半导体结构的制作方法,该方法包括以下步骤:
a)提供衬底,所述衬底具有相对的第一表面和第二表面,在所述衬底内制作多个横截面为花瓣状的异型通孔;
b)在所述衬底的横截面为花瓣状的通孔侧壁形成金属层;
c)在所述衬底的第一表面、或第二表面、或第一表面与第二表面上制作重新布线层和金属焊垫。
优选的,衬底为硅圆片或玻璃圆片;
优选的,在步骤a)中异型通孔制作方法为下列中的一种:深反应离子刻蚀(DRIE)、激光烧蚀、喷砂、超声加工;
优选的,在步骤a)中在硅圆片上制作异型通孔之后,还包括在所述通孔侧壁形成绝缘层,所述绝缘层的材料为氧化硅、氮化硅;
优选的,在步骤b)中形成金属层的方法包括蒸发、溅射、电镀、化学镀、化学气相沉积及其组合,所述金属层材料为铜。
优选的,在步骤c)中在所述衬底的第一表面、或第二表面、或第一表面与第二表面制作重新布线层和金属焊垫的方法包括包括蒸发、溅射、电镀、化学镀、化学气相沉积及其组合,所述金属层材料为铜、金、银、铂、镍、钨、铝或其合金,所述重新布线层的介质层为二氧化硅、氮化硅、聚酰亚胺、BCB等。
与现有技术相比,本发明的有益效果是:
本发明提供的具有横截面为花瓣状垂直通孔互连的半导体结构,通过垂直通孔内凸出的自由端可以释放由于热膨胀系数失配产生的热应力,可以改善传统实心或空心硅通孔互连结构面临的热应力问题,提高具有垂直通孔互连的半导体结构的热力学可靠性。
附图说明
图1是实施例一中具有垂直通孔互连的半导体结构横切面图与俯视图。
图2是实施例二中具有垂直通孔互连的半导体结构制造方法示意图。
图3是实施例三中具有垂直通孔互连的半导体结构制造方法示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
实施例一:
本实施例公开的具有硅通孔的半导体结构可参考图1,该半导体结构包括衬底100、多个横截面为花瓣状的垂直通孔互连以及金属互连层,其中:
所述衬底100为硅或玻璃,具有相对的第一表面000和第二表面200;
所述横截面为花瓣状的垂直通孔互连由垂直贯穿所述衬底的第一表面000和第二表面200的嵌于所述衬底中横截面为花瓣状的垂直通孔101、以及保型覆盖至所述垂直通孔侧壁的的金属层102组成;
在所述衬底第一表面000、第二表面200分别存在金属互连层,所述金属互连层分别由导电金属层001、201和介质层002、202组成;
所述衬底100为硅时所述垂直通孔101与金属层102之前存在一绝缘层103,介质层为氧化硅、氮化硅;
所述横截面为花瓣的垂直通孔互连为三瓣或四瓣,如图1(b)所示,其中101是体内通孔,102是孔内的金属层,103是绝缘层,104是凸出的自由端;
所述横截面为花瓣的垂直通孔互连的金属层102为铜;
实施例二:
本实施例公开了一种具有垂直通孔互连的半导体结构制造方法,可参考图2,下面结合图2对该方法做进一步介绍:
步骤一,提供衬底100,衬底为硅圆片或玻璃圆片,所述衬底100具有相对的第一表面000和第二表面200,在所述衬底内制作多个横截面为花瓣状的异型通孔101,如图2(a)所示;异型通孔101横截面可为三瓣或四瓣的,具有内凸自由端,异型通孔101制作方法为深反应离子刻蚀(DRIE)、激光烧蚀、喷砂、超声加工等;
若采用的衬底是硅圆片,则制作异型通孔101之后,还包括在所述通孔侧壁形成绝缘层103,所述绝缘层103可以具有一层或多层结构,其材料为氧化硅、氮化硅、氧化铝,或者是聚酰亚胺、聚对二甲苯、聚苯并丁烯及其组合,其厚度范围是100nm~10μm,用以实现深孔300与衬底100之间的电学隔离。形成所述绝缘层的方法包括热氧化、原子层沉积、化学气相沉积、溅射、旋涂、喷胶及其组合。
步骤二,将所述衬底100翻转、粘接至辅助圆片300上,即所述衬底100的第二表面200为粘接面,在所述横截面为花瓣状通孔101侧壁制作金属层102,在所述衬底100的第一表面000制作重新布线层(RDL)的金属层001和介质层002,如图2(b)所示;其中金属层102和重新布线层的金属层001可以采用电镀铜制作,即利用溅射或蒸发阻挡层种子层TiW/Cu,制作电镀铜的光刻胶掩膜,电镀铜加厚,然后去除光刻胶及电镀种子层/阻挡层。重新布线层的介质层002可以采用等离子体增强化学气相沉积工艺(PECVD)或旋涂BCB制作。
步骤三,去除辅助圆片300,在第二表面200制作重新布线层(RDL)的金属层201及介质层202,如图3(c)所示。其中金属层201可以采用电镀铜制作,即利用溅射或蒸发阻挡层种子层TiW/Cu,制作电镀铜的光刻胶掩膜,电镀铜加厚,然后去除光刻胶及电镀种子层/阻挡层。重新布线层的介质层202可以采用等离子体增强化学气相沉积工艺(PECVD)或旋涂BCB制作。
实施例三:
本实施例公开了一种具有垂直通孔互连的半导体结构制造方法,可参考图3,下面将结合图3对此方法做进一步介绍:
步骤一,衬底100具有相对的第一表面000和第二表面200,在所述衬底内制作多个横截面为花瓣状的异型盲孔101,如图3(a)所示;异型盲孔101横截面可为三瓣或四瓣的,具有内凸自由端,异型通孔101制作方法为深反应离子刻蚀(DRIE)、激光烧蚀、喷砂、超声加工等;
若采用的衬底是硅圆片,则制作异型通孔101之后,还包括在所述通孔侧壁形成绝缘层103,所述绝缘层103可以具有一层或多层结构,其材料为氧化硅、氮化硅、氧化铝,或者是聚酰亚胺、聚对二甲苯、聚苯并丁烯及其组合,其厚度范围是100nm~10μm,用以实现深孔300与衬底100之间的电学隔离。形成所述绝缘层的方法包括热氧化、原子层沉积、化学气相沉积、溅射、旋涂、喷胶及其组合。
步骤二,在所述横截面为花瓣状盲孔101侧壁制作金属层102,在所述衬底100的第一表面000制作重新布线层(RDL)的金属互连层001和介质层002,如图3(b)所示;其中金属层102和重新布线层的金属互连层001可以采用电镀铜制作,即利用溅射或蒸发阻挡层种子层TiW/Cu,制作电镀铜的光刻胶掩膜,电镀铜加厚,然后去除光刻胶及电镀种子层/阻挡层。重新布线层的介质层002可以采用等离子体增强化学气相沉积工艺(PECVD)或旋涂BCB制作。
步骤三,对所述衬底100的第二表面200减薄形成通孔101,在第二表面200制作重新布线层(RDL))的金属互连层201及介质层202,如图3(c)所示。其中金属层201可以采用电镀铜制作,即利用溅射或蒸发阻挡层种子层TiW/Cu,制作电镀铜的光刻胶掩膜,电镀铜加厚,然后去除光刻胶及电镀种子层/阻挡层。重新布线层的介质层202可以采用等离子体增强化学气相沉积工艺(PECVD)或旋涂BCB制作。
虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种具有垂直通孔互连的半导体结构,其特征在于,包括衬底,至少一个横截面为花瓣状的垂直通孔互连,以及金属互连层;所述衬底具有相对的第一表面和第二表面;所述垂直通孔互连包括垂直贯穿所述衬底的第一表面和第二表面的横截面为花瓣状的垂直通孔,以及保型覆盖至所述垂直通孔侧壁的金属层,所述花瓣状的垂直通孔具有内凸的自由端;所述金属互连层设于所述衬底的第一表面和/或第二表面。
2.根据权利要求1所述的半导体结构,其特征在于,所述横截面为花瓣状的垂直通孔互连为2~5瓣。
3.根据权利要求1所述的半导体结构,其特征在于,所述衬底为硅或玻璃,所述金属互连层包含导电金属层和介质层。
4.根据权利要求3所述的半导体结构,其特征在于,所述衬底为硅时所述垂直通孔与其侧壁金属层之间存在一同心的横截面同为花瓣状的绝缘层,所述绝缘层为氧化硅或者氮化硅。
5.根据权利要求1所述的半导体结构,其特征在于,所述金属层的材料为铜。
6.一种权利要求1所述具有垂直通孔互连的半导体结构的制作方法,包括以下步骤:
a)提供衬底,所述衬底具有相对的第一表面和第二表面,在所述衬底内制作多个横截面为花瓣状的垂直通孔;
b)在所述衬底的横截面为花瓣状的垂直通孔侧壁形成金属层;
c)在所述衬底的第一表面和/或第二表面制作金属互连层。
7.根据权利要求6所述的方法,其特征在于,在步骤a)中垂直通孔制作方法为下列中的一种:深反应离子刻蚀、激光烧蚀、喷砂、超声微加工。
8.根据权利要求6所述的方法,其特征在于,在步骤a)中制作异型通孔之后,还包括:在所述通孔侧壁形成介质层,所述介质层的材料为氧化硅、氮化硅或者BCB。
9.根据权利要求6所述的方法,其特征在于,在步骤b)中形成金属层的方法包括蒸发、溅射、电镀、化学镀、化学气相沉积及其组合,所述金属层的材料为铜。
10.根据权利要求6所述的方法,其特征在于,在所述衬底的第一表面和/或第二表面制作金属互连层的方法包括包括蒸发、溅射、电镀、化学镀、化学气相沉积及其组合,所述金属互连层的金属层材料为铜,所述金属互连层的介质层为二氧化硅、氮化硅、聚酰亚胺或者BCB。
CN201510200936.3A 2015-04-24 2015-04-24 一种具有垂直通孔互连的半导体结构及其制造方法 Active CN104882432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510200936.3A CN104882432B (zh) 2015-04-24 2015-04-24 一种具有垂直通孔互连的半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510200936.3A CN104882432B (zh) 2015-04-24 2015-04-24 一种具有垂直通孔互连的半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN104882432A CN104882432A (zh) 2015-09-02
CN104882432B true CN104882432B (zh) 2017-12-08

Family

ID=53949864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510200936.3A Active CN104882432B (zh) 2015-04-24 2015-04-24 一种具有垂直通孔互连的半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN104882432B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
CN106711095A (zh) * 2016-12-12 2017-05-24 华中科技大学 一种半导体衬底、三维封装芯片及其硅通孔的封装方法
CN109378296B (zh) * 2018-10-11 2020-12-01 深圳市修颐投资发展合伙企业(有限合伙) 电子零件与基板互连方法
US11676872B2 (en) * 2020-06-10 2023-06-13 Menlo Microsystems, Inc. Materials and methods for passivation of metal-plated through glass vias
CN114725013B (zh) * 2022-03-30 2024-07-16 清华大学 基于阻挡层绝缘层融合的硅通孔制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540295A (zh) * 2009-04-21 2009-09-23 北京大学 一种tsv通孔的绝缘层的制备方法
CN102130042A (zh) * 2010-12-14 2011-07-20 北京大学 一种通孔互连结构的制作方法
CN102270603A (zh) * 2011-08-11 2011-12-07 北京大学 一种硅通孔互连结构的制作方法
CN103346120A (zh) * 2013-07-01 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种利用化学刻蚀露出tsv头部的方法及相应器件
CN103367285A (zh) * 2013-07-26 2013-10-23 中国科学院微电子研究所 一种通孔结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143704B2 (en) * 2009-10-02 2012-03-27 Texas Instruments Incorporated Electronic assemblies including mechanically secured protruding bonding conductor joints
CN102024782B (zh) * 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
CN103280427B (zh) * 2013-06-13 2016-08-10 华进半导体封装先导技术研发中心有限公司 一种tsv正面端部互连工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540295A (zh) * 2009-04-21 2009-09-23 北京大学 一种tsv通孔的绝缘层的制备方法
CN102130042A (zh) * 2010-12-14 2011-07-20 北京大学 一种通孔互连结构的制作方法
CN102270603A (zh) * 2011-08-11 2011-12-07 北京大学 一种硅通孔互连结构的制作方法
CN103346120A (zh) * 2013-07-01 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种利用化学刻蚀露出tsv头部的方法及相应器件
CN103367285A (zh) * 2013-07-26 2013-10-23 中国科学院微电子研究所 一种通孔结构及其制作方法

Also Published As

Publication number Publication date
CN104882432A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
US11923338B2 (en) Stacked integrated circuits with redistribution lines
CN104882432B (zh) 一种具有垂直通孔互连的半导体结构及其制造方法
US9837372B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
CN106158824B (zh) 集成电路封装件及其形成方法
US9240349B2 (en) Interconnect structures for substrate
US9686852B2 (en) Multi-dimensional integrated circuit structures and methods of forming the same
US7932608B2 (en) Through-silicon via formed with a post passivation interconnect structure
US8525278B2 (en) MEMS device having chip scale packaging
TWI619177B (zh) 2d及3d ic封裝之整合中介層方法
CN110504247A (zh) 集成电路封装件及其形成方法
US20150287697A1 (en) Semiconductor Device and Method
CN106449573A (zh) 一种具有垂直通孔互连的金属材质的转接板及其制作方法
TW202114090A (zh) 封裝、半導體封裝及其形成方法
TW201431032A (zh) 封裝結構及傳輸線之形成方法
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
TWI773216B (zh) 半導體元件及製造方法
US8951838B2 (en) Low cost and ultra-thin chip on wafer on substrate (CoWoS) formation
US9437578B2 (en) Stacked IC control through the use of homogenous region
CN115799194B (zh) 晶圆散热微流道、制备方法及三维集成方法
US9613926B2 (en) Wafer to wafer bonding process and structures
TWI517330B (zh) 矽穿孔具有圓弧擴大口之晶片結構及其製造方法
US8994172B2 (en) Connection of a chip provided with through vias
CN111739840B (zh) 一种硅转接板的制备方法及硅转接板的封装结构
Lamy et al. Through-Silicon-Via (TSV) for silicon package:″via-bridge ″approach
KR20150090399A (ko) 다마신 실리콘 인터포저 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231008

Address after: 5 Yiheyuan Road, Haidian District, Beijing 100871 Beijing University

Patentee after: Peking University

Address before: Room A7-504, Bionano Park, No. 218 Xinghu Street, Industrial Park, Suzhou City, Jiangsu Province, 215125

Patentee before: HICOMP MICROTECH(SUZHOU) CO.,LTD.

TR01 Transfer of patent right