CN115799194B - 晶圆散热微流道、制备方法及三维集成方法 - Google Patents
晶圆散热微流道、制备方法及三维集成方法 Download PDFInfo
- Publication number
- CN115799194B CN115799194B CN202310052789.4A CN202310052789A CN115799194B CN 115799194 B CN115799194 B CN 115799194B CN 202310052789 A CN202310052789 A CN 202310052789A CN 115799194 B CN115799194 B CN 115799194B
- Authority
- CN
- China
- Prior art keywords
- silicon
- micro
- channel
- wafer
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本发明公开了晶圆散热微流道、制备方法及三维集成方法,其中基于绝缘体上硅的晶圆散热微流道制备方法直接在绝缘体上硅晶圆背部就可以制作微流体通路,无需用额外的硅片制备微流道,具有工艺简单可靠性高的优点;而且使用电镀或化学气相沉积或沉积有机聚合物的方式进行密封,无需额外的键合工艺;此外,本发明是晶圆级工艺,且与硅基微电子工艺完全兼容。本发明既可以用于制备硅晶圆转接板,也可以用于多集成电路芯片或晶圆的三维堆叠集成。
Description
技术领域
本申请涉及电子技术领域,尤其涉及晶圆散热微流道、制备方法及三维集成方法。
背景技术
随着集成电路技术的快速发展,器件的特征尺寸也呈现出等比例缩小的趋势,从而带来集成电路的集成度和性能的快速提升,即遵循产业界的摩尔定律。但是随着晶体管尺寸的不断缩小,不仅工艺的难度和成本越来高,而且短沟道效应和量子效应越来越严重。在“后摩尔时代”,人们开始通过三维异构集成等先进封装技术将多个芯片通过硅垂直通孔(TSV)在竖直方向上堆叠起来,不仅提升了芯片的集成度和性能,而且降低了传输延迟和损耗。
随着三维集成密度的提升,芯片内部的热量难以有效散出,严重影响芯片的正常工作。因此对芯片内部进行散热就成为保证芯片稳定可靠工作的关键。使用嵌入式的微流体闭合管路可以对三维堆叠芯片的内部进行有效散热。通常是先在空白硅片上刻蚀出水平方向的微流道图形,再将芯片与带有微流道的硅片键合,微流道与芯片的底部构成供冷却液水平流动的密闭管路。但是这种方法不仅需要额外的硅片制备微流道图形,增加了成本和芯片厚度,而且需要额外的键合等高温工艺,增加工艺的复杂性。
本发明基于绝缘体上硅(绝缘体上硅)晶圆可以无需额外的硅片和键合工艺,直接在晶圆背部就可以制作微流体通路,具有工艺简单可靠性高的优点。
发明内容
针对现有技术的不足,本申请实施例的目的是提供晶圆散热微流道、制备方法及三维集成方法。
根据本申请实施例的第一方面,提供一种基于绝缘体上硅的晶圆散热微流道制备方法,包括:
微流道图形化步骤:在绝缘体上硅的背面生长多孔硅或刻蚀硅平行槽,定义出微流道的图形;
埋氧层释放步骤:用选择性腐蚀液将所述多孔硅下的或平行槽中间的埋氧层二氧化硅腐蚀去除,形成微流体通路;
密封步骤:用电镀、化学气相淀积或沉积有机聚合物的方式将上述多孔硅或平行槽密封;
微流体进出孔刻蚀步骤:刻蚀所述微流体通路上方,形成可供冷却微流体上下流动的通路,即微流道。
进一步地,当通过生长多孔硅定义微流道的图形时,所述微流道图形化步骤包括:
在绝缘体上硅晶圆表面淀积掩膜层,并在所述绝缘体上硅晶圆的背面图形化出微流道的水平走向图形,用化学腐蚀法或电化学腐蚀法腐蚀绝缘体上硅晶圆的背面无掩膜保护的硅,形成多孔硅结构。
进一步地,所述掩膜层的材料选自氧化硅/氮化硅、碳化硅、氧化硅/铬、聚四氟乙烯。
进一步地,当通过刻蚀硅平行槽定义微流道的图形时,所述微流道图形化步骤包括:
在所述绝缘体上硅晶圆的背面沿着微流道的水平走向光刻刻蚀硅/二氧化硅,形成平行槽;沉积金属掩膜层和二氧化硅掩膜层;光刻出平行槽的内侧图形,把平行槽的内侧的二氧化硅掩膜层和金属掩膜层去除,只保留平行槽外侧的掩膜层。
进一步地,所述金属掩膜层为钛/铜材料。
进一步地,分别利用氢氟酸和双氧水把平行槽的内侧的二氧化硅掩膜层和金属掩膜层去除。
进一步地,在所述埋氧层释放步骤中,所述选择性腐蚀液为氢氟酸。
进一步地,所述密封步骤包括:
电镀金属铜或化学气相淀积多晶硅、二氧化硅或旋涂、喷涂有机聚合物聚酰亚胺、SU8形成密封结构,将所述多孔硅或平行槽进行密封,形成水平方向完全闭合的微流体管路。
进一步地,还包括密封环生长步骤,所述密封环生长步骤设置在所述微流体进出孔刻蚀步骤之前,包括:用沉积金属或有机胶的方式在微流体进出孔周围的硅表面生长密封环。
根据本申请实施例的第二方面,提供一种基于绝缘体上硅的晶圆散热微流道,通过第一方面所述的方法制备得到。
根据本申请实施例的第三方面,提供一种基于绝缘体上硅的晶圆散热微流道三维集成方法,包括:
通过第一方面所述的方法制备带有硅垂直通孔或重布线层的硅晶圆转接板,以用于多层集成电路芯片或晶圆的三维垂直堆叠集成。
本申请的实施例提供的技术方案可以包括以下有益效果:
由上述实施例可知,本申请直接在绝缘体上硅晶圆背部就可以制作微流体通路,无需用额外的硅片制备微流道,具有工艺简单可靠性高的优点;使用电镀或化学气相沉积或沉积有机聚合物的方式进行密封,无需额外的键合工艺;本申请是晶圆级工艺,且与硅基微电子工艺完全兼容。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1是根据一示例性实施例示出的一种基于绝缘体上硅的晶圆散热微流道制备方法(通过生长多孔硅来定义微流道图形)的流程图,其中图1中的(a)-图1中的(f)是基于绝缘体上硅的晶圆散热微流道制备方法(通过生长多孔硅来定义微流道图形)中各流程的结构示意图。
图2是根据一示例性实施例示出的一种基于绝缘体上硅的晶圆散热微流道制备方法(通过刻蚀平行槽来定义微流道图形)的流程图,其中图2中的(a)-图2中的(i)是基于绝缘体上硅的晶圆散热微流道制备方法(通过刻蚀平行槽来定义微流道图形)中各流程的结构示意图。
图3是根据一示例性实施例示出的用于三维集成的含有TSV、微凸点、密封环、微流道结构的硅晶圆转接板结构示意图,其中图3中的(a)为通过生长多孔硅来定义微流道图形制备得到的微流道对应的硅晶圆转接板结构示意图,图3中的(b)为通过刻蚀平行槽来定义微流道图形制备得到的微流道对应的硅晶圆转接板结构示意图。
图4是根据一示例性实施例示出的用于含有散热微流道的硅晶圆转接板的实施例示意图。其中图4中的(a)为通过生长多孔硅来定义微流道图形对应的硅晶圆转接板的实施例示意图,图4中的(b)为通过刻蚀平行槽来定义微流道图形对应的硅晶圆转接板的实施例示意图。
图5是根据一示例性实施例示出的用于含有散热微流道的多层功能芯片/晶圆三维堆叠集成的实施例示意图,其中图5中的(a)为通过生长多孔硅来定义微流道图形对应的三维堆叠集成的实施例示意图,图5中的(b)为通过刻蚀平行槽来定义微流道图形对应的三维堆叠集成的实施例示意图。
图中:1、绝缘体上硅晶圆;2、多孔硅结构;3、第一微流体通路;4、第一种子层;5、微流体进出孔;6、第一铜层;7、平行槽;8、金属掩膜层;9、二氧化硅掩膜层;10、第二微流体通路;11、第二种子层;12、第二铜层;13、TSV;14、微凸点;15、密封环;16、芯片;17、重布线层;18、有源区。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
图1是根据一示例性实施例示出的一种基于绝缘体上硅的晶圆散热微流道制备方法的流程图,如图1所示,该方法可以包括以下步骤:
微流道图形化步骤:在绝缘体上硅的背面生长多孔硅或刻蚀硅平行槽7,定义出微流道的图形;
埋氧层释放步骤:用选择性腐蚀液将所述多孔硅下的或平行槽7中间的埋氧层二氧化硅腐蚀去除,形成微流体通路;
密封步骤:用电镀、化学气相淀积或沉积有机聚合物的方式将上述多孔硅或平行槽7密封;
微流体进出孔5刻蚀步骤:刻蚀所述微流体通路上方,形成可供冷却微流体上下流动的通路,即微流道。
由上述实施例可知,本申请直接在绝缘体上硅晶圆1背部就可以制作微流体通路,无需用额外的硅片制备微流道,具有工艺简单可靠性高的优点;使用电镀或化学气相沉积或沉积有机聚合物的方式进行密封,无需额外的键合工艺;本申请是晶圆级工艺,且与硅基微电子工艺完全兼容。
具体地,如图1所示,当通过生长多孔硅定义微流道的图形时,本基于绝缘体上硅的晶圆散热微流道制备方法具体可以包括:
在绝缘体上硅晶圆1表面淀积掩膜层,所述掩膜层的材料选自氧化硅/氮化硅、碳化硅、氧化硅/铬、聚四氟乙烯等(图1中的(a)),并在所述绝缘体上硅晶圆1的背面图形化出微流道的水平走向图形,用化学腐蚀法或电化学腐蚀法腐蚀绝缘体上硅晶圆1的背面无掩膜保护的硅,形成多孔硅结构2(图1中的(b));
用氢氟酸腐蚀所述绝缘体上硅晶圆1的埋氧层二氧化硅,初步形成供冷却液水平流动的微流体通路(图1中的(c));
去除掩膜层,并在所述绝缘体上硅晶圆1的背面优选溅射钛/铜金属形成第一种子层4(图1中的(d));在所述绝缘体上硅晶圆1的背面电镀铜,形成第一铜层6以封闭多孔硅的外侧孔隙,从而形成密闭的供冷却液水平流动的微流体通路(图1中的e)。
在所述绝缘体上硅晶圆1的背面光刻刻蚀出微流体进出孔5(图1中的(f))。
优选地,在一实施例中,当通过生长多孔硅定义微流道的图形时,将所述密封步骤设置在所述微流体进出孔5刻蚀步骤之后,从而使得刻蚀微流体进出孔5时需要刻蚀的厚度较小,更符合实际生产习惯。
具体地,如图2所示,当通过刻蚀硅平行槽7定义微流道的图形时,本基于绝缘体上硅的晶圆散热微流道制备方法具体可以包括:
在所述绝缘体上硅晶圆1(图2中的(a))的背面沿着微流道的水平走向光刻刻蚀硅/二氧化硅,形成平行槽7(图2中的(b));在所述绝缘体上硅晶圆1背面沉积金属掩膜层8和二氧化硅掩膜层9,所述金属掩膜层8优选但不局限于钛/铜(图2中的(c));光刻出所述平行槽7的内侧图形,分别通过氢氟酸和双氧水把所述平行槽7内侧的二氧化硅掩膜层9和金属掩膜层8去除,保留所述平行槽7外侧的掩膜层(图2中的(d));
以氢氟酸为腐蚀液腐蚀位于所述平行槽7内侧的埋氧层二氧化硅,初步形成供冷却液水平方向流动的密闭微流体通路(图2中的(e));
在绝缘体上硅晶圆1背面沉积第二种子层11,所述第二种子层11优选钛/铜,这样第二微流体通路10的外侧也被第二种子层11金属化(图2中的(f))。然后在所述绝缘体上硅晶圆1的背面的平行槽7内,通过电镀法或化学气相淀积多晶硅、二氧化硅或沉积有机聚合聚酰亚胺、SU8的方法进行所述平行槽7的密封(图2中的(g)为通过电镀铜形成第二铜层12以进行平行槽7密封的示例);
对所述绝缘体上硅晶圆1的背面研磨抛光(图2中的(h));在所述绝缘体上硅晶圆1背面光刻刻蚀出微流体进出孔5(图2中的(i))。
在具体实施中,为了实现基于绝缘体上硅的晶圆散热微流道的三维集成,上述基于绝缘体上硅的晶圆散热微流道的制备方法还需要包括密封环15生长步骤,所述密封环15生长步骤设置在所述微流体进出孔5刻蚀步骤之前,包括:用沉积金属或有机胶的方式在微流体进出孔5周围的硅表面生长密封环15。
具体地,在所述微流体进出孔5的周围优选沉积钛/铜或钛/铜/锡形成密封环15,所述密封环15的高度与微凸点14的高度相同,可以在微凸点14键合的过程中同时完成所述微流体竖直方向的密封。当需要进行三维堆叠时,在所述密封环15生长步骤中,先生长TSV13,再同时生长密封环15和微凸点14,从而形成相同高度的密封环15和微凸点14。
基于此,本申请还提供一种基于绝缘体上硅的晶圆散热微流道,其通过上述的基于绝缘体上硅的晶圆散热微流道制备方法制备得到。
进一步地,本申请还提供一种基于绝缘体上硅的晶圆散热微流道三维集成方法,其通过上述的基于绝缘体上硅的晶圆散热微流道制备方法制备带有硅垂直通孔或重布线层的硅晶圆转接板,以用于多层集成电路芯片或晶圆的三维垂直堆叠集成。
图3为本发明用于三维集成的含有TSV13、微凸点14、密封环15、微流道的硅晶圆转接板结构示意图。其中图3中的(a)对应的是所述基于多孔硅微流道图形化方法,图3中的(b)对应的是基于硅平行槽7的微流道图形化方法。所述TSV13用于三维集成结构的信号垂直引出,微凸点14用于与芯片16倒装键合,密封环15的材料优选电镀金属铜或铜/锡,且密封环15的高度与微凸点14的高度相同,可以用完全相同工艺条件在微凸点14键合的同时完成微流道的密封环15键合。
图4中的(a)-图4中的(b)为本发明用于含有散热微流道的硅晶圆转接板的实施例示意图。其中图4中的(a)对应的是所述基于多孔硅微流道图形化方法,图4中的(b)对应的是基于硅平行槽7的微流道图形化方法。芯片16倒装键合在带有重布线层17和微流道的硅晶圆转接板上。
图5为本发明用于含有散热微流道的多层功能芯片16/晶圆三维堆叠集成的实施例示意图。其中图5中的(a)对应的是所述基于多孔硅微流道图形化方法,图5中的(b)对应的是基于硅平行槽7的微流道图形化方法。SOI晶圆的正面制作集成电路的有源区18,并通过重布线层17、TSV13、微凸点14将电学信号垂直引出。每层集成电路芯片16/晶圆之间的微流道靠密封环15纵向连接。
本领域技术人员在考虑说明书及实践这里公开的内容后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。
Claims (10)
1.基于绝缘体上硅的晶圆散热微流道制备方法,其特征在于,包括:
微流道图形化步骤:在绝缘体上硅的背面生长多孔硅或刻蚀硅平行槽,定义出微流道的图形;
埋氧层释放步骤:用选择性腐蚀液将所述多孔硅下的或平行槽中间的埋氧层二氧化硅腐蚀去除,形成微流体通路;
密封步骤:用电镀、化学气相淀积或沉积有机聚合物的方式将上述多孔硅或平行槽密封;
微流体进出孔刻蚀步骤:刻蚀所述微流体通路上方,形成可供冷却微流体上下流动的通路,即微流道;
其中,当通过刻蚀硅平行槽定义微流道的图形时,所述微流道图形化步骤包括:
在所述绝缘体上硅晶圆的背面沿着微流道的水平走向光刻刻蚀硅/二氧化硅,形成平行槽;沉积金属掩膜层和二氧化硅掩膜层;光刻出平行槽的内侧图形,把平行槽的内侧的二氧化硅掩膜层和金属掩膜层去除,只保留平行槽外侧的掩膜层。
2.根据权利要求1所述的方法,其特征在于,当通过生长多孔硅定义微流道的图形时,所述微流道图形化步骤包括:
在绝缘体上硅晶圆表面淀积掩膜层,并在所述绝缘体上硅晶圆的背面图形化出微流道的水平走向图形,用化学腐蚀法或电化学腐蚀法腐蚀绝缘体上硅晶圆的背面无掩膜保护的硅,形成多孔硅结构。
3.根据权利要求2所述的方法,其特征在于,所述掩膜层的材料选自氧化硅/氮化硅、碳化硅、氧化硅/铬、聚四氟乙烯。
4.根据权利要求1所述的方法,其特征在于,所述金属掩膜层为钛/铜材料。
5.根据权利要求1所述的方法,其特征在于,分别利用氢氟酸和双氧水把平行槽的内侧的二氧化硅掩膜层和金属掩膜层去除。
6.根据权利要求1所述的方法,其特征在于,在所述埋氧层释放步骤中,所述选择性腐蚀液为氢氟酸。
7.根据权利要求1所述的方法,其特征在于,所述密封步骤包括:
电镀金属铜或化学气相淀积多晶硅、二氧化硅或旋涂、喷涂有机聚合物聚酰亚胺、SU8形成密封结构,将所述多孔硅或平行槽进行密封,形成水平方向完全闭合的微流体管路。
8.根据权利要求1-7中任一项所述的方法,其特征在于,还包括密封环生长步骤,所述密封环生长步骤设置在所述微流体进出孔刻蚀步骤之前,包括:用沉积金属或有机胶的方式在微流体进出孔周围的硅表面生长密封环。
9.一种基于绝缘体上硅的晶圆散热微流道,其特征在于,通过权利要求1-8任一项所述的方法制备得到。
10.一种基于绝缘体上硅的晶圆散热微流道三维集成方法,其特征在于,通过权利要求1-8任一项所述的方法制备带有硅垂直通孔或重布线层的硅晶圆转接板,以用于多层集成电路芯片或晶圆的三维垂直堆叠集成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310052789.4A CN115799194B (zh) | 2023-02-03 | 2023-02-03 | 晶圆散热微流道、制备方法及三维集成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310052789.4A CN115799194B (zh) | 2023-02-03 | 2023-02-03 | 晶圆散热微流道、制备方法及三维集成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115799194A CN115799194A (zh) | 2023-03-14 |
CN115799194B true CN115799194B (zh) | 2023-05-09 |
Family
ID=85429577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310052789.4A Active CN115799194B (zh) | 2023-02-03 | 2023-02-03 | 晶圆散热微流道、制备方法及三维集成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115799194B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116425110B (zh) * | 2023-06-12 | 2023-09-19 | 之江实验室 | 具有差分结构的高温光电压力传感芯片的晶圆级制造方法 |
CN116429300B (zh) * | 2023-06-12 | 2023-09-22 | 之江实验室 | 基于单晶硅和微流道冷却的超高温压力传感芯片及系统 |
CN116435290B (zh) * | 2023-06-13 | 2023-08-22 | 中诚华隆计算机技术有限公司 | 一种芯片的三维堆叠结构和堆叠方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5955781A (en) * | 1998-01-13 | 1999-09-21 | International Business Machines Corporation | Embedded thermal conductors for semiconductor chips |
CN101097897A (zh) * | 2007-07-05 | 2008-01-02 | 上海交通大学 | 集成脉动芯片热管及其制备方法 |
US9935035B1 (en) * | 2016-11-09 | 2018-04-03 | International Business Machines Corporation | Fluid cooled trace/via hybrid structure and method of manufacture |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005305607A (ja) * | 2004-04-23 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 微小機械素子の製造方法および当該微小機械素子を備えた物品 |
JP5818889B2 (ja) * | 2010-07-07 | 2015-11-18 | クラー ハルクKULAH, Haluk | 電子冷却用のcmos互換性マイクロチャネルヒートシンクの製造方法 |
EP2416147A1 (en) * | 2010-07-29 | 2012-02-08 | Nxp B.V. | Sensor device and manufacturing method |
CN103199086B (zh) * | 2013-03-19 | 2015-10-28 | 华进半导体封装先导技术研发中心有限公司 | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 |
CN113241332B (zh) * | 2021-04-28 | 2022-07-08 | 华进半导体封装先导技术研发中心有限公司 | 具有微流道的半导体结构、芯片堆叠结构以及制备方法 |
CN115101491A (zh) * | 2022-07-25 | 2022-09-23 | 中国科学院微电子研究所 | 一体化集成电路芯片结构以及制备方法 |
-
2023
- 2023-02-03 CN CN202310052789.4A patent/CN115799194B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5955781A (en) * | 1998-01-13 | 1999-09-21 | International Business Machines Corporation | Embedded thermal conductors for semiconductor chips |
CN101097897A (zh) * | 2007-07-05 | 2008-01-02 | 上海交通大学 | 集成脉动芯片热管及其制备方法 |
US9935035B1 (en) * | 2016-11-09 | 2018-04-03 | International Business Machines Corporation | Fluid cooled trace/via hybrid structure and method of manufacture |
Also Published As
Publication number | Publication date |
---|---|
CN115799194A (zh) | 2023-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115799194B (zh) | 晶圆散热微流道、制备方法及三维集成方法 | |
US10011098B2 (en) | Four D device process and structure | |
US9040412B2 (en) | Three-dimensional vertically interconnected structure and fabricating method thereof | |
CN102468279B (zh) | 集成电路装置及其制造方法 | |
US7056813B2 (en) | Methods of forming backside connections on a wafer stack | |
US7410884B2 (en) | 3D integrated circuits using thick metal for backside connections and offset bumps | |
US20140001642A1 (en) | Interposers including fluidic microchannels and related structures and methods | |
US11282793B2 (en) | Integrated fan-out structure with rugged interconnect | |
TWI447850B (zh) | 直通基材穿孔結構及其製造方法 | |
SE1250374A1 (sv) | CTE-anpasad interposer och metod att tillverka en sådan | |
CN104952789A (zh) | 一种含高深宽比tsv的转接板的制作方法 | |
CN111689460B (zh) | 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法 | |
CN114446907A (zh) | 一种三维集成tsv针肋微流道主动散热封装方法及结构 | |
CN113675178B (zh) | 半导体封装件、半导体器件及其形成方法 | |
US11776879B1 (en) | Three-dimensional stacked package structure with micro-channel heat dissipation structure and packaging method thereof | |
TW202145487A (zh) | 扇出型矽中介物 | |
TWI587464B (zh) | 封裝結構及其製造方法 | |
US11699651B2 (en) | Fan-out interconnect integration processes and structures | |
CN102623444B (zh) | 集成电路装置及其制备方法 | |
US9564386B2 (en) | Semiconductor package with structures for cooling fluid retention | |
KR20220122428A (ko) | 웨이퍼 온 웨이퍼 본딩 구조체 | |
CN109148360B (zh) | 半导体器件制作方法 | |
CN113192915B (zh) | 三维集成电路模块及制作方法 | |
CN115579324A (zh) | 中介层结构及其制作方法 | |
CN110911383A (zh) | 半导体器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |