CN103199086B - 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 - Google Patents
具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 Download PDFInfo
- Publication number
- CN103199086B CN103199086B CN201310087268.9A CN201310087268A CN103199086B CN 103199086 B CN103199086 B CN 103199086B CN 201310087268 A CN201310087268 A CN 201310087268A CN 103199086 B CN103199086 B CN 103199086B
- Authority
- CN
- China
- Prior art keywords
- micro
- silicon
- silicon substrate
- channel structure
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 67
- 239000010703 silicon Substances 0.000 title claims abstract description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 51
- 238000002360 preparation method Methods 0.000 title description 8
- 150000003376 silicon Chemical class 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 claims abstract description 13
- 239000012530 fluid Substances 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 230000005672 electromagnetic field Effects 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 8
- 238000000992 sputter etching Methods 0.000 claims description 8
- 230000000737 periodic effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000007521 mechanical polishing technique Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 10
- 230000006870 function Effects 0.000 description 20
- 238000001816 cooling Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种硅基转接板，该硅基转接板包括具有电磁屏蔽功能的微流道结构，且在该微流道结构的侧壁形成有电磁带隙结构。本发明通过调整微流道结构的位置和在微流道结构的侧壁形成电磁带隙结构，使得微流道结构既具有散热的作用，又能起到提高电性能，减少衬底损耗的作用。因此，本发明提供的硅基转接板，由于微流道结构的存在，不但具有互连和散热的功能，同时还具有电磁屏蔽的功能。
Description
技术领域
本发明涉及微电子封装技术、3D IC技术领域，特别涉及一种用于高功率高带宽三维集成情况下的具有带屏蔽功能的微流道结构的硅基转接板及其制作方法。
背景技术
随着集成电路的特征尺寸不断缩小，芯片的复杂性不断增加，互连密度不断提高，功耗也不断增加。为满足高互连密度，减短互连路径，解决三维堆叠的互连瓶颈，新的封装技术，即利用硅通孔(TSV)的三维集成电路(3D-IC)技术应运而生。
硅基转接板(silicon interposer)和TSV技术是微电子的核心技术之一，TSV互连提供了超越“摩尔”的方法，可以获得更好的电性能，低功耗、低噪声、更小的封装尺寸、低成本和多功能化。另外，硅基转接板工艺因兼容半导体工艺，易于异质集成，而成为目前最为先进和复杂的封装技术。该技术将广泛地应用于微电子领域，尤其是智能手机等消费类电子产品，包括智能手机、物联网器件、传感器、存储器、太阳能电池、LED和功率器件等高端产品。
电子产品的体积缩小，功率增加，使得电子产品的热功率密度急剧增加，对封装的散热设计提出了很高的要求。散热问题是制约电子器件更小化，芯片三维集成的关键性问题，当功率密度大于100W/cm2，普通的气冷及散热片已经不能满足电子产品可靠性的要求。另一方面，因为速度更快，信号频率和上升沿缩短，信号完整性遇到的问题也日趋严重。对于硅基转接板，由于硅是半导体，电磁场进入到半导体基底后，能量损耗和有机基板和陶瓷基板相比大大增加，如何优化高速信号通道，阻挡电磁场进入到半导体基底，减小损耗，是一个共性的技术难题。
目前微流道散热已经实现了商业化应用。2008年IBM在power575超级计算机中使用了微流道水冷装置对芯片和基板进行散热，随着水冷散热器的微型化，尤其是实现流道微型化，集成微流道散热的基板技术将广泛的应用到各种大功率电子器件中。目前关于微流道的专利有多种。chin pan在其专利“Micro-channel heat sink”(专利号：US20080308258)中提出了一种将微流道做在散热器内的结构；Paul S Andry在其专利“Apparatus andmethods for cooling semiconductor integrated circuit chip packages”(专利号：US20080265406)中提出了一种微流道冷却板，该冷却板只用来散热，不连接电路，同时Paul S Andry在其专利“Semiconductor integrated circuitchip packages having integrated Microchannel Cooling modules”(专利号：US7230334)中提出了一种集成了散热器翅片的微流道模块，该模块只用来散热，没有互连功能。
本发明将微流道集成在硅基interposer内，interposer既有散热的功能，还能起到互连的作用。另外在微流道的垂直侧壁形成电磁带隙(EBG)结构，可以阻挡金属互连层的电磁场进入半导体基底，达到减少损耗的目的，同时，将高速信号TSV分布在微流道的两侧，可以减小TSV间信号串扰。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种具有带屏蔽功能的微流道结构的硅基转接板及其制作方法，以实现高功率密度情况下的快速散热，提高在硅基转接板互联结构上传输的信号质量，减少损耗和串扰。
(二)技术方案
为达到上述目的，本发明提供了一种硅基转接板，该硅基转接板包括具有电磁屏蔽功能的微流道结构，且在该微流道结构的侧壁形成有电磁带隙结构。
上述方案中，该微流道结构在该硅基转接板上的位置靠近作为信号层的金属互连层，以阻挡硅基上传输线层的电磁场能量进入到半导体基底，并隔离重要信号TSV，以减少TSV间的信号串扰。
上述方案中，该微流道结构是蛇形、半回字形或涡旋形结构。
上述方案中，该电磁带隙结构是周期性结构，通过刻蚀硅的侧壁形成。该电磁带隙结构采用任何达到带阻滤波器效果的形状。
上述方案中，该电磁带隙结构中所需的介质是该微流道结构中用来散热的流体。
上述方案中，该硅基转接板表层具有绝缘层，该绝缘层是SiO2、Si3N4、polymer或者玻璃类的绝缘材料。
为达到上述目的，本发明提供了一种制作硅基转接板的方法，包括：
步骤1：在半导体基底上旋涂光刻胶作为微流道刻蚀掩模；
步骤2：通过深反应离子刻蚀技术对半导体基底进行刻蚀，形成带有电磁带隙结构的微流道结构；
步骤3：利用化学气相沉积在微流道结构内部填充氮化硅作为牺牲层材料，然后通过化学机械抛光技术整平半导体基底表面；
步骤4：在半导体基底表面上旋涂光刻胶作为TSV的刻蚀掩模；
步骤5：通过深反应离子刻蚀技术对半导体基底进行刻蚀，形成TSV孔，再利用化学气相沉积在半导体基底表面沉积二氧化硅作为TSV绝缘层和基底表面绝缘介质层，然后再通过物理气相沉积制作Ti/Cu种子层，然后电镀铜填充TSV孔；
步骤6：制作中间介质层和金属互连层，中间介质层用于支撑微流道；
步骤7：划片，暴露出氮化硅牺牲层释放口；
步骤8：用磷酸刻蚀氮化硅牺牲层，释放微流道，完成具有带屏蔽功能的微流道结构的硅基转接板的制作。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的这种具有带屏蔽功能的微流道结构的硅基转接板及其制作方法，通过调整微流道结构的位置和在微流道结构的侧壁形成电磁带隙结构，使得微流道结构既具有散热的作用，又能起到提高电性能，减少衬底损耗的作用。因此，本发明提供的硅基转接板，由于微流道结构的存在，不但具有互连和散热的功能，同时还具有电磁屏蔽的功能，实现了高功率密度情况下的快速散热，提高了在硅基转接板互联结构上传输的信号质量，减少了损耗和串扰。
2、本发明提供的这种具有带屏蔽功能的微流道结构的硅基转接板及其制作方法，该硅基转接板除了具有传统意义上的互连作用外，还具有散热的作用。为了减少各TSV间的信号间串扰和衬底损耗，将高速信号TSV利用微流道隔开，可以达到减少串扰的目的，同时也可在一定程度上抑制在TSV上传输的信号泄漏到衬底。
3、本发明提供的这种具有带屏蔽功能的微流道结构的硅基转接板及其制作方法，还提出在微流道的侧壁形成电磁带隙(EBG)结构，阻挡在硅基上的传输线电磁能量泄漏到半导体基底。电磁带隙(EBG)结构是一种周期性结构，可以控制电磁场的传播。通过正确地选择散射介质的尺寸、材料和形状，可以使电磁波在某些频段不能传播。在本发明中，通过控制硅侧壁的形状，周期性结构的尺寸，微流道介质的材料，可以形成带阻滤波器，阻挡电磁场进入到半导体基底。本发明中的微流道位置要求靠近金属互连层。
4、本发明提供的这种具有带屏蔽功能的微流道结构的硅基转接板，具有散热性能好，信号损耗少的优点。
附图说明
图1(a)是现有技术中一种典型的蛇形结构的微流道结构的俯视图；
图1(b)是现有技术中另一种典型的半回字形结构的微流道结构的俯视图；
图2是现有技术中一种典型的TSV结构的俯视图；
图3是现有技术中一种典型的重要信号TSV分布在微流道两侧结构的俯视图；
图4是现有技术中一种典型的EBG结构的侧视图；
其中，101a和101b是指微流道入口，102a和102b是指微流道，103a和103b是指半导体基底，104a和104b是指微流道出口；201是指TSV侧壁绝缘层，202是指填充硅通孔的铜；301是指半导体基底，302是指微流道入口，303是指TSV，304是指微流道出口，305是指微流道；401是指电磁带隙(EBG)的周期性结构(微流道侧壁周期性刻蚀结构)，402是指硅的侧壁。
图5至图11是依照本发明实施例制作含带有屏蔽功能的微流道的硅基转接板结构的工艺流程图；其中，
图5是依照本发明实施例的硅基转接板结构微流道刻蚀前光刻胶图形化；
图6是依照本发明实施例的刻蚀带有EBG结构的微流道；
图7是依照本发明实施例的用牺牲层材料填充微流道；
图8是依照本发明实施例的半导体基底表面化学机械抛光后TSV刻蚀前光刻胶图形化；
图9是依照本发明实施例的完成TSV孔的填充；
图10是依照本发明实施例的完成金属互连层的制作；
图11是依照本发明实施例的微流道牺牲层材料释放；
501是指半导体基底，501a是指化学机械抛光后的半导体基底表面，502是光刻胶，503是指微流道及EBG结构，504是指填充微流道的牺牲层材料，505是指TSV结构，506是指半导体基底表面绝缘层，507是指中间介质层，508是指金属互连层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明公开了一种具有电磁屏蔽功能的微流道结构的硅基转接板(interposer)及其制作方法，通过调整微流道结构的位置和在微流道结构的侧壁形成电磁带隙结构，使得微流道结构既具有散热的作用，又能起到提高电性能，减少衬底损耗的作用。因此，本发明提供的硅基转接板，由于微流道结构的存在，不但具有互连和散热的功能，同时还具有电磁屏蔽的功能。
本发明提供的这种硅基转接板，包括具有电磁屏蔽功能的微流道结构，且在该微流道结构的侧壁形成有电磁带隙结构。其中，该微流道结构在该硅基转接板上的位置靠近作为信号层的金属互连层，以阻挡硅基上传输线层的电磁场能量进入到半导体基底，并隔离重要信号TSV，以减少TSV间的信号串扰。该微流道结构是蛇形、半回字形或涡旋形结构。
该电磁带隙结构是周期性结构，通过刻蚀硅的侧壁形成。该电磁带隙结构采用任何达到带阻滤波器效果的形状。该电磁带隙结构中所需的介质是该微流道结构中用来散热的流体。该硅基转接板表层具有绝缘层，该绝缘层是SiO2、Si3N4、polymer或者玻璃类的绝缘材料。
基于上述提供的硅基转接板，本发明还提供了一种制作硅基转接板的方法，包括：
步骤1：在半导体基底上旋涂光刻胶作为微流道刻蚀掩模；
步骤2：通过深反应离子刻蚀技术对半导体基底进行刻蚀，形成带有电磁带隙结构的微流道结构；
步骤3：利用化学气相沉积在微流道结构内部填充氮化硅作为牺牲层材料，然后通过化学机械抛光技术整平半导体基底表面；
步骤4：在半导体基底表面上旋涂光刻胶作为TSV的刻蚀掩模；
步骤5：通过深反应离子刻蚀技术对半导体基底进行刻蚀，形成TSV孔，再利用化学气相沉积在半导体基底表面沉积二氧化硅作为TSV绝缘层和基底表面绝缘介质层，然后再通过物理气相沉积制作Ti/Cu种子层，然后电镀铜填充TSV孔；
步骤6：制作中间介质层和金属互连层，中间介质层用于支撑微流道；
步骤7：划片，暴露出氮化硅牺牲层释放口；
步骤8：用磷酸刻蚀氮化硅牺牲层，释放微流道，完成具有带屏蔽功能的微流道结构的硅基转接板的制作。
实施例
本实施例是提供一种带微流道的硅基转接板的制作方法，该硅基转接板中微流道结构具有电磁屏蔽功能，在微流道的侧壁形成了EBG结构，具体制作方法包括以下步骤：
步骤1：在半导体基底501上旋涂光刻胶502作为微流道刻蚀掩模，如图5所示。
步骤2：通过深反应离子刻蚀技术对半导体基底501进行刻蚀，形成带有EBG结构401的微流道503，如图6所示。该微流道503可以是多种结构，如图1(a)所示的蛇形结构或图1(b)所示的半回字形结构。
步骤3：利用化学气相沉积在微流道503内部填充氮化硅504作为牺牲层材料，然后通过化学机械抛光技术整平半导体基底表面501a，如图7所示。
步骤4：在半导体基底表面501a上旋涂光刻胶502作为TSV的刻蚀掩模，如图8所示。
步骤5：通过深反应离子刻蚀技术对半导体基底501进行刻蚀，形成TSV孔505，再利用化学气相沉积在半导体基底501表面沉积二氧化硅506作为TSV绝缘层和基底表面绝缘介质层，然后再通过物理气相沉积制作Ti/Cu种子层，然后电镀铜填充TSV孔505，如图9所示，该TSV结构包括侧壁绝缘层201和金属铜互连结构202，如图2所示。对于重要信号TSV，可是使其分布在微流道两侧，其结构如图3所示。
步骤6：制作中间介质层507和金属互连层508及其它半导体工艺，如图10所示。由于化学气相沉积制作的SiO2绝缘层很薄，很难起到支撑微流道的作用，因此需要制造中间介质层507来支撑微流道。
步骤7：通过划片，暴露出氮化硅牺牲层释放口101。
步骤8：用磷酸刻蚀氮化硅牺牲层504，释放微流道503，完成具有带屏蔽结构微流道的硅基转接板结构的制作加工，如图11所示。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种硅基转接板，其特征在于，该硅基转接板包括具有电磁屏蔽功能的微流道结构，且在该微流道结构的侧壁形成有电磁带隙结构；
其中，该微流道结构在该硅基转接板上的位置靠近作为信号层的金属互连层，以阻挡硅基上传输线层的电磁场能量进入到半导体基底，并隔离传输重要信号的硅通孔，以减少硅通孔间的信号串扰。
2.根据权利要求1所述的硅基转接板，其特征在于，该微流道结构是蛇形、半回字形或涡旋形结构。
3.根据权利要求1所述的硅基转接板，其特征在于，该电磁带隙结构是周期性结构，通过刻蚀硅的侧壁形成。
4.根据权利要求3所述的硅基转接板，其特征在于，该电磁带隙结构采用任何达到带阻滤波器效果的形状。
5.根据权利要求1所述的硅基转接板，其特征在于，该电磁带隙结构中所需的介质是该微流道结构中用来散热的流体。
6.根据权利要求1所述的硅基转接板，其特征在于，该硅基转接板表层具有绝缘层，该绝缘层是SiO2、Si3N4、polymer或者玻璃类的绝缘材料。
7.一种制作权利要求1至6中任一项所述硅基转接板的方法，其特征在于，包括：
步骤1：在半导体基底上旋涂光刻胶作为微流道刻蚀掩模；
步骤2：通过深反应离子刻蚀技术对半导体基底进行刻蚀，形成带有电磁带隙结构的微流道结构；
步骤3：利用化学气相沉积在微流道结构内部填充氮化硅作为牺牲层材料，然后通过化学机械抛光技术整平半导体基底表面；
步骤4：在半导体基底表面上旋涂光刻胶作为硅通孔的刻蚀掩模；
步骤5：通过深反应离子刻蚀技术对半导体基底进行刻蚀，形成硅通孔，再利用化学气相沉积在半导体基底表面沉积二氧化硅作为硅通孔绝缘层和基底表面绝缘介质层，然后再通过物理气相沉积制作Ti/Cu种子层，然后电镀铜填充硅通孔；
步骤6：制作中间介质层和金属互连层，中间介质层用于支撑微流道；
步骤7：划片，暴露出氮化硅牺牲层释放口；
步骤8：用磷酸刻蚀氮化硅牺牲层，释放微流道，完成具有带屏蔽功能的微流道结构的硅基转接板的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310087268.9A CN103199086B (zh) | 2013-03-19 | 2013-03-19 | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310087268.9A CN103199086B (zh) | 2013-03-19 | 2013-03-19 | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103199086A CN103199086A (zh) | 2013-07-10 |
| CN103199086B true CN103199086B (zh) | 2015-10-28 |
Family
ID=48721536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310087268.9A Active CN103199086B (zh) | 2013-03-19 | 2013-03-19 | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103199086B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019066176A1 (ko) | 2017-09-27 | 2019-04-04 | 엘지전자 주식회사 | 전자 장치 |
| KR101986170B1 (ko) * | 2017-09-27 | 2019-06-07 | 엘지전자 주식회사 | 전자 장치 |
| CN111193488B (zh) * | 2018-11-14 | 2024-01-26 | 天津大学 | 散热结构、带散热结构的体声波谐振器、滤波器和电子设备 |
| CN111081655B (zh) * | 2019-12-19 | 2021-10-22 | 青岛歌尔智能传感器有限公司 | 电子封装结构及其制作方法 |
| CN115799194B (zh) * | 2023-02-03 | 2023-05-09 | 之江实验室 | 晶圆散热微流道、制备方法及三维集成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083256A (zh) * | 2006-06-02 | 2007-12-05 | 株式会社瑞萨科技 | 半导体器件 |
| CN101283450A (zh) * | 2005-10-13 | 2008-10-08 | 英特尔公司 | 3d直通硅体系结构的集成微通道 |
| US7936232B2 (en) * | 2006-06-13 | 2011-05-03 | Samsung Electronics Co., Ltd. | Substrate for semiconductor package |
| CN102844850A (zh) * | 2010-04-15 | 2012-12-26 | 德克萨斯仪器股份有限公司 | 用于制造贯穿衬底的微通道的方法 |
| CN102916001A (zh) * | 2011-08-03 | 2013-02-06 | 矽品精密工业股份有限公司 | 具有屏蔽电磁干扰功能的层结构 |
-
2013
- 2013-03-19 CN CN201310087268.9A patent/CN103199086B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101283450A (zh) * | 2005-10-13 | 2008-10-08 | 英特尔公司 | 3d直通硅体系结构的集成微通道 |
| CN101083256A (zh) * | 2006-06-02 | 2007-12-05 | 株式会社瑞萨科技 | 半导体器件 |
| US7936232B2 (en) * | 2006-06-13 | 2011-05-03 | Samsung Electronics Co., Ltd. | Substrate for semiconductor package |
| CN102844850A (zh) * | 2010-04-15 | 2012-12-26 | 德克萨斯仪器股份有限公司 | 用于制造贯穿衬底的微通道的方法 |
| CN102916001A (zh) * | 2011-08-03 | 2013-02-06 | 矽品精密工业股份有限公司 | 具有屏蔽电磁干扰功能的层结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103199086A (zh) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106098637B (zh) | 具有伪管芯的扇出堆叠系统级封装(sip)及其制造方法 | |
| CN103199086B (zh) | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 | |
| CN110491872B (zh) | 半导体裸片组合件、封装和系统以及操作方法 | |
| US8476116B2 (en) | Reduction of etch microloading for through silicon vias | |
| US10978386B2 (en) | Microelectronic devices with through-silicon vias and associated methods of manufacturing | |
| CN103811463A (zh) | 用于decap的埋入式tsv | |
| CN102222654B (zh) | 基材具有导通孔的半导体元件及其制作方法 | |
| CN101483149A (zh) | 一种硅通孔互连结构的制备方法 | |
| CN103400800B (zh) | Bosch刻蚀方法 | |
| Sundaram et al. | Low-cost and low-loss 3D silicon interposer for high bandwidth logic-to-memory interconnections without TSV in the logic IC | |
| TW201724638A (zh) | 帶有用於裝置對裝置通訊的嵌入式基體空腔之微電子裝置 | |
| CN103367285A (zh) | 一种通孔结构及其制作方法 | |
| CN103606534B (zh) | 半导体结构的形成方法 | |
| CN103426864B (zh) | 适用于转接板的tsv结构及其制备方法 | |
| WO2020155719A1 (zh) | 高散热硅基封装基板、制作方法及高散热封装结构 | |
| CN115910982A (zh) | 半导体封装中的具有用于电力输送的部分嵌入导电层的玻璃衬底和相关方法 | |
| CN110400781A (zh) | 基于玻璃衬底的三维集成封装转接板及其制作方法 | |
| CN101452907A (zh) | 一种用于三维系统级封装的垂直互连过孔及其制备方法 | |
| CN111029699A (zh) | 微带传输装置及制备方法 | |
| EP4105983A1 (en) | Die coupling using a substrate with a glass core | |
| CN103378060A (zh) | 硅通孔及其填充方法 | |
| CN102496579A (zh) | 一种在转接板上实现电绝缘的方法 | |
| CN103227158B (zh) | 信号线tsv和地线tsv工艺集成的结构及方法 | |
| EP4152062A1 (en) | Double-sided glass substrate with a hybrid bonded photonic integrated circuit | |
| CN103236420B (zh) | 三维封装中散热通道与地线通道共用的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20150217 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100083 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20150217 Address after: 214135 Jiangsu province Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Applicant after: National Center for Advanced Packaging Co., Ltd. Address before: 100083 Beijing city Chaoyang District Beitucheng West Road No. 3 Applicant before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170810 Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee after: Shanghai State Intellectual Property Services Co., Ltd. Address before: 214135 Jiangsu province Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee before: National Center for Advanced Packaging Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191210 Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee after: National Center for Advanced Packaging Co., Ltd. Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee before: Shanghai State Intellectual Property Services Co., Ltd. |