CN102496579A - 一种在转接板上实现电绝缘的方法 - Google Patents
一种在转接板上实现电绝缘的方法 Download PDFInfo
- Publication number
- CN102496579A CN102496579A CN2011104271831A CN201110427183A CN102496579A CN 102496579 A CN102496579 A CN 102496579A CN 2011104271831 A CN2011104271831 A CN 2011104271831A CN 201110427183 A CN201110427183 A CN 201110427183A CN 102496579 A CN102496579 A CN 102496579A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- substrate
- tsv structure
- tsv
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000010292 electrical insulation Methods 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000011810 insulating material Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000009413 insulation Methods 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000005260 corrosion Methods 0.000 claims abstract description 10
- 230000007797 corrosion Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 64
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000007769 metal material Substances 0.000 abstract description 4
- 230000008901 benefit Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 abstract description 2
- 241000724291 Tobacco streak virus Species 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种完全绝缘、工艺简单的在含有TSV的转接板上制作金属再布线层时实现电绝缘的方法，首先采用湿法刻蚀的方式用碱性腐蚀溶液反向刻蚀硅基底，在TSV周围形成沟槽，选用碱性腐蚀溶液既可以刻蚀硅基底又能避免TSV中金属材料的腐蚀。然后在沟槽内制作绝缘材料，再在绝缘材料上方制作金属再布线层，完成金属化步骤，避免了开小孔方式，解决了可靠性差的问题，又实现了制作金属再布线层时的电绝缘。
Description
技术领域
本发明涉及一种电绝缘的方法，特别还涉及一种在含有TSV的转接板上制作金属再布线层时实现电绝缘的方法。
背景技术
近几年来，先进的封装技术已在IC制造行业开始出现，特别是三维(3D)封装首先突破传统的平面封装的概念，组装效率高达200％以上。它使单个封装体内可以堆叠多个芯片，实现了存储容量的倍增，业界称之为叠层式3D封装；其次，它将芯片直接互连，互连线长度显著缩短，信号传输得更快且所受干扰更小；再则，它将多个不同功能芯片堆叠在一起，使单个封装体能够实现更多的功能，从而形成系统芯片封装新思路；最后，采用3D封装的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小数十倍。通过垂直堆叠芯片建立3D封装结构，TSV能够提供更高地封装集成度。3DTSV互连可以减小物理尺寸节省有用的空间，缩短互连长度减小信号延迟来加快运行速度。2008国际半导体技术路线图确立的最终目标是在单一系统上进行异质集成，TSV互连在这个目标中扮演着重要角色，它可以提供低成本、可靠的通孔制备技术，适合的通孔填充材料的选择，新颖的电学和热学问题设计解决方案。
随着电子产品与电子系统的逐步小型化和多功能化，TSV三维集成技术变得越来越不可或缺。在TSV互连技术中，芯片与芯片之间，芯片与基板之间的互连一般都通过一块含有TSV结构的半导体基板(即interposer)进行连接。目前，interposer技术很可能是把早期三维集成技术应用于商业用途的技术之一。有TSV结构的interposer将在普通的具有小尺寸、高I/O密度和低功耗的封装平台上提供多芯片集成的一种手段。采用硅作为interposer基板的优势在于：对于高密度的金属化可以采用IC工艺完成；硅通孔的刻蚀技术已经成熟；用硅作为interposer基板与芯片互连时CTE匹配。
对于interposer的制造主要包括以下几大部分：TSVs，正面金属化，临时键合与减薄，背面金属化，组装等。其中，interposer金属化步骤对于不同的研究单位来说具有不同的工艺方法。现有文献公开了当TSV结构形成后，硅基底进行反向刻蚀，直至TSV结构被曝露出来一定高度，然后再在基底表面制作一层绝缘材料包围曝露出来的TSV结构，再进行化学机械抛光(CMP)操作使基底平坦化，最后在上面制作金属再布线层，完成金属化步骤。在进行反向刻蚀时，采用干法刻蚀技术，需要对整个硅基底进行大面积的干法刻蚀，在刻蚀硅基底的同时也会刻蚀TSV孔中金属材料，这样被刻蚀的金属材料会对设备产生污染，不利于生产。现有文献中还公开了一种当TSV形成后，在硅基底上制作一层绝缘层，然后在对着TSV孔的位置制作一个小于TSV孔大小的开口，再制作RDL，完成金属化步骤。此方法虽然可以避免设备的污染问题，但是同时也带来的新的问题，即互连结构的可靠性问题。因为在TSV上方制作开口时，开口的大小不能大于TSV的尺寸，否则互连金属线会和硅基底产生电接触。但是当TSV孔径很小时，互连的可靠性就很难保证。
发明内容
为解决现有技术中存在的上述问题，本发明提供了一种完全绝缘、工艺简单的在含有TSV的转接板上制作金属再布线层时实现电绝缘的方法。
具体技术方案由如下步骤实现：
一种在含有TVS结构的半导体基板实现电绝缘的方法，包括如下步骤：
A在一半导体基底上至少有一个TSV结构，所述TSV结构从所述半导体基底的上表面延伸到下表面，所述TSV结构的侧壁包括一绝缘层，所述TSV结构内包括导电材料；
B湿法刻蚀所述半导体基底的上表面，使所述TSV结构一端曝露出所述半导体基底上表面；
C在所述半导体基底的上表面制作绝缘材料，整平所述半导体基底的上表面，并使所述TSV结构一端曝露出所述半导体基底上表面；
D在所述半导体基底的上表面的绝缘材料上制作金属再布线层。
一种在转接板上实现电绝缘的方法，还包括如下步骤：
A在一半导体基底上至少有一个TSV结构，所述TSV结构从所述半导体基底的上表面延伸到下表面，所述TSV结构的侧壁包括一绝缘层，所述TSV结构内包括导电材料；
B在所述半导体基底的上表面制作光刻胶，并使所述光刻胶图形化，并在所述TSV结构周围形成刻蚀区，湿法刻蚀所述半导体基底的上表面的刻蚀区，形成沟槽；
C剥离所述光刻胶，在被刻蚀出的所述沟槽内制作绝缘材料；
D整平所述半导体基底的上表面，并使所述TSV结构一端曝露出所述半导体基底的上表面；
E在所述半导体基底的上表面的所述绝缘材料上制作金属再布线层，所述金属再布线层的金属布线在所述沟槽的绝缘层上。
优选地，所述的湿法刻蚀是通过碱性腐蚀溶液刻蚀。
优选地，所述的碱性腐蚀溶液为KOH或NaOH。
优选地，所述的绝缘材料为二氧化硅，聚合物或玻璃三种的任一一种。
优选地，所述半导体基底材料是硅。
优选地，所述制作绝缘材料的方法是化学气相沉积法或旋涂法。
优选地，所述沟槽的刻蚀深度小于半导体基底的高度。
本发明首先采用湿法刻蚀的方式用碱性腐蚀溶液反向刻蚀硅基底，在TSV周围形成沟槽，选用碱性腐蚀溶液既可以刻蚀硅基底又能避免TSV中金属材料的腐蚀。然后在沟槽内制作绝缘材料，再在绝缘材料上方制作金属再布线层，完成金属化步骤，避免了开小孔方式，解决了可靠性差的问题，又实现了制作金属再布线层时的电绝缘。
附图说明
图1是本发明实施例提供的含有TSV结构的半导体基底，该TSV结构从半导体基底上表面延伸至下表面。
图2是本发明实施例提供的半导体基底进行光刻操作，形成刻蚀区；
图3是本发明实施例提供的用碱性腐蚀溶液对半导体基底进行湿法刻蚀操作；
图4是本发明实施例提供的剥离光刻胶，并在半导体基底表面制作绝缘材料；
图5是本发明实施例提供的去除多余的绝缘材料，曝露出TSV结构，并保留一定厚度的绝缘材料，其中插图为俯视图；
图6是本发明实施例提供的制作再布线层；
图7是本发明实施例提供的用碱性腐蚀溶液对半导体基底进行湿法刻蚀操作；
图8是本发明实施例提供的再半导体基底表面制作绝缘材料；
图9是本发明实施例提供的整平绝缘材料，暴露TSV结构，并保留一定厚度的绝缘材料；
图10是本发明实施例提供的制作再布线层。
101、半导体基底 102、绝缘层 103、金属导电材料
201、光刻胶 301、刻蚀区 401、绝缘材料
501、金属线 601、钝化层 701、焊盘。
具体实施方式
下面结合具体实施方式对本发明进行进一步的详细描述，给出的实施例仅为了阐明本发明，而不是为了限制本发明的范围。
实施例1
首先，参照图1来介绍本发明所用半导体基底。如图1所示，半导体基底101可以是4英寸，6英寸或8英寸规格的硅片，本实施例中选择8英寸晶圆作为半导体基底。半导体基底101包含TSV结构，其中102为绝缘层，103为导电材料。半导体基底101上表面进行了整平操作，半导体基底下表面涂有保护层以防止被刻蚀。
下面详细介绍本发明含有TSV的转接板上制作金属再布线层时实现电绝缘的方法，具体制作方法包括以下步骤：
步骤S01，在图1所述的半导体基底101上旋涂光刻胶201，光刻胶201可以是AZ4620，厚度可以选择5um。然后进行曝光和显影操作，使光刻胶图形化，形成如图2所示形状。光刻出的图形可以根据RDL布线的需要选为长条状的椭圆形。
步骤S02，用湿法刻蚀的方式刻蚀半导体基底101。腐蚀溶液可以选择NaOH溶液，刻蚀区301的刻蚀深度为3微米，如图3所示。
步骤S03，首先剥离光刻胶，然后填充绝缘材料401。此步骤可以用PECVD法沉积二氧化硅，旋涂法制作聚合物，CVD法沉积玻璃等，本发明可以选择用PECVD法沉积二氧化硅作为绝缘材料401，沉积的厚度要略大于刻蚀的深度，选择4微米，如图4所示。
步骤S04，进行平整化操作，去除多余的二氧化硅401，直至曝露出TSV结构，如图5所示，其中图5中插图为其俯视图，从俯视图可以看出，所填充二氧化硅的区域为长条状的椭圆形。其中平整化操作可以选择化学机械抛光法。
步骤S05，在填充二氧化硅的区域制作金属再布线层，且金属再布线层的金属线501长度不超出二氧化硅所在区域301，如图6所示。其中，钝化层601可以选择二氧化硅或聚合物材料，本实施例中选择二氧化硅作为钝化层，最后制作焊盘701，选择铜作为焊盘材料。
实施例2
首先，参照图1来介绍本发明所用半导体基底。如图1所示，半导体基底101可以是4英寸，6英寸或8英寸规格的硅片，本实施例中选择8英寸晶圆作为半导体基底。半导体基底101包含TSV结构，其中102为绝缘层，103为金属导电材料。半导体基底101上表面进行了整平操作，半导体基底下表面涂有保护层以防止被刻蚀。
下面详细介绍本发明含有TSV的转接板上制作金属再布线层时实现电绝缘的方法，具体制作方法包括以下步骤：
步骤S01，如图7所示，将图1所示半导体基底101放入NaOH腐蚀溶液中，对整个体半导体基底101上表面进行刻蚀。刻蚀深度选择3微米，使TSV结构相应的暴露出3微米的高度。
步骤S02，在半导体基底101上制作绝缘材料401。此步骤可以用CVD法沉积二氧化硅，旋涂法制作聚合物，CVD法沉积玻璃等，本发明可以选择用PECVD法沉积二氧化硅作为绝缘材料401，二氧化硅的厚度要略大于刻蚀的深度，选择4微米，如图8所示。
步骤S03，进行整平操作，去除多余的二氧化硅绝缘层401，曝露出TSV结构，如图9所示。
步骤S04，制作金属再布线层。其中，金属再布线501，钝化层601，焊盘701，如图10所示。
以上所述仅是本发明的较佳实施例，故凡依本发明专利申请范围所述的构造、特征及原理所做的等效变化或修饰，均包括于本发明专利申请范围内。
Claims (8)
1.一种在含有TVS结构的半导体基板实现电绝缘的方法，其特征在于，包括如下步骤：
A在一半导体基底上至少有一个TSV结构，所述TSV结构从所述半导体基底的上表面延伸到下表面，所述TSV结构的侧壁包括一绝缘层，所述TSV结构内包括导电材料；
B 湿法刻蚀所述半导体基底的上表面，使所述TSV结构一端曝露出所述半导体基底上表面；
C在所述半导体基底的上表面制作绝缘材料，整平所述半导体基底的上表面，并使所述TSV结构一端曝露出所述半导体基底上表面；
D在所述半导体基底的上表面的绝缘材料上制作金属再布线层。
2.一种在含有TVS结构的半导体基板实现电绝缘的方法，其特征在于，包括如下步骤：
A在一半导体基底上至少有一个TSV结构，所述TSV结构从所述半导体基底的上表面延伸到下表面，所述TSV结构的侧壁包括一绝缘层，所述TSV结构内包括导电材料；
B在所述半导体基底的上表面制作光刻胶，并使所述光刻胶图形化，并在所述TSV结构周围形成刻蚀区，湿法刻蚀所述半导体基底的上表面的刻蚀区，形成沟槽；
C剥离所述光刻胶，在被刻蚀出的所述沟槽内制作绝缘材料；
D整平所述半导体基底的上表面，并使所述TSV结构一端曝露出所述半导体基底的上表面；
E在所述半导体基底的上表面的所述绝缘材料上制作金属再布线层，所述金属再布线层的金属布线在所述沟槽的绝缘层上。
3.根据权利要求1或2所述的方法，其特征在于，所述的湿法刻蚀是通过碱性腐蚀溶液刻蚀。
4.根据权利要求3所述的方法，其特征在于，所述的碱性腐蚀溶液为KOH或NaOH。
5.根据权利要求1或2所述的方法，其特征在于，所述的绝缘材料为二氧化硅，聚合物或玻璃三种中的任一一种。
6.根据权利要求1或2所述的方法，其特征在于，所述半导体基底的材料是硅。
7.根据权利要求1或2所述的方法，其特征在于，所述制作绝缘材料的方法是化学气相沉积法或旋涂法。
8.根据权利要求2所述的方法，其特征在于，所述沟槽的刻蚀深度小于半导体基底的高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110427183.1A CN102496579B (zh) | 2011-12-19 | 2011-12-19 | 一种在转接板上实现电绝缘的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110427183.1A CN102496579B (zh) | 2011-12-19 | 2011-12-19 | 一种在转接板上实现电绝缘的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102496579A true CN102496579A (zh) | 2012-06-13 |
| CN102496579B CN102496579B (zh) | 2014-04-02 |
Family
ID=46188385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110427183.1A Active CN102496579B (zh) | 2011-12-19 | 2011-12-19 | 一种在转接板上实现电绝缘的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102496579B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425414A (zh) * | 2013-09-09 | 2015-03-18 | 矽品精密工业股份有限公司 | 半导体装置及其制法 |
| CN105742226A (zh) * | 2014-12-09 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105742196A (zh) * | 2014-12-09 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090127667A1 (en) * | 2007-11-21 | 2009-05-21 | Powertech Technology Inc. | Semiconductor chip device having through-silicon-via (TSV) and its fabrication method |
| CN101656197A (zh) * | 2008-08-19 | 2010-02-24 | 台湾积体电路制造股份有限公司 | 硅通孔键合结构 |
| CN101719488A (zh) * | 2008-10-09 | 2010-06-02 | 台湾积体电路制造股份有限公司 | 具有锥形轮廓的再分布线的焊垫连接 |
| CN101719484A (zh) * | 2008-10-09 | 2010-06-02 | 台湾积体电路制造股份有限公司 | 具有再分布线的tsv的背连接 |
| US20100164062A1 (en) * | 2008-12-31 | 2010-07-01 | Industrial Technology Research Institute | Method of manufacturing through-silicon-via and through-silicon-via structure |
| CN101771010A (zh) * | 2008-12-29 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 半导体芯片的背面金属处理 |
-
2011
- 2011-12-19 CN CN201110427183.1A patent/CN102496579B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090127667A1 (en) * | 2007-11-21 | 2009-05-21 | Powertech Technology Inc. | Semiconductor chip device having through-silicon-via (TSV) and its fabrication method |
| CN101656197A (zh) * | 2008-08-19 | 2010-02-24 | 台湾积体电路制造股份有限公司 | 硅通孔键合结构 |
| CN101719488A (zh) * | 2008-10-09 | 2010-06-02 | 台湾积体电路制造股份有限公司 | 具有锥形轮廓的再分布线的焊垫连接 |
| CN101719484A (zh) * | 2008-10-09 | 2010-06-02 | 台湾积体电路制造股份有限公司 | 具有再分布线的tsv的背连接 |
| CN101771010A (zh) * | 2008-12-29 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 半导体芯片的背面金属处理 |
| US20100164062A1 (en) * | 2008-12-31 | 2010-07-01 | Industrial Technology Research Institute | Method of manufacturing through-silicon-via and through-silicon-via structure |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425414A (zh) * | 2013-09-09 | 2015-03-18 | 矽品精密工业股份有限公司 | 半导体装置及其制法 |
| CN105742226A (zh) * | 2014-12-09 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105742196A (zh) * | 2014-12-09 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105742196B (zh) * | 2014-12-09 | 2018-07-27 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105742226B (zh) * | 2014-12-09 | 2019-05-21 | 中国科学院微电子研究所 | 半导体器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102496579B (zh) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| CN1976014B (zh) | 半导体器件及其制造方法 | |
| CN101483150B (zh) | 一种加工硅通孔互连结构的工艺方法 | |
| CN101800207B (zh) | 半导体器件的封装结构及其制造方法 | |
| CN103367285B (zh) | 一种通孔结构及其制作方法 | |
| CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
| CN103296008A (zh) | Tsv或tgv转接板，3d封装及其制备方法 | |
| CN102103979A (zh) | 一种制作利用硅通孔构成的三维硅基无源电路的方法 | |
| CN101807560A (zh) | 半导体器件的封装结构及其制造方法 | |
| CN102479766A (zh) | 半导体装置的制法、基材穿孔制程及其结构 | |
| CN102881644B (zh) | 一种圆片级芯片封装方法 | |
| US20230022427A1 (en) | System-on-chip integrated packaging structure, manufacturing method therefor and three-dimensional stacked device | |
| CN102496579B (zh) | 一种在转接板上实现电绝缘的方法 | |
| CN201994289U (zh) | 晶圆级转接板结构 | |
| US10403573B2 (en) | Fabrication method of semiconductor substrate | |
| CN103165561B (zh) | 一种硅基转接板的封装结构 | |
| CN104952720A (zh) | 一种高度可控的导电柱背部露头的形成方法 | |
| CN114267662A (zh) | 一种基于硅基的砷化镓射频芯片封装结构及其制备方法 | |
| US9355902B2 (en) | Method of fabricating semiconductor apparatus with through-silicon via and method of fabricating stack package including the semiconductor chip | |
| KR20130077627A (ko) | 반도체 장치 및 그의 제조방법 | |
| WO2021119924A1 (zh) | 一种芯片堆叠结构及其制作方法 | |
| CN212907716U (zh) | 一种铜电极结构 | |
| CN213816140U (zh) | 一种铜电极结构 | |
| CN203179875U (zh) | 一种电子器件的封装结构 | |
| CN210516718U (zh) | 一种封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20150226 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20150226 Address after: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee after: National Center for Advanced Packaging Co., Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170825 Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee after: Shanghai State Intellectual Property Services Co., Ltd. Address before: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee before: National Center for Advanced Packaging Co., Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20191204 Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee after: National Center for Advanced Packaging Co., Ltd. Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee before: Shanghai State Intellectual Property Services Co., Ltd. |
|
| TR01 | Transfer of patent right |