CN203179875U - 一种电子器件的封装结构 - Google Patents

一种电子器件的封装结构 Download PDF

Info

Publication number
CN203179875U
CN203179875U CN2013202000454U CN201320200045U CN203179875U CN 203179875 U CN203179875 U CN 203179875U CN 2013202000454 U CN2013202000454 U CN 2013202000454U CN 201320200045 U CN201320200045 U CN 201320200045U CN 203179875 U CN203179875 U CN 203179875U
Authority
CN
China
Prior art keywords
back side
metal layer
arranges
layer
wiring metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013202000454U
Other languages
English (en)
Inventor
张黎
赖志明
陈栋
陈锦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN2013202000454U priority Critical patent/CN203179875U/zh
Application granted granted Critical
Publication of CN203179875U publication Critical patent/CN203179875U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型涉及一种电子器件的封装结构，属于半导体芯片封装技术领域。其包括四周设置包封区域（200）的硅基载体（100），所述硅基载体（100）的上方设置正面再布线金属层（410）、下方背面设置背面再布线金属层（420），所述包封区域（200）内设置若干个填充金属的通孔（201），所述正面再布线金属层（410）与背面再布线金属层（420）通过通孔（201）内金属实现电连接，所述硅基载体（100）的背面设置型腔（101），所述型腔（101）内倒装若干个带有金属凸点Ⅰ（121）的IC芯片（120），所述IC芯片（120）通过金属凸点Ⅰ（121）与背面再布线金属层（420）实现电连接。本实用新型硅基转接板的封装结构简单、封装成本低、产品成品率高。

Description

一种电子器件的封装结构
技术领域
本实用新型涉及一种电子器件的封装结构，属于半导体封装技术领域。
背景技术
随着半导体技术的发展，硅通孔互联技术成为半导体封装的常用方法。硅通孔互联技术通常包含硅通孔制作、PECVD（等离子增强气相沉积）技术成形绝缘层以及金属填充，该技术极大地增加了半导体封装的灵活性。
硅通孔互联技术也已经应用于电子器件的封装，如硅基转接板的封装，硅通孔形成过程主要采用“BOSCH”刻蚀方法，即交替使用刻蚀及钝化工艺，“BOSCH”刻蚀方法最终会在孔壁上留下高低起伏的纹路(scallop)，即孔壁波纹，如图1所示，“BOSCH” 的交替刻蚀方法不仅速度慢，而且孔壁波纹造成后续所用PECVD（等离子增强气相沉积）形成的绝缘层覆盖不完整。同时，在硅基转接板的封装过程中，常用CMP（化学机械抛光）工艺进行表面整平及通孔内金属的底端暴露，在此抛光过程中，往往造成金属或金属离子迁移，使器件产生漏电，导致产品失效。以上因素，导致了现有的电子器件的封装技术成本高、产品成品率低。
发明内容
本实用新型的目的在于克服上述不足，提供一种封装结构简单、封装成本低、产品成品率高的电子器件的封装结构。
本实用新型是这样实现的：一种电子器件的封装结构，包括四周设置包封区域的硅基载体，所述硅基载体的上方设置正面再布线金属层、下方背面设置背面再布线金属层,
所述包封区域内设置若干个填充金属的通孔，所述正面再布线金属层与背面再布线金属层通过通孔内金属实现电连接，
所述硅基载体的背面设置型腔，所述型腔内倒装若干个带有金属凸点Ⅰ的IC芯片，所述IC芯片通过金属凸点Ⅰ与背面再布线金属层实现电连接。
可选地，所述硅基载体的正面设置IC芯片区。
可选地，所述硅基载体的型腔内及相邻金属凸点Ⅰ之间设置填充料。
可选地，所述正面再布线金属层与硅基载体的正面之间设置正面绝缘层，所述背面再布线金属层与硅基载体的背面之间设置背面绝缘层。
可选地，所述正面再布线金属层的表面设置正面保护层，并形成若干个正面保护层开口。
可选地，所述正面保护层开口内设置金属微凸点，所述金属微凸点的顶端设置锡块。
可选地，所述背面再布线金属层为多层结构，相邻的背面再布线金属层之间设置介电层和若干个金属凸点Ⅱ，所述金属凸点Ⅱ连接上下相邻的两层背面再布线金属层。
可选地，所述背面再布线金属层的最外层的表面设置背面保护层，并形成若干个背面保护层开口。
可选地，所述背面保护层开口内设置金属柱，所述金属柱的顶端设置锡帽。
本实用新型的有益效果是：
本实用新型的特点是：
1）电子器件的硅基载体四周的包封区域内设置若干个通孔结构，通孔内的填充金属连接正面再布线金属层和背面再布线金属层，实现了电讯号传递与热传递，结构简单，很好地解决了硅通孔结构的工艺问题，降低了工艺操作的复杂性，也降低了产品成本；
 2）硅基载体内嵌入若干个功能芯片，有效地拓展了电子器件的功能范畴。
附图说明
图1为现有技术产生的硅通孔孔壁波纹的示意图。
图2为本实用新型一种电子器件的封装结构的实施例的示意图。
图3为图2的A-A剖视图。
图中：
硅基载体100
型腔101
IC芯片区110
IC芯片120
金属凸点Ⅰ121
填充料130
包封区域200
通孔201
正面绝缘层310
背面绝缘层320
正面再布线金属层410
背面再布线金属层420
正面保护层510
正面保护层开口511
介电层421
背面保护层520
背面保护层开口521
金属微凸点600
锡块610
金属凸点Ⅱ422
金属柱700
锡帽710。
具体实施方式
参见图2至图3，一种电子器件的封装结构，包括四周设置包封区域200的硅基载体100，硅基载体100的上方设置正面再布线金属层410、下方背面设置背面再布线金属层420,硅基载体100的上表面可以设置IC芯片区110。所述包封区域200内设置若干个填充金属的通孔201，所述正面再布线金属层410与背面再布线金属层420通过通孔201内金属实现电连接。正面再布线金属层410与硅基载体100的正面之间设置正面绝缘层310，正面再布线金属层410的表面设置正面保护层510，并形成若干个正面保护层开口511，便于后续元件的连接。如实施例所示，正面保护层开口511内设置金属微凸点600，所述金属微凸点600的顶端设置锡块610。优选地，金属微凸点600可呈阵列排布。
背面再布线金属层420与硅基载体100的背面之间设置背面绝缘层320，背面再布线金属层420为多层结构，相邻的背面再布线金属层420之间设置介电层421和若干个金属凸点Ⅱ422，所述金属凸点Ⅱ422连接上下相邻的两层背面再布线金属层420。背面再布线金属层420的最外层的表面设置背面保护层520，并形成若干个背面保护层开口521，便于后续元件的连接。如实施例所示，背面保护层开口521内设置金属柱700，所述金属柱700的顶端设置锡帽710。优选地，金属柱700可呈阵列排布。背面保护层开口521内也可设置锡球（图中未示），优选地，锡球可呈阵列排布。
同时，硅基载体100的背面设置型腔101，型腔101内设置若干个带有金属凸点Ⅰ121的IC芯片120，实施例中以一个IC芯片120示意。多个IC芯片120可呈阵列排布。硅基载体内嵌入功能芯片，有效地拓展了电子器件的功能范畴。所述IC芯片120通过金属凸点Ⅰ121与背面再布线金属层420实现电连接，将信号由硅基转接板的背面输出。型腔101内及相邻金属凸点Ⅰ121之间设置填充料130, 以增强嵌入的IC芯片120与硅基载体100之间的连接。
整个封装结构由正面再布线金属层410、通孔201内金属、背面再布线金属层420、金属凸点Ⅱ422、以及金属凸点Ⅰ121与IC芯片120的有机连接，保证了电讯号传递的畅通，同时也解决了散热问题，增强了产品可靠性，提升了产品良率。

Claims (9)

1.一种电子器件的封装结构，包括四周设置包封区域（200）的硅基载体（100），所述硅基载体（100）的上方设置正面再布线金属层（410）、下方背面设置背面再布线金属层（420）,
其特征在于：所述包封区域（200）内设置若干个填充金属的通孔（201），所述正面再布线金属层（410）与背面再布线金属层（420）通过通孔（201）内金属实现电连接，
所述硅基载体（100）的背面设置型腔（101），所述型腔（101）内倒装若干个带有金属凸点Ⅰ（121）的IC芯片（120），所述IC芯片（120）通过金属凸点Ⅰ（121）与背面再布线金属层（420）实现电连接。
2.根据权利要求1所述的一种电子器件的封装结构，其特征在于：所述硅基载体（100）的正面设置IC芯片区（110）。
3.根据权利要求1或2所述的一种电子器件的封装结构，其特征在于：所述硅基载体（100）的型腔（101）内及相邻金属凸点Ⅰ（121）之间设置填充料（130）。
4.根据权利要求3所述的一种电子器件的封装结构，其特征在于：所述正面再布线金属层（410）与硅基载体（100）的正面之间设置正面绝缘层（310），所述背面再布线金属层（420）与硅基载体（100）的背面之间设置背面绝缘层（320）。
5.根据权利要求1或4所述的一种电子器件的封装结构，其特征在于：所述正面再布线金属层（410）的表面设置正面保护层（510），并形成若干个正面保护层开口（511）。
6.根据权利要求5所述的一种电子器件的封装结构，其特征在于：所述正面保护层开口（511）内设置金属微凸点（600），所述金属微凸点（600）的顶端设置锡块（610）。
7.根据权利要求1或4所述的一种电子器件的封装结构，其特征在于：所述背面再布线金属层（420）为多层结构，相邻的背面再布线金属层（420）之间设置介电层（421）和若干个金属凸点Ⅱ（422），所述金属凸点Ⅱ（422）连接上下相邻的两层背面再布线金属层（420）。
8.根据权利要求7所述的一种电子器件的封装结构，其特征在于：所述背面再布线金属层（420）的最外层的表面设置背面保护层（520），并形成若干个背面保护层开口（521）。
9.根据权利要求8所述的一种电子器件的封装结构，其特征在于：所述背面保护层开口（521）内设置金属柱（700），所述金属柱（700）的顶端设置锡帽（710）。
CN2013202000454U 2013-04-19 2013-04-19 一种电子器件的封装结构 Expired - Lifetime CN203179875U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013202000454U CN203179875U (zh) 2013-04-19 2013-04-19 一种电子器件的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013202000454U CN203179875U (zh) 2013-04-19 2013-04-19 一种电子器件的封装结构

Publications (1)

Publication Number Publication Date
CN203179875U true CN203179875U (zh) 2013-09-04

Family

ID=49076537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013202000454U Expired - Lifetime CN203179875U (zh) 2013-04-19 2013-04-19 一种电子器件的封装结构

Country Status (1)

Country Link
CN (1) CN203179875U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298732A (zh) * 2016-09-29 2017-01-04 中国电子科技集团公司第四十三研究所 一种用于系统级封装的转接板结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298732A (zh) * 2016-09-29 2017-01-04 中国电子科技集团公司第四十三研究所 一种用于系统级封装的转接板结构

Similar Documents

Publication Publication Date Title
US9905538B2 (en) Chip-stacked semiconductor package and method of manufacturing the same
CN101330025B (zh) 用于封装的半导体芯片的和半导体封装的制造方法
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
CN101330068B (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
CN101800207B (zh) 半导体器件的封装结构及其制造方法
CN103681607B (zh) 半导体器件及其制作方法
CN102280433B (zh) 晶圆级芯片尺寸封装结构及其封装方法
CN104882417A (zh) 集成无源倒装芯片封装
CN102280418A (zh) 带有散热装置的半导体封装
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN104008998B (zh) 多芯片层叠封装方法
CN103367245A (zh) 形成半导体器件的方法
US10340254B2 (en) Method of producing an interposer-chip-arrangement for dense packaging of chips
CN101807560A (zh) 半导体器件的封装结构及其制造方法
US20220344270A1 (en) Semiconductor devices with recessed pads for die stack interconnections
CN104157619B (zh) 一种新型PoP堆叠封装结构及其制造方法
CN103165561B (zh) 一种硅基转接板的封装结构
CN203179875U (zh) 一种电子器件的封装结构
CN103208471B (zh) 多芯片封装体
CN203134791U (zh) 一种半导体的堆叠封装结构
CN203179870U (zh) 一种新型硅基转接板的封装结构
CN105428507A (zh) 芯片封装结构及方法
CN103531550A (zh) 改进的小间距塑封的封装结构及封装方法
CN104409424B (zh) 一种基于玻璃转接板的叠层封装体及其制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20130904

CX01 Expiry of patent term