CN103531550A - 改进的小间距塑封的封装结构及封装方法 - Google Patents

改进的小间距塑封的封装结构及封装方法 Download PDF

Info

Publication number
CN103531550A
CN103531550A CN201310534603.5A CN201310534603A CN103531550A CN 103531550 A CN103531550 A CN 103531550A CN 201310534603 A CN201310534603 A CN 201310534603A CN 103531550 A CN103531550 A CN 103531550A
Authority
CN
China
Prior art keywords
substrate
base plate
hole
encapsulating structure
bearing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310534603.5A
Other languages
English (en)
Other versions
CN103531550B (zh
Inventor
徐健
陆原
王海东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310534603.5A priority Critical patent/CN103531550B/zh
Publication of CN103531550A publication Critical patent/CN103531550A/zh
Application granted granted Critical
Publication of CN103531550B publication Critical patent/CN103531550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明涉及一种封装结构及封装方法，尤其是一种改进的小间距塑封的封装结构及封装方法，属于半导体封装的技术领域。按照本发明提供的技术方案，所述改进的小间距塑封的封装结构，包括底板以及位于所述底板上用塑封体塑封的堆叠封装体；所述堆叠封装体包括若干承载基板以及位于所述承载基板上的封装结构，所述承载基板上设有基板通孔，相邻承载基板间的间隙以及承载基板与底板间的间隙通过承载基板上的基板通孔相连通，塑封体通过基板通孔填充相邻承载基板间的间隙以及承载基板与底板间的间隙。本发明结构简单，工艺简单，操作方便，降低封装成本，适应范围广，安全可靠。

Description

改进的小间距塑封的封装结构及封装方法
技术领域
本发明涉及一种封装结构及封装方法，尤其是一种改进的小间距塑封的封装结构及封装方法，属于半导体封装的技术领域。
背景技术
随着芯片功能日益集中，单个封装体所要求集合的芯片也越来越多，相应的SIP（System In a Package），PIP（Product In Package）以及POP（Package on Package）封装所占的市场份额逐年增加。在一个大的封装体内会堆叠多层的封装结构（所述封装结构为芯片原片或者塑封好的封装体）。同时，由于产品空间高度的限制，这些堆叠的封装结构之间的上下间距变得很小。正常的塑封料无法流过这么小的间距，需要额外的进行底部填充的处理。
由于各个封装结构之间的间隙较小，且注塑料需要流经的路程较远，传统塑封材料不能直接将这些间隙填充满。目前在堆叠完芯片的时候，在层与层之间用底部进行填充，以使其排出空气，最后再进行整体塑封。工艺流程增加的同时，成本也大为上升。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种改进的小间距塑封的封装结构及封装方法，其结构简单，工艺简单，操作方便，降低封装成本，适应范围广，安全可靠。
按照本发明提供的技术方案，所述改进的小间距塑封的封装结构，包括底板以及位于所述底板上用塑封体塑封的堆叠封装体；所述堆叠封装体包括若干承载基板以及位于所述承载基板上的封装结构，所述承载基板上设有基板通孔，相邻承载基板间的间隙以及承载基板与底板间的间隙通过承载基板上的基板通孔相连通，塑封体通过基板通孔填充相邻承载基板间的间隙以及承载基板与底板间的间隙。
所述相邻的承载基板间通过基板连接电极电连接，基板通孔与基板连接电极间交错分布。
所述底板上设有底板连接电极，所述底板连接电极与塑封体分别位于底板的对应表面上。
所述封装结构上设有封装结构通孔，所述封装结构通孔与基板通孔相连通。
一种改进的小间距塑封的封装方法，所述封装方法包括如下步骤：
a、提供承载基板，并在所述承载基板上设置所需的基板通孔；
b、在具有基板通孔的承载基板上设置封装结构，并将若干设置封装结构的承载基板通过基板连接电极连接形成堆叠封装体；
c、将堆叠封装体通过基板连接电极安装在底板上，且用塑封体将堆叠封装体封装在底板上，塑封体通过基板通孔填充相邻承载基板间的间隙以及承载基板与底板间的间隙。
所述底板上设有底板连接电极，所述底板连接电极与塑封体分别位于底板的对应表面上。
所述封装结构上设置有封装结构通孔，所述封装结构通孔与基板通孔相连通。所述基板连接电极呈球状。
本发明的优点：在承载基板上设置基板通孔，或同时在封装结构上设置封装结构通孔；塑封体的塑封料通过基板通孔、封装结构通孔填充在相邻承载基板间的间隙以及承载基板与底板间的间隙，然后能够一次性完成塑封，能减小塑封料流动距离，提高了整个封装结构的可塑封性能以及封装刚度，结构简单，工艺简单，操作方便，降低封装成本，适应范围广，安全可靠。
附图说明
图1~图3为现有封装的具体实施工艺步骤剖视图，其中：
图1为在底板上得到堆叠封装结构后的结构剖视图。
图2为对堆叠封装结构内进行底部填充后的结构剖视图。
图3为对底部填充后进行塑封的结构剖视图。
图4~图7为本发明实施例1的具体实施工艺步骤剖视图，其中：
图4为本发明在承载基板上设置基板通孔后的剖视图。
图5为本发明在承载基板上设置封装结构后的剖视图。
图6为本发明在堆叠封装结构安装在底板后的剖视图。
图7为本发明对堆叠封装结构进行塑封后的剖视图。
图8~图11为本发明实施例2的具体实施工艺步骤剖视图，其中：
图8为本发明在承载基板上设置封装结构后的剖视图。
图9为本发明对承载基板以及封装结构进行开孔得到封装结构通孔以及基板通孔后的剖视图。
图10为本发明将堆叠封装结构安装在底板上后的剖视图。
图11为本发明对堆叠封装结构进行塑封后的剖视图。
附图标记说明：1-底板、2-底板连接电极、3-承载基板、4-基板连接电极、5-封装结构、6-填充体、7-塑封体、8-基板通孔及9-封装结构通孔。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1、图2和图3所示：为现有堆叠封装的具体工艺步骤图，底板1上设置堆叠封装体，所述堆叠封装体包括若干承载基板3，承载基板3上设置封装结构5，所述封装结构5可以为芯片原片或封装体，相邻的承载基板3间通过基板连接电极4电连接，同时，整个的堆叠封装体通过基板连接电极4设置在底板1上，底板1通过基板连接电极4与封装结构5对应电连接。封装结构5与承载基板3间电连接，堆叠封装体内的封装结构5通过底板1以及底板1上的底板连接电极2进行所需的信号传输。当上述封装完成后，相邻的承载基板3间以及承载基板3与底板1间均具有间隙，为了提高封装的可靠性，需要在上述间隙内进行底部填充工艺，得到位于上述间隙内的填充体6，然后再利用塑封料将堆叠封装体塑封在底板1上，底板1的另一面设置若干底板连接电极2，底板连接体2以及基板连接电极4均呈球状。由于相邻的承载基板3以及位于最底层承载基板3与底板1之间的间隙较小，为了得到填充体6就需要复杂的工艺，封装成本上升，封装效率低，可靠性差。
为了提高封装的效率以及可靠性，降低封装成本，下面通过实施例1和实施例2分别对本发明的封装结构及封装方法做详细的说明。
实施例1
如图7所示：本发明包括底板1以及位于所述底板1上用塑封体7塑封的堆叠封装体；所述堆叠封装体包括若干承载基板3以及位于所述承载基板3上的封装结构5，所述承载基板3上设有基板通孔8，相邻承载基板3间的间隙以及承载基板3与底板1间的间隙通过承载基板3上的基板通孔8相连通，塑封体7通过基板通孔8填充相邻承载基板3间的间隙以及承载基板3与底板间的间隙。
具体地，由于每层的承载基板3上均设置贯通承载基板3的基板通孔8，且堆叠封装体内的承载基板3的基板通孔8相对应，在利用塑封料进行塑封是，塑封料能通过每层承载基板3的基板通孔8向下流动，直至所有间隙均被塑封料填充满，然后在底板1上形成塑封体7，整个堆叠封装体内填充有塑封料，从而提高了封装的刚度。
进一步地，所述相邻的承载基板3间通过基板连接电极4电连接，基板通孔8与基板连接电极4间交错分布。所述底板1上设有底板连接电极2，所述底板连接电极2与塑封体7分别位于底板1的对应表面上。
如图4~图7所示：上述封装结构可以通过下述封装方法得到，具体地包括：
a、提供承载基板3，并在所述承载基板3上设置所需的基板通孔8；所述基板通孔8可以通过钻孔或开槽等方式在承载基板3内形成基板通孔8，承载基板3可以采用PCB板。
b、在具有基板通孔8的承载基板3上设置封装结构5，并将若干设置封装结构5的承载基板3通过基板连接电极4连接形成堆叠封装体；本实施例中，封装结构5的尺寸较小，基板通孔8位于封装结构5的外圈，封装结构5可以通过焊接等方式设置固定在承载基板3上。相邻的承载基板3间通过球状的基板连接电极4连接，同时会使得相邻的承载基板3间形成间隙。
c、将堆叠封装体通过基板连接电极4安装在底板1上，且用塑封体7将堆叠封装体封装在底板1上，塑封体7通过基板通孔8填充相邻承载基板3间的间隙以及承载基板3与底板间的间隙。
将堆叠封装体通过基板连接电极4安装在底板1上后，需要用塑封体7对整个堆叠封装体进行塑封。在塑封时，塑封料能通过基板通孔8流入承载基板3间的间隙以及底板1与堆叠封装体间的间隙，排出间隙内的空气，以进行整体塑封，提高塑封的强度以及封装的可靠性。在塑封完成后，在底板1上还设置底板连接电极2，以便底板1进行后续的连接需要。
实施例2
如图11所示，本发明包括底板1以及位于所述底板1上用塑封体7塑封的堆叠封装体；所述堆叠封装体包括若干承载基板3以及位于所述承载基板3上的封装结构5，所述承载基板3上设有基板通孔8，封装结构5上设置与基板通孔8相连通的封装结构通孔9，封装结构通孔9的轴线与基板通孔8的轴线位于同一直线上，相邻承载基板3间的间隙以及承载基板3与底板1间的间隙通过承载基板3上的基板通孔8、封装结构通孔9相连通，塑封体7通过基板通孔8、封装结构通孔9填充相邻承载基板3间的间隙以及承载基板3与底板间的间隙。
如图8、图9、图10和图11所示：当封装结构5的尺寸较大时，仅在承载基板3上设置基板通孔8时，封装结构5可能遮挡所述基板通孔8。为了能够通过塑封体7进行一次塑封，需要在封装结构5上设置封装结构通孔9，所述封装结构通孔9与基板通孔8相连通。相邻承载基板3还通过基板连接电极4进行支撑连接。在进行塑封时，塑封料通过封装结构通孔9以及基板通孔8流入承载基板3之间的间隙，以及底层承载基板3与底板1之间的间隙，塑封料填充上述间隙后，塑封料能在底板1上形成塑封体7，堆叠封装体位于塑封体7内，将堆叠封装体压盖在底板1上。在具体实施例时，可以将封装结构5先设置在承载基板3上，然后对封装结构5及承载基板3同时钻孔或开槽，形成封装结构通孔9及基板通孔8，其他后续的堆叠工艺以及塑封工艺均与现有技术、实施例1的描述相对应一致，此处不再赘述。
本发明在承载基板3上设置基板通孔8，或同时在封装结构5上设置封装结构通孔9；塑封体7的塑封料通过基板通孔8、封装结构通孔9填充在相邻承载基板3间的间隙以及承载基板3与底板1间的间隙，然后能够一次性完成塑封，能减小塑封料流动距离，提高了整个封装结构的可塑封性能以及封装刚度，结构简单，工艺简单，操作方便，降低封装成本，适应范围广，安全可靠。

Claims (8)

1. 一种改进的小间距塑封的封装结构，包括底板（1）以及位于所述底板（1）上用塑封体（7）塑封的堆叠封装体；其特征是：所述堆叠封装体包括若干承载基板（3）以及位于所述承载基板（3）上的封装结构（5），所述承载基板（3）上设有基板通孔（8），相邻承载基板（3）间的间隙以及承载基板（3）与底板（1）间的间隙通过承载基板（3）上的基板通孔（8）相连通，塑封体（7）通过基板通孔（8）填充相邻承载基板（3）间的间隙以及承载基板（3）与底板（1）间的间隙。
2.根据权利要求1所述的改进的小间距塑封的封装结构，其特征是：所述相邻的承载基板（3）间通过基板连接电极（4）电连接，基板通孔（8）与基板连接电极（4）间交错分布。
3.根据权利要求1所述的改进的小间距塑封的封装结构，其特征是：所述底板（1）上设有底板连接电极（2），所述底板连接电极（2）与塑封体（7）分别位于底板（1）的对应表面上。
4.根据权利要求1所述的改进的小间距塑封的封装结构，其特征是：所述封装结构（5）上设有封装结构通孔（9），所述封装结构通孔（9）与基板通孔（8）相连通。
5.一种改进的小间距塑封的封装方法，其特征是，所述封装方法包括如下步骤：
（a）、提供承载基板（3），并在所述承载基板（3）上设置所需的基板通孔（8）；
（b）、在具有基板通孔（8）的承载基板（3）上设置封装结构（5），并将若干设置封装结构（5）的承载基板（3）通过基板连接电极（4）连接形成堆叠封装体；
（c）、将堆叠封装体通过基板连接电极（4）安装在底板（1）上，且用塑封体（7）将堆叠封装体封装在底板（1）上，塑封体（7）通过基板通孔（8）填充相邻承载基板（3）间的间隙以及承载基板（3）与底板间的间隙。
6.根据权利要求5所述改进的小间距塑封的封装方法，其特征是：所述底板（1）上设有底板连接电极（2），所述底板连接电极（2）与塑封体（7）分别位于底板（1）的对应表面上。
7.根据权利要求5所述改进的小间距塑封的封装方法，其特征是：所述封装结构（5）上设置有封装结构通孔（9），所述封装结构通孔（9）与基板通孔（8）相连通。
8.根据权利要求5所述改进的小间距塑封的封装方法，其特征是：所述基板连接电极（4）呈球状。
CN201310534603.5A 2013-10-31 2013-10-31 改进的小间距塑封的封装结构及封装方法 Active CN103531550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310534603.5A CN103531550B (zh) 2013-10-31 2013-10-31 改进的小间距塑封的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310534603.5A CN103531550B (zh) 2013-10-31 2013-10-31 改进的小间距塑封的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN103531550A true CN103531550A (zh) 2014-01-22
CN103531550B CN103531550B (zh) 2016-04-13

Family

ID=49933441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310534603.5A Active CN103531550B (zh) 2013-10-31 2013-10-31 改进的小间距塑封的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN103531550B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695267A (zh) * 2017-03-30 2018-10-23 台湾积体电路制造股份有限公司 封装结构
CN110010589A (zh) * 2018-01-04 2019-07-12 长鑫存储技术有限公司 堆叠型半导体封装方法及封装结构
CN111755344A (zh) * 2019-03-28 2020-10-09 台湾积体电路制造股份有限公司 封装结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577259A (zh) * 2008-05-05 2009-11-11 南茂科技股份有限公司 芯片封装结构
CN102148166A (zh) * 2010-02-04 2011-08-10 力成科技股份有限公司 多层晶片堆叠间隙的填充方法与结构
CN103346131A (zh) * 2013-06-25 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细间距pop式封装结构和封装方法
US20130264695A1 (en) * 2012-04-10 2013-10-10 Shinko Electric Industries Co., Ltd. Stacked semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577259A (zh) * 2008-05-05 2009-11-11 南茂科技股份有限公司 芯片封装结构
CN102148166A (zh) * 2010-02-04 2011-08-10 力成科技股份有限公司 多层晶片堆叠间隙的填充方法与结构
US20130264695A1 (en) * 2012-04-10 2013-10-10 Shinko Electric Industries Co., Ltd. Stacked semiconductor device and method of manufacturing the same
CN103346131A (zh) * 2013-06-25 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细间距pop式封装结构和封装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695267A (zh) * 2017-03-30 2018-10-23 台湾积体电路制造股份有限公司 封装结构
US11417620B2 (en) 2017-03-30 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device encapsulated by molding material attached to redestribution layer
US11887952B2 (en) 2017-03-30 2024-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device encapsulated by molding material attached to redistribution layer
CN110010589A (zh) * 2018-01-04 2019-07-12 长鑫存储技术有限公司 堆叠型半导体封装方法及封装结构
CN110010589B (zh) * 2018-01-04 2022-03-08 长鑫存储技术有限公司 堆叠型半导体封装方法及封装结构
CN111755344A (zh) * 2019-03-28 2020-10-09 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN111755344B (zh) * 2019-03-28 2023-10-24 台湾积体电路制造股份有限公司 封装结构及其形成方法
US11948892B2 (en) 2019-03-28 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Formation method of chip package with fan-out feature

Also Published As

Publication number Publication date
CN103531550B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN104081516A (zh) 堆叠型半导体封装及其制造方法
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN205177839U (zh) 一种气密型陶瓷封装的系统级封装电路
US20150041972A1 (en) Semiconductor package and fabrication method thereof
CN202549824U (zh) 芯片封装结构
CN103531550B (zh) 改进的小间距塑封的封装结构及封装方法
CN103545297A (zh) 多芯片叠合封装结构及其制作方法
CN101681903A (zh) 电子封装及其制作方法
CN203521406U (zh) 多芯片叠合封装结构
CN202025746U (zh) 高集成度系统级封装结构
CN102760822A (zh) 发光二极管封装结构及其制造方法
CN103151328A (zh) 半导体封装件及其制造方法
CN102468190A (zh) 一种封装模具及使用该模具的半导体封装工艺
CN202633053U (zh) 一种多芯组陶瓷电容器
CN203774319U (zh) 堆叠式封装结构
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN201994292U (zh) 高密度系统级封装结构
CN103165561A (zh) 一种硅基转接板的封装结构
CN203134791U (zh) 一种半导体的堆叠封装结构
CN203179875U (zh) 一种电子器件的封装结构
CN103337504A (zh) 影像传感器封装方法
CN203179870U (zh) 一种新型硅基转接板的封装结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN104465602A (zh) 利用框架封装重布线的倒装pip封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant