CN203774319U - 堆叠式封装结构 - Google Patents
堆叠式封装结构 Download PDFInfo
- Publication number
- CN203774319U CN203774319U CN201420084358.2U CN201420084358U CN203774319U CN 203774319 U CN203774319 U CN 203774319U CN 201420084358 U CN201420084358 U CN 201420084358U CN 203774319 U CN203774319 U CN 203774319U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- supporting construction
- encapsulation structure
- stack encapsulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000010276 construction Methods 0.000 claims description 54
- 238000005538 encapsulation Methods 0.000 claims description 31
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000000084 colloidal system Substances 0.000 claims description 4
- 238000012856 packing Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了一种堆叠式封装结构，该堆叠式封装结构包括：基板；至少一个第一芯片，该第一芯片配置于所述基板上，并通过引线键合方式电连接至所述基板；支撑结构，该支撑结构配置于基板上，并且该支撑结构的高度高于所述至少一个第一芯片与基板之间形成的键合引线线弧的最大高度；以及第二芯片，该第二芯片配置于所述支撑结构上，并通过引线键合方式电连接至基板，其中所述第二芯片与所述支撑结构形成桥状结构，以及所述第一芯片的全部或部分置于所述桥状结构所形成的空腔中。本实用新型占用较少基板面积，缩短了引线长度，减少了键合引线、键合手指、金属焊垫等连接元件的配置数量，从而提高了封装密度，促进小型化，同时降低了封装成本。
Description
技术领域
本实用新型涉及电子领域，具体地，涉及一种堆叠式封装结构。
背景技术
由于电子设备小型化、多功能化的需求提升，半导体封装小型化、高密度的要求也逐渐提高。对于三维空间进行利用的技术，如芯片堆叠（die stack），可以满足这样的要求。芯片堆叠是指将半导体管芯以相互堆叠的方式进行封装。一般情况下，芯片堆叠的方式是将多个芯片以多种形态相互堆叠于基板上，然后使用引线键合（wire bonding）工艺将芯片与基板连接。但在实际封装时，引线键合连接会引发很多问题。
例如图1A和1B分别示出了现有的堆叠式封装结构的剖面图和平面图，以及图2A和2B分别示出了针对图1A和图1B结构的改进的堆叠式封装结构的剖面图和平面图。如图1A所示，第一芯片103和堆叠在其上的第二芯片105均需要与基板101连接，当使用引线键合工艺将芯片与基板连接（如图1B所示，将第一芯片103上的金属焊垫106与基板101上的键合手指102通过键合引线107连接，将第二芯片105上的金属焊垫106与基板101上的键合手指102通过键合引线107连接）时，最显著的问题就是当堆叠尺寸相差较大的芯片（如图1A和1B所示）时，对堆叠在上层的小芯片（例如如图1A和1B所示的第二芯片105）进行引线键合时，所需线弧的长度将变长。而较长的键合引线一般具有更高的电感和阻抗，因此电路封装中不期望有太长的焊线。此外，长线弧在模塑时可能会产生较大的偏移量，由此会对线弧的强度、键合引线与芯片焊垫连接的强度产生不良影响。并且也使得上层芯片引线键合的角度变小，整个芯片堆叠体所需占用的基板面积增大，不利于封装体的小型化，同时线弧变长也会引起封装成本的上升。
图2A和2B示出了一种改进的堆叠式封装结构，如图2A所示，第一芯片203与第二芯片205均需要与基板201连接，为了缩短芯片键合引线长度，在第一芯片203与第二芯片205之间增加了转接板209，即第二芯片205通过转接板209与基板201连接（如图2B所示，将第一芯片203上的金属焊垫206与基板201上的键合手指202通过键合引线207连接，将第二芯片205上的金属焊垫206与转接板209上的键合手指202通过键合引线207连接，再将转接板209上的键合手指202通过键合引线207连接到基板301的键合手指202上）。
但是这种封装结构的引线键合结构较为复杂、使用的键合引线较多，并且上层芯片键合引线的角度变小，整个芯片堆叠体所需占用的基板面积、占用的三维空间均增大，不利于封装体的小型化且增加了不必要的成本。
因此，现有技术中缺少一种占用基板区域面积少、可缩短芯片键合引线长度、有利于小型化且适用于尺寸相差较大的芯片堆叠式封装结构。
实用新型内容
针对现有技术中存在的上述问题，本实用新型提供了一种堆叠式封装结构，该堆叠式封装结构包括：基板；至少一个第一芯片，该第一芯片配置于所述基板上，并通过引线键合方式电连接至所述基板；支撑结构，该支撑结构配置于基板上，并且该支撑结构的高度高于所述至少一个第一芯片与所述基板之间形成的键合引线线弧的最大高度；以及第二芯片，该第二芯片配置于所述支撑结构上，并通过引线键合方式电连接至所述基板，其中所述第二芯片与所述支撑结构形成桥状结构，以及所述第一芯片的全部或部分置于所述桥状结构所形成的空腔中。
优选地，该堆叠式封装结构还包括封装胶体，用于包覆所述至少一个第一芯片、所述支撑结构以及所述第二芯片于所述基板表面。
优选地，所述基板上配置有多个键合手指，所述至少一个第一芯片和所述第二芯片表面的边缘上配置有多个金属焊垫，每个金属焊垫以引线键合方式与对应的键合手指连接。
优选地，所述支撑结构被固定于所述基板的对应于所述至少一个第一芯片的多个键合手指以外的区域。
优选地，所述支撑结构包括多个垫块。
优选地，所述至少一个第一芯片和所述支撑结构通过黏着层固定配置在所述基板上，以及所述第二芯片通过黏着层固定配置在所述支撑结构上。
优选地，所述黏着层为导电胶或非导电胶黏着层。
本实用新型提供的一种堆叠式封装结构，通过配置于基板上的支撑结构（该支撑结构的高度高于至少一个第一芯片与基板之间形成的键合引线线弧的最大高度）将多个芯片（至少一个第一芯片以及第二芯片）在竖直方向上分隔的堆叠在基板上（即构成桥式堆叠），实现第二芯片与支撑结构构成桥状结构，且第一芯片全部或部分置于所述桥状结构空腔中，使得多个芯片可以占用较少基板面积，并且在将芯片与基板接连接时也无需跨越其他芯片或转接板（如图1A和1B、图2A和2B所示的结构），因此缩短了键合引线的长度，减少了键合引线、键合手指、金属焊垫等连接元件的配置数量，从而有利于封装体小型化且降低了封装成本。
本实用新型的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：
图1A和1B分别示出了现有技术中的一种堆叠式封装结构的剖面图和平面图；
图2A和2B分别示出了针对图1A和图1B所示的堆叠式封装结构的改进的堆叠式封装结构的剖面图和平面图；
图3A和3B分别示出了根据本实用新型的一种实施方式的堆叠式封装结构的剖面图和平面图；以及
图4示出了根据本实用新型的另一种实施方式的堆叠式封装结构的平面图。
附图标记说明
101、201、301、401 基板 102、202、302、402 键合手指
107、207、307、407 键合引线 106、206、306、406 金属焊垫
103、203、303 第一芯片 404 第一芯片组
105、205、305、405 第二芯片 209 转接板
308、408 支撑结构
具体实施方式
以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。
图3A和3B分别示出了根据本实用新型的一种实施方式的堆叠式封装结构的剖面图和平面图。如图3A所示，该堆叠式封装结构包括：基板301；至少一个第一芯片303，该第一芯片303配置于所述基板301上，并通过引线键合方式电连接至所述基板301；支撑结构308，该支撑结构308配置于基板301上，并且该支撑结构308的高度高于所述至少一个第一芯片303与所述基板301之间形成的键合引线线弧的最大高度；以及第二芯片305，该第二芯片305配置于所述支撑结构308上，并通过引线键合方式电连接至所述基板301，其中所述第二芯片305与所述支撑结构308形成桥状结构，以及所述第一芯片303的全部或部分置于所述桥状结构所形成的空腔中。
优选地，至少一个第一芯片303和支撑结构308通过黏着层固定配置在所述基板301上，以及所述第二芯片305通过黏着层固定配置在所述支撑结构308上。优选地，所述黏着层为导电胶或非导电胶黏着层。
优选地，该堆叠式封装结构还包括封装胶体，用于包覆所述至少一个第一芯片303、所述支撑结构308以及所述第二芯片305于所述基板301表面。
根据本实用新型的一种实施方式，如图3B所示，其中以一个第一芯片303为例来详细说明提供的堆叠式封装结构，所述基板301上配置有多个键合手指302，所述至少一个第一芯片303和所述第二芯片305表面的边缘（两侧或四周）上配置有多个金属焊垫306，优选地，第二芯片305表面的边缘（两侧或四周）上配置的多个金属焊垫306相对于基板301的投影应落在支撑结构308相对于基板301的投影区域内。其中，每个金属焊垫306通过引线键合与对应的键合手指302连接：在基板301上的对应于至少一个第一芯片303的多个键合手指302与至少一个第一芯片303表面的边缘上配置的多个金属焊垫306通过键合引线307（例如金属焊线）电连接；在基板301上的对应于第二芯片305的多个键合手指302与第二芯片305表面的边缘上配置的多个金属焊垫306通过键合引线307（例如金属焊线）电连接。
优选地，所述支撑结构308被固定于所述基板的对应于所述至少一个第一芯片303的多个键合手指302以外的区域，以避免第二芯片305可能对第一芯片303产生不利影响（例如连接短路等）或者第二芯片305键合引线角度变小等。其中，所述支撑结构308可以为任何适当地具有支撑作用的结构或元件。对于支撑结构308的选择和配置，本领域技术人员可以根据实际情况（例如基板尺寸、设计需求、以及投入资金等）进行适当地选择和布置。例如，该支撑结构308可以以垂直方向（如图3B所示）或水平方向平行地固定于基板301的对应于所述至少一个第一芯片306的多个键合手指302以外的区域，如图3B所示，固定于基板301的对应于所述至少一个第一芯片303的多个键合手指302以外的区域。其还可以以如图4所示的方式（即上述两种方式的结合）固定于该区域。
优选地，所述支撑结构308可以包括多个垫块，即其可以根据实际情况（例如芯片类型、资源成本等）配置任何适当数量的垫块。例如图3B所示的支撑结构308可以包括2个垫块，图4所示的支撑结构可以包括4个垫块，或者也可以包括3个垫块（未示出）。另外，所述垫块可以是任何适当的材质或形状（例如长方体、圆柱体、棱柱、球缺等）的垫块，例如，所述垫块可以为硅垫块。
实际上，本领域技术人员可以根据实际情况选择垫块的数量和材质，并且可以根据需要布置所选择的垫块，即垫块的布置具有多种分布形式。例如，如果选择长方体垫块，则可以按图3B和图4所示的方式布置垫块；如果选择圆柱体、棱柱、或球缺垫块，则可以将垫块布置在基板301的对应于所述至少一个第一芯片306的多个键合手指302以外的区域的对角点处，或者是该区域外的四周边缘上的任何适当的位置处（例如分布在任意两个边缘、三个边缘、或者四个边缘上，并且每个边缘上也可以布置一个或多个垫块），实际上长方体垫块也可以以与圆柱体垫块相同的方式布置，应当理解的是，本领域技术人员可以根据实际情况对垫块分布形式进行适当的选择和配置，上述实施方式是示例性但非局限性示例，本实用新型对此不进行限定。
此外，由于该支撑结构308的高度高于至少一个第一芯片303与基板301之间形成的键合引线线弧的最大高度，因此在第一芯片303上方的第二芯片305与第一芯片303之间互不影响，并且由于将较小尺寸的第一芯片303放置在较大尺寸的第二芯片305与支撑结构308构成的空腔中，使得多个芯片占用较少基板面积、封装体所占用的三维空间最小化（如图3B所示，第一芯片303以及对应于其的基板301的键合手指302所在区域皆在第二芯片305以及其金属焊垫306在基板301上的垂直投影区域中），缩短了键合引线长度，减少了键合引线、键合手指、金属焊垫等连接元件的配置数量，从而有利于封装体小型化，且降低了封装成本。
为了更为充分地说明本实用新型的思想，图4示出了根据本实用新型的另一种实施方式的堆叠式封装结构的平面图。如图4所示，在该实施方式中，示出了具有多个第一芯片的结构，如图4所示的第一芯片组404。该堆叠式封装结构包括：基板401；第一芯片组404，该第一芯片组404配置于所述基板401上，并通过引线键合方式电连接至所述基板401；支撑结构408，该支撑结构408配置于基板401上，并且该支撑结构408的高度高于所述第一芯片组404与所述基板401之间形成的键合引线线弧的最大高度；以及第二芯片405，该第二芯片405配置于所述支撑结构408上，并通过引线键合方式电连接至所述基板401，其中所述第二芯片405与所述支撑结构408形成桥状结构，以及所述第一芯片组404的全部或部分置于所述桥状结构所形成的空腔中。
优选地，第一芯片组404和支撑结构408通过黏着层固定配置在所述基板401上，以及所述第二芯片405通过黏着层固定配置在所述支撑结构408上。优选地，所述黏着层为导电胶或非导电胶黏着层。
优选地，该堆叠式封装结构还包括封装胶体，用于包覆第一芯片组404、支撑结构408以及第二芯片405于所述基板401表面。
其中，所述基板401上配置有多个键合手指402，第一芯片组404和所述第二芯片405表面的边缘（两侧或四周）上配置有多个金属焊垫406。优选地，第二芯片405表面的边缘（两侧或四周）上配置的多个金属焊垫406相对于基板401的投影应落在支撑结构408相对于基板401的投影区域内。其中，每个金属焊垫406以引线键合方式与对应的键合手指402连接：在基板401上的对应于第一芯片组404的多个键合手指402与第一芯片组404表面的边缘上配置的多个金属焊垫406通过键合引线407（例如金属焊线）电连接；在基板401上的对应于第二芯片405的多个键合手指402与第二芯片405表面的边缘上配置的多个金属焊垫406通过键合引线407（例如金属焊线）电连接。
优选地，所述支撑结构408被固定于所述基板401的对应于第一芯片组404的多个键合手指402以外的区域，对于支撑结构以及垫块的选择和配置与上述实施方式相似，在此不再赘述。
应当理解的是，本领域技术人员可以根据实际情况（例如基板尺寸、设计需求、以及投入资金等）来对第一芯片、第二芯片的数量（例如配置多个）进行合理的选择并适当地将它们布置在基板上，上述实施方式中的第一芯片、第二芯片的数量均是非局限性示例，本实用新型对此不进行限定。
本实用新型提供的一种堆叠式封装结构，通过配置于基板上的支撑结构（该支撑结构的高度高于至少一个第一芯片与基板之间形成的键合引线线弧的最大高度）将多个芯片（至少一个第一芯片以及第二芯片）在竖直方向上分隔的堆叠在基板上（即构成桥式堆叠），实现第二芯片与支撑结构构成桥状结构，且第一芯片全部或部分置于所述桥状结构空腔中使得多个芯片可以占用较少基板面积，并且在将芯片与基板接连接时也无需跨越其他芯片或转接板（如图1A和1B、图2A和2B所示的结构），因此缩短了键合引线的长度，减少了键合引线、键合手指、金属焊垫等连接元件的配置数量，从而有利于封装体小型化且降低了封装成本。
以上结合附图详细描述了本实用新型的优选实施方式，但是，本实用新型并不限于上述实施方式中的具体细节，在本实用新型的技术构思范围内，可以对本实用新型的技术方案进行多种简单变型，这些简单变型均属于本实用新型的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本实用新型对各种可能的组合方式不再另行说明。
此外，本实用新型的各种不同的实施方式之间也可以进行任意组合，只要其不违背本实用新型的思想，其同样应当视为本实用新型所公开的内容。
Claims (7)
1.一种堆叠式封装结构，其特征在于，该堆叠式封装结构包括：
基板；
至少一个第一芯片，该第一芯片配置于所述基板上，并通过引线键合方式电连接至所述基板；
支撑结构，该支撑结构配置于基板上，并且该支撑结构的高度高于所述至少一个第一芯片与所述基板之间形成的键合引线线弧的最大高度；以及
第二芯片，该第二芯片配置于所述支撑结构上，并通过引线键合方式电连接至所述基板，其中所述第二芯片与所述支撑结构形成桥状结构，以及所述第一芯片的全部或部分置于所述桥状结构所形成的空腔中。
2.根据权利要求1所述的堆叠式封装结构，其特征在于，该堆叠式封装结构还包括封装胶体，用于包覆所述至少一个第一芯片、所述支撑结构以及所述第二芯片于所述基板表面。
3.根据权利要求1所述的堆叠式封装结构，其特征在于，所述基板上配置有多个键合手指，所述至少一个第一芯片和所述第二芯片表面的边缘上配置有多个金属焊垫，每个金属焊垫以引线键合方式与对应的键合手指连接。
4.根据权利要求3所述的堆叠式封装结构，其特征在于，所述支撑结构被固定于所述基板的对应于所述至少一个第一芯片的多个键合手指以外的区域。
5.根据权利要求4所述的堆叠式封装结构，其特征在于，所述支撑结构包括多个垫块。
6.根据权利要求1所述的堆叠式封装结构，其特征在于，所述至少一个第一芯片和所述支撑结构通过黏着层固定配置在所述基板上，以及所述第二芯片通过黏着层固定配置在所述支撑结构上。
7.根据权利要求6所述的堆叠式封装结构，其特征在于，所述黏着层为导电胶或非导电胶黏着层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420084358.2U CN203774319U (zh) | 2014-02-26 | 2014-02-26 | 堆叠式封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420084358.2U CN203774319U (zh) | 2014-02-26 | 2014-02-26 | 堆叠式封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203774319U true CN203774319U (zh) | 2014-08-13 |
Family
ID=51291476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420084358.2U Expired - Lifetime CN203774319U (zh) | 2014-02-26 | 2014-02-26 | 堆叠式封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203774319U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010898A (zh) * | 2017-11-02 | 2018-05-08 | 上海玮舟微电子科技有限公司 | 一种芯片封装结构 |
| CN112563249A (zh) * | 2019-09-25 | 2021-03-26 | 江苏长电科技股份有限公司 | 集成封装结构 |
| WO2023245744A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法、存储器及其制备方法 |
-
2014
- 2014-02-26 CN CN201420084358.2U patent/CN203774319U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010898A (zh) * | 2017-11-02 | 2018-05-08 | 上海玮舟微电子科技有限公司 | 一种芯片封装结构 |
| CN112563249A (zh) * | 2019-09-25 | 2021-03-26 | 江苏长电科技股份有限公司 | 集成封装结构 |
| WO2023245744A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法、存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102576764B1 (ko) | 비대칭 칩 스택들을 가지는 반도체 패키지 | |
| US9177886B2 (en) | Semiconductor package including chip support and method of fabricating the same | |
| US10804209B2 (en) | Semiconductor packages including a supporting block supporting an upper chip stack | |
| US9418964B2 (en) | Chip package structure | |
| US8368198B2 (en) | Stacked package of semiconductor device | |
| WO2012107972A1 (ja) | 半導体装置 | |
| CN103545280B (zh) | 多芯片封装体 | |
| CN107768349A (zh) | 双面SiP三维封装结构 | |
| KR20170001238A (ko) | 계단형 기판을 포함하는 반도체 패키지 | |
| CN102646663B (zh) | 半导体封装件 | |
| CN107749411A (zh) | 双面SiP的三维封装结构 | |
| CN108022923A (zh) | 半导体封装 | |
| CN104600055A (zh) | 一种指纹识别传感器件 | |
| TWI768119B (zh) | 包含晶片堆疊的半導體封裝 | |
| CN103250246A (zh) | 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统 | |
| CN102693965B (zh) | 封装堆迭结构 | |
| CN203774319U (zh) | 堆叠式封装结构 | |
| TW201622092A (zh) | 包含複數個堆疊晶片之半導體封裝 | |
| TW201426948A (zh) | 多組件的晶片封裝結構 | |
| CN103943620A (zh) | 半导体封装件及其制法 | |
| KR101995891B1 (ko) | 스택 패키지 및 그 제조방법 | |
| KR20160047841A (ko) | 반도체 패키지 | |
| CN104051450B (zh) | 半导体封装 | |
| KR20140007641A (ko) | 반도체 패키지 및 이를 이용한 적층 반도체 패키지 | |
| CN208298821U (zh) | 堆叠封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140813 |