TW201622092A - 包含複數個堆疊晶片之半導體封裝 - Google Patents

包含複數個堆疊晶片之半導體封裝 Download PDF

Info

Publication number
TW201622092A
TW201622092A TW104111726A TW104111726A TW201622092A TW 201622092 A TW201622092 A TW 201622092A TW 104111726 A TW104111726 A TW 104111726A TW 104111726 A TW104111726 A TW 104111726A TW 201622092 A TW201622092 A TW 201622092A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor wafer
semiconductor
bonding
adjacent
Prior art date
Application number
TW104111726A
Other languages
English (en)
Other versions
TWI655737B (zh
Inventor
柳在雄
鄭鍾曙
鄭昭賢
申盛哲
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201622092A publication Critical patent/TW201622092A/zh
Application granted granted Critical
Publication of TWI655737B publication Critical patent/TWI655737B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝可包含一基板，其具有一第一表面以及一背向所述第一表面的第二表面、一穿過所述基板的一中心部分所界定的窗口、以及複數個第一接合指狀物、複數個第二接合指狀物、以及複數個配置在所述第二表面上的外部的電極；兩個或多個第一半導體晶片，其每個具有複數個相鄰所述第一半導體晶片的邊緣而被配置的第一接合墊，並且所述第一半導體晶片的每一個是在一露出所述第一接合墊的面朝下的類型的位置中個別地附接至所述基板的所述第一表面；以及一第二半導體晶片，其具有複數個被配置在所述第二半導體晶片的一中心部分的第二接合墊，並且在一透過所述窗口而露出所述第二接合墊的面朝下的類型的位置中被附接至所述第一半導體晶片的每一個。

Description

包含複數個堆疊晶片之半導體封裝
各種的實施例是大致有關於一種半導體封裝，並且更具體而言是有關於一種包含複數個堆疊的晶片的多晶片的封裝。
相關申請案的交互參照
本申請案是根據第35號美國法典第119條(a)項主張2014年12月15日在韓國智慧財產局申請的韓國專利申請案號10-2014-0179994的優先權，所述韓國專利申請案是以其整體被納入在此作為參考。
隨著電子產品的尺寸逐漸縮小而且高度功能化，具有更高容量的半導體晶片是滿足所要的功能所需的。因此，有必要在一小尺寸的產品上安裝增大數量的半導體晶片。
由於用在製造具有更高容量的半導體晶片、或是在一有限的空間內安裝增大數量的半導體晶片的技術有所限制，因此一項最近的趨勢是針對於在單一封裝內嵌入增大數量的半導體晶片。
此外，各種用於在即使一或多個半導體晶片被嵌入，也不增加一封裝的整體厚度下改善電性特徵的技術是正被開發的。
在一實施例中，一種半導體封裝可包含一基板，其具有一第一表面以及一背向所述第一表面的第二表面、一穿過所述基板的一中心部分所界定的窗口(window)、以及複數個第一接合指狀物(fingers)、複數個第二接合指狀物、以及複數個配置在所述第二表面上的外部的電極。所述半導體封裝可包含兩個或多個第一半導體晶片，其分別具有複數個相鄰所述第一半導體晶片的邊緣而被配置的第一接合墊，並且所述第一半導體晶片的每一個是在一露出所述第一接合墊的面朝下的類型的位置中個別地附接至所述基板的所述第一表面。所述半導體封裝可包含一第二半導體晶片，其具有複數個被配置在所述第二半導體晶片的一中心部分的第二接合墊，並且在一透過所述窗口而露出所述第二接合墊的面朝下的類型的位置中被附接至所述第一半導體晶片的每一個。
在一實施例中，一種包含一半導體封裝的電子系統可包含耦接至一匯流排的一控制器、一介面、一輸入/輸出單元以及一記憶體裝置，所述控制器以及記憶體裝置包含一半導體封裝。所述半導體封裝可包含一基板，其具有一第一表面以及一背向所述第一表面的第二表面、一穿過所述基板的一中心部分所界定的窗口、以及複數個第一接合指狀物、複數個第二接合指狀物、以及複數個配置在所述第二表面上的外部的電極。所述半導體封裝可包含第一半導體晶片，其具有複數個相鄰所述第一半導體晶片的邊緣而被配置的第一接合墊，並且所述第一半導體晶片的每一個是在一露出所述第一接合墊的面朝下的類型的位置中個別地附接至所述基板的所述第一表面。所述半導體封裝可包含一第二半導體晶片，其具有複數個被配置在所述第二半導體晶片的一中心部分的第二接合墊，並且在一透過 所述窗口而露出所述第二接合墊的面朝下的類型的位置中被附接至所述第一半導體晶片的每一個。
在一實施例中，一種包含一半導體封裝的記憶卡，其可包括一包含所述半導體封裝的記憶體以及一用於控制所述記憶體的記憶體控制器。所述半導體封裝可包含一基板，其具有一第一表面以及一背向所述第一表面的第二表面、一穿過所述基板的一中心部分所界定的窗口、以及複數個第一接合指狀物、複數個第二接合指狀物、以及複數個配置在所述第二表面上的外部的電極。所述半導體封裝可包含第一半導體晶片，其具有複數個相鄰所述第一半導體晶片的邊緣而被配置的第一接合墊，並且所述第一半導體晶片的每一個是在一露出所述第一接合墊的面朝下的類型的位置中個別地附接至所述基板的所述第一表面。所述半導體封裝可包含一第二半導體晶片，其具有複數個被配置在所述第二半導體晶片的一中心部分的第二接合墊，並且在一透過所述窗口而露出所述第二接合墊的面朝下的類型的位置中被附接至所述第一半導體晶片的每一個。
10‧‧‧基板
10a‧‧‧第一表面
10b‧‧‧第二表面
10c‧‧‧側表面
12a‧‧‧第一接合指狀物
12b‧‧‧第二接合指狀物
12c‧‧‧第三接合指狀物
12d‧‧‧第四接合指狀物
14‧‧‧外部的電極
20‧‧‧第一半導體晶片
20a‧‧‧上表面
20b‧‧‧下表面
20c‧‧‧外側表面
22‧‧‧第一接合墊
30‧‧‧第二半導體晶片
30a‧‧‧上表面
30b‧‧‧下表面
30c‧‧‧側表面
32‧‧‧第二接合墊
40‧‧‧第三半導體晶片
40a‧‧‧上表面
40c‧‧‧外側表面
42‧‧‧第三接合墊
50‧‧‧第四半導體晶片
50b‧‧‧下表面
52‧‧‧第四接合墊
60‧‧‧黏著構件
72‧‧‧第一連接構件
74‧‧‧第二連接構件
76‧‧‧第三連接構件
78‧‧‧第四連接構件
80‧‧‧囊封構件
90‧‧‧連接端子
100‧‧‧半導體封裝
200‧‧‧半導體封裝
300‧‧‧半導體封裝
400‧‧‧半導體封裝
500‧‧‧半導體封裝
600‧‧‧半導體封裝
1000‧‧‧電子系統
1100‧‧‧控制器
1200‧‧‧輸入/輸出單元
1300‧‧‧記憶體裝置
1400‧‧‧介面
1550‧‧‧匯流排
2000‧‧‧記憶卡
2100‧‧‧記憶體
2200‧‧‧記憶體控制器
2300‧‧‧主機
W‧‧‧窗口
X‧‧‧第一方向
Y‧‧‧第二方向
圖1是描繪根據一實施例的一種半導體封裝的一個例子的一表示的仰視圖。
圖2是描繪在一囊封構件被移除下的圖1的半導體封裝的仰視圖。
圖3是沿著圖1的線A-A'所取的橫截面圖。
圖4是沿著圖1的線B-B'所取的橫截面圖。
圖5及6是描繪根據一實施例的一種半導體封裝的一個例子的一表示 的橫截面圖。
圖7是描繪根據一實施例的在一囊封構件被移除下的一種半導體封裝的一個例子的一表示的仰視圖。
圖8是沿著圖7的線C-C'所取的橫截面圖。
圖9是描繪根據一實施例的一種半導體封裝的一個例子的一表示的橫截面圖。
圖10是描繪根據一實施例的在一囊封構件被移除下的一種半導體封裝的一個例子的一表示的仰視圖。
圖11是沿著圖10的線D-D'所取的橫截面圖。
圖12是沿著圖10的線E-E'所取的橫截面圖。
圖13及14是描繪根據一實施例的一種半導體封裝的一個例子的一表示的橫截面圖。
圖15是描繪一種根據所述各種實施例的每一個的半導體封裝可被應用到的電子系統的一個例子的一表示的方塊圖。
圖16是描繪一種包含根據所述各種實施例的每一個的半導體封裝的記憶卡的一個例子的一表示的方塊圖。
在以下，一種包含複數個堆疊的晶片的半導體封裝將會在以下參考所附的圖式，透過實施例的各種例子來加以描述。
各種的實施例可以是針對於一種即使複數個半導體晶片被嵌入，也能夠實現一薄的封裝的半導體封裝。
各種的實施例可以是針對於一種半導體封裝，其包含透過一 基板的結構的修改而改善的電性特徵。
各種的實施例可以是針對於一種半導體封裝，其被配置以用於即使是在多個線或互連線的使用下，由於干擾的避免因而抑制短路的發生。
參照圖1至4，根據一實施例的一種半導體封裝100可以分別包含一基板10、第一及第二半導體晶片20及30。所述半導體封裝100可以分別包含第一及第二連接構件72及74。根據一實施例的半導體封裝100可以進一步包含黏著構件60、一囊封構件80、以及連接端子90。
所述基板10例如可以是一印刷電路板。所述基板10可以具有一實質四邊形板的形狀。所述基板10具有一第一表面10a以及一背向所述第一表面10a的第二表面10b。所述基板10可包含一透過其(亦即所述基板10)中心部分所界定的窗口W。所述基板10可包含複數個第一接合指狀物12a、複數個第二接合指狀物12b、以及複數個外部的電極14。所述第一接合指狀物12a、複數個第二接合指狀物12b、以及複數個外部的電極14可被配置在所述第二表面10b上。
所述窗口W可以穿透基板10的中心部分來加以界定。當從底部觀之時，此種窗口W可被界定為具有一延伸在一第二方向Y上的實質矩形截面的形狀，並且在其兩個末端處可以是圓形的。所述窗口W可以具有一露出所有的第二接合墊32的尺寸。所述接合墊32可被配置在第二半導體晶片30的中心部分上。
所述第一接合指狀物12a可以在一第一方向X上且相鄰所述基板10的兩個邊緣來加以配置，並且所述第二接合指狀物12b可以在垂直 或實質垂直於所述第一方向X的第二方向Y上且相鄰基板10的界定所述窗口W的邊緣部分來加以配置。所述第一接合指狀物12a以及第二接合指狀物12b可以不被配置在所述第一方向X上的相鄰所述窗口W的部分。儘管在一實施例中，所述第一方向是被描述為所述X方向，並且所述第二方向是被描述為所述Y方向，但將注意到的是，當情況要求時，所述X方向以及Y方向可以彼此顛倒過來。
所述外部的電極14可以當作為用於連接至外部電路的連接端子90(例如焊料球)將要附接到的部分。所述外部的電極14可被形成為具有墊形狀。所述外部的電極14可被配置在基板10的第二表面10b上的除了其在所述第一方向X上的外側末端之外的由所述第一及第二接合指狀物12a及12b所圍繞的部分。
藉由被形成在所述基板10的第二表面10b上的線路、或是被形成在所述基板10中的內部的線，所述第一接合指狀物12a以及外部的電極14可以彼此電連接，並且所述第二接合指狀物12b以及外部的電極14可以彼此電連接。在一實施例中，第一接合指狀物12a以及第二接合指狀物12b亦可以藉由線路或是內部的線來彼此電連接。
所述第一半導體晶片20的每一個可以具有一四邊形板的形狀，其具有一上表面20a以及一背向所述上表面20a的下表面20b。所述第一半導體晶片20的每一個可以是一種邊緣墊類型的晶片，其中複數個第一接合墊22是被配置在所述第一方向X上且相鄰所述上表面20a的邊緣。兩個此種第一半導體晶片20是被附接至所述基板10的第一表面10a，使得它們分別被設置在所述窗口W在第一方向X上的兩側上。所述第一半導體晶 片20可加以附接，使得當在所述第二方向Y上觀之時，所述第一半導體晶片20的外側表面20c是與所述基板10的對應的側表面10c齊平或是實質齊平的。
所述兩個第一半導體晶片20可以用一種面朝下的類型，以其上表面20a面對所述基板10的第一表面10a，並且所述第一接合墊22被配置所相鄰的其邊緣是在所述第二方向Y上從基板10突出的此種方式，而在所述窗口W的兩側上被附接至所述基板10的第一表面10a。在一實施例中，所述兩個第一半導體晶片20可以在一朝向所述第一表面10a的面向下的位置中被附接至所述基板10的第一表面10a。所述兩個第一半導體晶片20可以用第一半導體晶片20的上表面20a面對所述基板10的第一表面10a的此種方式，而位在所述窗口W的兩側上。所述第一半導體晶片20的相鄰第一接合墊22的配置的邊緣是在所述第二方向Y上從所述基板10的周邊突出(亦即，參見圖4)。於是，所述第一半導體晶片20的每一個在所述第二方向Y上具有一寬度大於所述基板10的寬度(亦即，參見圖4)，並且在所述第一方向X上具有一長度短於從所述基板10的側表面10c量測到所述窗口W的長度(亦即，參見圖3)。
每個此種第一半導體晶片20可以是一記憶體晶片，並且其中可包含內部的電路(未繪出)，所述內部的電路是被形成以和複數個第一接合墊22電連接。
所述第二半導體晶片30可以具有一四邊形板的形狀，其具有一上表面30a以及一背向所述上表面30a的下表面30b。所述第二半導體晶片可以是一種中心墊類型的晶片，其包含在所述上表面30a的中心部分被 配置成一線或兩線(例如是兩線)的複數個第二接合墊32(亦即，參見圖2)。在一實施例中，所述第二半導體晶片30可以是和第一半導體晶片20相同方式的一記憶體晶片，並且其中可包含內部的電路(未繪出)，所述內部的電路是被形成和複數個第二接合墊32電連接。在一實施例中，所述第二半導體晶片30可以是一邏輯晶片。所述第二半導體晶片30可以是以一種面朝下的類型，在所述窗口W之上而被附接至第一半導體晶片20，使得其上表面30a是面對所述第一半導體晶片20的下表面20b並且其第二接合墊32是透過所述基板10的窗口W而被露出。在一實施例中，所述第二半導體晶片30可以是在一面向下的位置中，在所述窗口W之上而被附接至所述第一半導體晶片20，藉此所述上表面30a是面朝向所述第一半導體晶片20的下表面20b。所述第二半導體晶片30的第二接合墊32可透過所述基板10的窗口W而被露出(亦即，參見圖2及3)。在一實施例中，所述第二半導體晶片30可以在第一方向X上具有一比所述第一半導體晶片20長的長度，並且在第二方向Y上具有一大於所述基板10、但是小於所述第一半導體晶片20的寬度。
所述黏著構件60可包含黏著帶或是黏著膏。所述黏著構件60可被插置在基板10的第一表面10a與第一半導體晶片20的上表面20a之間。所述黏著構件60可被插置在第一半導體晶片20的下表面20b與第二半導體晶片30的上表面30a之間。
所述第一連接構件72是被形成以電連接所述基板10的第一接合指狀物12a以及所述第一半導體晶片20的相鄰基板10的第一接合指狀物12a所配置的第一接合墊22。所述第一連接構件72可以是由一種金屬的 材料所形成的導線，其例如是(但不限於)金、銀或是銅。
所述第二連接構件74是被形成以電連接所述第二半導體晶片30的透過基板10的窗口W而被露出的第二接合墊32以及所述基板10的相鄰所述第二半導體晶片30的第二接合墊32所配置的第二接合指狀物12b。所述第二連接構件74可以是由一種金屬的材料所形成的導線，其例如是(但不限於)金、銀或是銅。
所述囊封構件80可被形成以保護所述第一及第二半導體晶片20及30以及所述第一及第二連接構件72及74。在一實施例中，所述囊封構件80可被形成在基板10的第一表面10a上，以覆蓋所述第二半導體晶片30的下表面30b以及側表面30c。在一實施例中，所述囊封構件80可以用覆蓋第一半導體晶片20的包含所述第一接合墊22的邊緣部分以及基板10的包含所述第一接合指狀物12a的邊緣部分的此種方式，而被形成在所述第一方向X上，以覆蓋所述第一接合指狀物12a、第一接合墊22、以及被形成以將所述第一接合指狀物12a以及第一接合墊22彼此電連接的第一連接構件72。在一實施例中，所述囊封構件80可被形成在窗口W中並且在基板10的第二表面10b的在所述窗口W周圍的部分上，以覆蓋所述第二接合指狀物12b、第二接合墊32、以及被形成以電連接所述第二接合指狀物12b以及第二接合墊32的第二連接構件74，並且填入所述窗口W。所述囊封構件80可包含例如但不限於一種環氧樹脂模製化合物。
所述連接端子90可被設置以用於安裝根據各種實施例的半導體封裝100至一外部的電路，並且分別可被附接至配置在所述基板10的第二表面10b上的外部的電極14。此種連接端子90例如可以是(但不限於) 焊料球。在一實施例中，所述連接端子90例如可以是(但不限於)導電膏、導電圖案以及導電接腳中的任一個或是組合。
在一實施例中，所述囊封構件80可被形成在所述第二方向Y上，以覆蓋包含所述基板10的側表面10c以及所述第一半導體晶片20的側表面20c的邊緣部分。在一實施例中，所述囊封構件80可被形成在所述第二方向Y上，以露出所述基板10的側表面10c及/或所述第一半導體晶片20的側表面20c。
參照圖5及6，在根據一實施例的一種半導體封裝200中，所述囊封構件80可被形成為不覆蓋所述第二半導體晶片30的下表面30b，但是覆蓋所述第二半導體晶片30的側表面30c，並且可以在所述第一方向X上，用不覆蓋所述第一半導體晶片20的側表面20c的此種方式而被形成在所述第一半導體晶片20的上表面20a及下表面20b的邊緣部分上。根據一實施例的半導體封裝200，由於所述第二半導體晶片30的下表面30b從所述囊封構件80被露出的實際狀況，因此從所述第一半導體晶片20以及第二半導體晶片30所產生的熱可以快速地被耗散到外部。
在根據上述實施例的半導體封裝100中，所述基板10可以具有一種其中第一及第二接合指狀物12a及12b以及外部的電極14都被配置在相同的表面(亦即所述第二表面10b)上的結構。在一其中所述接合指狀物12a及12b與外部的電極14以此種方式而被設置在相同的表面上的實施例中，尤其是在一其中用於信號交換的線是被設置在單一層上的實施例中，由於並不需要例如是用於在一種多層的結構中的信號傳輸的貫孔的路徑，因此信號傳輸路徑可被縮短，而且改善的信號傳輸特徵可加以達成。
由於就所述基板10的第一表面10a之上的線的形狀而論的空間的限制並不存在，因此即使所述複數個半導體晶片20及30是被堆疊的，根據所述實施例的半導體封裝100(亦即，半導體封裝200)亦可被實現為一薄的封裝。
由於在所述堆疊的半導體晶片20及30以及所述基板10之間的例如是導線的連接構件72及74之間的干擾被降低，因此短路問題可以不發生在根據所述實施例的半導體封裝100(亦即，半導體封裝200)中。
參照圖7及8，根據一實施例的一種半導體封裝300可包含一基板10。所述半導體封裝300可以分別包含第一及第二半導體晶片20及30。所述半導體封裝300可以分別包含第一及第二連接構件72及74。根據一實施例的半導體封裝300可以進一步包含黏著構件60、一囊封構件80、以及連接端子90。
所述基板10例如可以是一具有一四邊形板的形狀的印刷電路板。所述基板10具有一第一表面(亦即，圖5的第一表面10a)以及一背向所述第一表面的第二表面(亦即，圖5的第二表面10b)，並且包含一穿過所述基板10的中心部分所界定的窗口W。所述基板10可包含被配置在基板10的第二表面上的複數個第一接合指狀物12a、複數個第二接合指狀物12b、以及複數個外部的電極14。
所述窗口W是穿過所述基板10的中心部分來加以界定的，使得所述窗口W延伸在一第二方向Y上，並且當從底部觀之時，所述第二半導體晶片30的所有第二接合墊32都透過所述窗口W而被露出。所述第一接合指狀物12a可被配置在一第一方向X上且相鄰所述基板10的兩個邊 緣，並且所述第二接合指狀物12b可被配置在實質垂直於所述第一方向X的第二方向Y上且相鄰所述基板10的界定窗口W的邊緣部分。所述外部的電極14可以當作為例如是焊料球的連接端子90將被附接到的部分，並且可被配置在所述基板10的第二表面上的除了在所述第一方向X上的其外側末端之外的由所述第一及第二接合指狀物12a及12b所圍繞的部分。
所述第一接合指狀物12a以及外部的電極14可以彼此電連接。所述第二接合指狀物12b以及外部的電極14可以彼此電連接。在一實施例中，所述第一接合指狀物12a以及第二接合指狀物12b亦可以彼此電連接。
所述第一半導體晶片20的每一個具有一種其中複數個第一接合墊22是被配置在所述第一方向X上且相鄰所述第一半導體晶片的一外側邊緣的結構。所述第一半導體晶片20可被配置成使得兩個第一半導體晶片20是以彼此分開的此種方式在所述窗口W的每個側邊上被設置在所述基板10的第一表面上，並且使得所述第一半導體晶片20的第一接合墊22被配置所相鄰的外側邊緣從所述基板10的邊緣突出。
所述第一半導體晶片20的每一個並不具有一種其中所述第一接合墊22被配置在所述第一方向X上且相鄰所述第一半導體晶片20的兩個邊緣的結構，而是一種其中所述第一接合墊22被配置在所述第一方向X上並且只相鄰所述第一半導體晶片20的一外側邊緣的結構。當以其整體觀之時，四個第一半導體晶片20是在所述窗口W的兩側上的一面朝下的類型位置中被附接至所述基板10的第一表面，使得兩個第一半導體晶片20是用彼此分開的此種方式而被配置在所述窗口W的每個側邊上，並且使得 所述第一半導體晶片20的第一接合墊22被配置所相鄰的外側邊緣在所述第二方向Y上從基板10突出。所述四個第一半導體晶片20可加以附接成使得當在所述第二方向Y上觀之時，所述第一半導體晶片20的外側表面是與基板10的對應的側表面齊平的。所述第一半導體晶片20可以是記憶體晶片。
所述第二半導體晶片30可以具有一四邊形板的形狀，其具有一上表面以及一背向所述上表面(亦即，圖5的上表面30a)的下表面(亦即，圖5的下表面30b)，並且可以是一種中心墊類型的晶片，其中複數個第二接合墊32是在所述上表面的中心部分被配置成一線或兩線(例如是兩線)。所述第二半導體晶片30可於其中包含內部的電路(未繪出)，所述內部的電路是被形成以和複數個第二接合墊32電連接。所述第二半導體晶片30可以是一記憶體晶片或是一邏輯晶片。所述第二半導體晶片30可以在一面向下的位置、或是面朝下的類型的位置中，藉由所述黏著構件60的媒介而被附接至所述四個第一半導體晶片20，使得其第二接合墊32是透過所述基板10的窗口W而被露出。
所述黏著構件60可包含例如但不限於黏著帶或是黏著膏。所述黏著構件60可被插置在所述基板10的第一表面以及所述第一半導體晶片20的上表面之間。所述黏著構件60可被插置在所述第一半導體晶片20的下表面以及所述第二半導體晶片30的上表面之間。
所述第一連接構件72可以是導線，並且可被形成以電連接所述基板10的第一接合指狀物12a以及所述第一半導體晶片20的相鄰基板10的第一接合指狀物12a所配置的第一接合墊22。
所述第二連接構件74可以是導線，並且可被形成以透過所 述基板10的窗口W來電連接所述第二半導體晶片30的第二接合墊32以及所述基板10的第二接合指狀物12b。
所述囊封構件80可包含例如但不限於一種環氧樹脂模製化合物，並且可被形成在所述基板10的第一表面上，以覆蓋所述第二半導體晶片30的下表面及側表面。所述囊封構件80可被形成在第一方向X上，以覆蓋所述第一半導體晶片20的包含第一接合墊22的兩個邊緣部分以及所述基板10的包含第一接合指狀物12a的兩個邊緣部分，以覆蓋所述第一連接構件72。在一實施例中，所述囊封構件80可被形成在窗口W中並且在基板10的第二表面的在所述窗口W周圍的部分上，以覆蓋所述第二連接構件74。
儘管在各種的實施例中，所述囊封構件80是被形成在第二方向Y上以覆蓋所述基板10以及第一半導體晶片20的包含側表面的邊緣部分，但將注意到不同於此的是(儘管未被描繪)，所述囊封構件80可被形成在第二方向Y上而不覆蓋所述基板10以及第一半導體晶片20的側表面。
參照圖9，在根據一實施例的一種半導體封裝400中，所述囊封構件80可被形成為不覆蓋第二半導體晶片30的下表面30b，但是覆蓋所述第二半導體晶片30的側表面30c。所述囊封構件80可被形成在第一方向X上而不覆蓋所述第一半導體晶片20的外側表面20c，但是覆蓋所述第一半導體晶片20的上表面20a及下表面20b的邊緣部分。
所述連接端子90可以是焊料球，並且可以分別被附接至所述外部的電極14。所述外部的電極14可被配置在所述基板10的第二表面10b上。在一實施例中，所述連接端子90可以是例如但不限於導電膏、導 電圖案以及導電接腳中的任一者。
參照圖10至12，根據一實施例的一種半導體封裝500可分別包含一基板10、以及第一至第四半導體晶片20、30、40及50。所述半導體封裝500可分別包含第一至第四連接構件72、74、76及78。根據一實施例的半導體封裝500可以進一步包含黏著構件60、一囊封構件80、以及連接端子90。
所述基板10可被提供為具有一四邊形板的形狀，其具有一第一表面(亦即，圖5的10a)以及一背向所述第一表面的第二表面(亦即，圖5的10b)。所述基板10可分別包含複數個第一至第四接合指狀物12a、12b、12c及12d。所述基板10可包含被配置在所述基板10的第二表面上的複數個外部的電極14。
所述第一接合指狀物12a是在所述基板10的第二表面上，被配置在一第一方向X上且相鄰所述基板10的兩個邊緣。所述第二接合指狀物12b是在所述基板10的第二表面上，被配置在一第二方向Y上且相鄰一窗口W。所述第三接合指狀物12c是在所述基板10的第二表面上，被配置在所述第二方向Y上且相鄰所述基板10的兩個邊緣。所述第四接合指狀物12d是在所述基板10的第二表面上，被配置在所述第一方向X上並且在相鄰所述窗口W而且未配置所述第一及第二接合指狀物12a及12b的部分，換言之，在相鄰所述窗口W的在所述第二方向Y上的兩個末端的部分。在一實施例中，所述第四接合指狀物12d是在如同圖10中所繪的基板10的第二表面上，在所述第一方向X上而且在相鄰所述窗口W的在所述第二方向Y上的兩個末端的部分並且在所述第一方向X上的第一接合指狀物12a 之間的一連續的空間內來加以配置。所述外部的電極14是在基板10的第二表面上，被配置在由所述第一接合指狀物12a、第二接合指狀物12b以及第三接合指狀物12c所圍繞的部分。
所述第一半導體晶片20的每一個可以是一種邊緣墊類型的晶片，其中複數個第一接合墊22是在所述第一方向X上且相鄰其上表面的邊緣來加以配置，並且所述第一半導體晶片20是在一面朝下的類型的位置中被附接至所述基板10的第一表面，其中所述黏著構件60是被插置在所述第一半導體晶片20與基板10之間，使得第一接合墊22被配置所相鄰的第一半導體晶片20的邊緣是在所述第二方向Y上從基板10的周邊突出。用和在圖1至3中所描繪的實施例相同的方式，所述第一半導體晶片20可以具有一種其中複數個第一接合墊22是在所述第一方向X上相鄰所述第一半導體晶片20的兩個邊緣而被配置的結構。在一實施例中，儘管未被描繪，用和在圖7及8中所描繪的實施例相同的方式，所述第一半導體晶片20可以具有一種其中所述複數個第一接合墊22是只有相鄰所述第一半導體晶片20的每一個的一外側邊緣而被配置的結構。
所述第二半導體晶片30可以是一種中心墊類型的晶片，其中複數個第二接合墊32是被配置在所述第二半導體晶片30的上表面(亦即，圖5的30a)的中心部分，並且在一面朝下的類型的位置中被附接至所述第一半導體晶片20，其中所述黏著構件60是被插置在所述第二半導體晶片30以及第一半導體晶片20之間，使得所述第二接合墊32透過基板10的窗口W而被露出。
所述第三半導體晶片40的每一個可包含被配置在所述第二 方向Y上且相鄰所述第三半導體晶片40的外側邊緣的複數個第三接合墊42。例如，所述第三接合墊42可以在所述第三半導體晶片40的上表面40a上，被配置在所述第二方向Y上且相鄰所述第三半導體晶片40的一外側邊緣。兩個第三半導體晶片40是在一面朝下的類型的位置中被附接至所述第二半導體晶片30，其中所述黏著構件60是被插置在所述第三半導體晶片40以及第二半導體晶片30之間，使得所述第三接合墊42被配置所相鄰的第三半導體晶片40的一外側邊緣是在所述第一方向X上從基板10的周邊的兩個末端突出，其中所述兩個第三半導體晶片40是彼此分開的。例如，所述第三半導體晶片40可以在第一方向X上具有一比所述第一半導體晶片20長的長度、以及在第二方向Y上具有一小於所述第一半導體晶片20的寬度。所述第三半導體晶片40可以是記憶體晶片。
在一實施例中，儘管未被描繪，一第三半導體晶片40可以具有一種其中複數個第三接合墊42是在所述第二方向Y上相鄰所述第三半導體晶片40的兩個邊緣來加以配置，並且此種第三半導體晶片40可被附接至所述第二半導體晶片30，使得所述第三接合墊42被配置所相鄰的第三半導體晶片40的兩個邊緣是在所述第一方向X上從基板10的周邊的兩個末端突出的結構。於是，所述第三半導體晶片40可以在第一方向X上具有一比所述基板10長的長度、以及在第二方向Y上具有一小於所述第一半導體晶片20的寬度。在此例子中，將瞭解到的是只有一個第三半導體晶片40被附接至所述第二半導體晶片30。
所述第四半導體晶片50可以是一種邊緣墊類型的晶片，其中複數個第四接合墊52是被配置在所述第一方向X上且相鄰所述第四半導 體晶片50的邊緣。此種第四半導體晶片50可以在一面朝下的類型的位置中而被附接至所述第三半導體晶片40，其中所述黏著構件60是被插置在所述第四半導體晶片50以及第三半導體晶片40之間，使得所述第四接合墊52被配置所相鄰的第四半導體晶片50的邊緣是在所述第二方向Y上突出。例如，所述第四半導體晶片50可以在第二方向Y上具有一寬度為大於所述第二半導體晶片30的寬度，並且所述第四半導體晶片50在第一方向X上的長度是不受限制的。所述第四半導體晶片50的第四接合墊52可被配置在相鄰所述基板10的第四接合指狀物12d的部分，換言之，其可被設置在所述第三半導體晶片40之間的空間內。所述第四半導體晶片50可以是一記憶體晶片。
所述第一連接構件72可被形成以電連接所述基板10的被配置在第一方向X上且相鄰所述基板10的邊緣的第一接合指狀物12a、以及所述第一半導體晶片20的相鄰基板10的第一接合指狀物12a所配置的第一接合墊22。所述第二連接構件74可被形成以電連接所述基板10的被配置在所述第二方向Y上且相鄰所述基板10的窗口W的第二接合指狀物12b、以及所述第二半導體晶片30的透過所述窗口W而被露出的第二接合墊32。
所述第三連接構件76可被形成以電連接所述基板10的被配置在所述第二方向Y上且相鄰所述基板10的邊緣的第三接合指狀物12c、以及所述第三半導體晶片40的相鄰基板10的第三接合指狀物12c而被配置的第三接合墊42。所述第四連接構件78可被形成以電連接所述基板10的被配置在所述第一方向X上且相鄰所述基板10的窗口W的兩個末端的第四接合指狀物12d、以及所述第四半導體晶片50的相鄰基板10的第四接合 指狀物12d而被配置的第四接合墊52。
在根據一實施例的半導體封裝500中，所述第一至第四連接構件72、74、76及78可包含由一種例如但不限於金、銀或銅的金屬的材料所形成的導線。由於此種第一至第四連接構件72、74、76及78被形成在不同的位置處並且因此干擾被降低，因而短路問題可以不發生在根據所述各種實施例的半導體封裝500中的第一至第四連接構件72、74、76及78之間。
所述黏著構件60可包含例如但不限於黏著膏或是黏著帶，並且可被插置在所述基板10的第一表面與第一半導體晶片20之間、在所述第一半導體晶片20與第二半導體晶片30之間、在所述第二半導體晶片30與第三半導體晶片40之間、以及在所述第三半導體晶片40與第四半導體晶片50之間。
所述囊封構件80可被形成在所述基板10的第一表面上，以覆蓋所述第一至第四半導體晶片20、30、40及50。所述囊封構件80可被形成以覆蓋第一至第四半導體晶片20、30、40及50的側表面及下表面、所述第一、第三及第四連接構件72、76及78、以及所述基板10的側表面以及第二表面的邊緣部分。所述囊封構件80可被形成在所述窗口W中以及在所述基板10的第二表面的在所述窗口W周圍的部分上，以覆蓋所述第二連接構件74並且填入所述窗口W。
所述連接端子90可以是焊料球，並且分別可被附接至配置在所述基板10的第二表面上的外部的電極14。在一實施例中，所述連接端子90可以例如是但不限於導電膏、導電圖案以及導電接腳中的任一者。
在根據所述各種實施例的半導體封裝500中，藉由配置所述 第一至第三半導體晶片20、30及40為記憶體晶片並且配置所述第四半導體晶片50為一邏輯晶片，實現一SIP(系統級封裝)可以是可行的。
圖13及14包含和相關圖10-12所論述者類似的元件，然而，在根據一實施例的半導體封裝600中，所述囊封構件80可被形成為當在所述第二方向Y上觀之時，並不覆蓋所述第三半導體晶片40的外側表面40c。所述囊封構件80可被形成為不覆蓋所述第四半導體晶片50的下表面50b。所述囊封構件80亦可被形成為當在所述第一方向X上觀之時，並不覆蓋所述第三半導體晶片40的外側表面。在根據一實施例的半導體封裝600中，由於從所述第三及第四半導體晶片40及50所產生的熱可被耗散到外部，因此熱效能可加以改善。
根據上述的各種實施例的半導體封裝可被應用至各種類型的半導體裝置以及具有其的封裝模組。
參照圖15，根據各種實施例的每一個的半導體封裝所應用到的一種電子系統1000可包含一控制器1100、一輸入/輸出單元1200、以及一記憶體裝置1300。所述控制器1100、輸入/輸出單元1200以及記憶體裝置1300可以透過一提供資料移動路徑的匯流排1550來彼此電耦接。
例如，所述控制器1100可包含一微處理器、一數位信號處理器、一微控制器、以及能夠執行類似這些構件的功能的邏輯裝置中的至少任一個。所述控制器1100以及記憶體裝置1300可包含根據所述各種實施例的半導體封裝。所述輸入/輸出單元1200可包含至少一個從一小型鍵盤、一鍵盤、一顯示裝置、等等中所選出者。
所述記憶體裝置1300可以儲存待被所述控制器1100執行的 資料及/或命令。所述記憶體裝置1300可包含一例如是DRAM的易失性(volatile)記憶體裝置及/或一例如是快閃記憶體的非揮發性記憶體裝置。例如，一快閃記憶體可被安裝到一種例如是行動終端及桌上型電腦的資訊處理系統。此種快閃記憶體可藉由一SSD(固態硬碟)來加以配置。在此例中，所述電子系統1000可以在一快閃記憶體系統中穩定地儲存大量的資料。
此種電子系統1000可以進一步包含一用於發送資料至一通訊網路或是從一通訊網路接收資料的介面1400。所述介面1400可以是一有線或是無線的類型。例如，所述介面1400可包含一天線、或是一有線/無線的收發器。
同時，儘管未被展示，所述電子系統1000可以進一步包含一應用晶片組、一相機影像處理器(CIP)、一輸入/輸出裝置、等等。
所述電子系統1000可被實現為一行動系統、一個人電腦、一工業用途的電腦、或是一執行各種功能的邏輯系統。例如，所述行動系統可以是在一個人數位助理(PDA)、一可攜式電腦、一網路平板電腦、一行動電話、一智慧型手機、一無線電話、一膝上型電腦、一記憶卡、一數位音樂系統、以及一資訊發送/接收系統中的任一者。
在其中所述電子系統1000是能夠執行無線通訊的設備的例子中，所述電子系統1000可被用在一種通訊系統中，例如是CDMA(分碼多重存取)、GSM(全球行動通訊系統)、NADC(北美數位行動電話)、E-TDMA(增強型分時多重存取)、WCDMA(寬頻分碼多重存取)、CDMA2000、LTE(長期演進系統)以及Wibro(無線寬頻網際網路)。
參照圖16，一種記憶卡2000可包含根據所述各種實施例的 每一個的半導體封裝，其可包含一記憶體2100以及一記憶體控制器2200。所述記憶體控制器2200可包括例如但是不限於一非揮發性記憶體裝置。所述記憶體2100以及記憶體控制器2200可以儲存資料、或是讀取所儲存的資料。
所述記憶體2100可包含在根據所述實施例的半導體封裝所應用到的非揮發性記憶體裝置中的至少任一者，並且所述記憶體控制器2200可以響應於來自一主機2300的一讀取/寫入請求，來控制所述記憶體2100讀取所儲存的資料、或是儲存資料。
儘管各種的實施例已經在以上加以敘述，但是熟習此項技術者將會理解到所述實施例只是舉例而已。於是，在此所述的具有複數個堆疊的晶片的半導體封裝不應該是基於所述實施例而受到限制。
10‧‧‧基板
12a‧‧‧第一接合指狀物
12b‧‧‧第二接合指狀物
20‧‧‧第一半導體晶片
22‧‧‧第一接合墊
30‧‧‧第二半導體晶片
32‧‧‧第二接合墊
72‧‧‧第一連接構件
74‧‧‧第二連接構件
90‧‧‧連接端子
100‧‧‧半導體封裝
W‧‧‧窗口
X‧‧‧第一方向
Y‧‧‧第二方向

Claims (20)

  1. 一種半導體封裝，其包括：一基板，其具有一第一表面以及一背向所述第一表面的第二表面、一穿過所述基板的一中心部分所界定的窗口、以及複數個第一接合指狀物、複數個第二接合指狀物、以及複數個配置在所述第二表面上的外部的電極；兩個或多個第一半導體晶片，其每個具有複數個相鄰所述第一半導體晶片的邊緣而被配置的第一接合墊，並且所述第一半導體晶片的每一個是在一露出所述第一接合墊的面朝下的類型的位置中個別地附接至所述基板的所述第一表面；以及一第二半導體晶片，其具有複數個被配置在所述第二半導體晶片的一中心部分的第二接合墊，並且在一透過所述窗口而露出所述第二接合墊的面朝下的類型的位置中被附接至所述第一半導體晶片的每一個。
  2. 根據申請專利範圍第1項的半導體封裝，其進一步包括：複數個第一連接構件，其電耦接所述第一接合墊以及所述第一接合指狀物；以及複數個第二連接構件，其透過所述窗口來電耦接所述第二接合墊以及所述第二接合指狀物。
  3. 根據申請專利範圍第2項的半導體封裝，其中所述第一接合指狀物是在一第一方向上且相鄰所述基板的邊緣而被配置在所述基板的所述第二表面上，並且所述第二接合指狀物是在一不同於所述第一方向的第二方向上且相鄰所述窗口而被配置在所述基板的所述第二表面上。
  4. 根據申請專利範圍第3項的半導體封裝，其中所述第一方向是實質垂 直於所述第二方向。
  5. 根據申請專利範圍第4項的半導體封裝，其中所述第一半導體晶片是被附接以容許所述第一半導體晶片的邊緣能夠在實質垂直於所述第一方向的第二方向上突出，並且具有一種其中所述第一接合墊是相鄰所述突出的邊緣而被配置的結構。
  6. 根據申請專利範圍第5項的半導體封裝，其中兩個第一半導體晶片是在所述窗口的兩側上分別被附接至所述基板的所述第一表面。
  7. 根據申請專利範圍第5項的半導體封裝，其中四個第一半導體晶片是被附接至所述基板的所述第一表面，此容許兩個第一半導體晶片的外側邊緣能夠在所述窗口的每一側上的所述第二方向上突出，並且具有一種其中所述第一接合墊相鄰所述突出的外側邊緣而被配置的結構。
  8. 根據申請專利範圍第2項的半導體封裝，其中所述第一連接構件以及所述第二連接構件是包括導線。
  9. 根據申請專利範圍第2項的半導體封裝，其進一步包括：黏著構件，其被插置在所述基板的所述第一表面與所述第一半導體晶片之間以及在所述第一半導體晶片與所述第二半導體晶片之間；以及一囊封構件，其被形成以覆蓋所述第一及第二半導體晶片以及所述第一及第二連接構件，並且填入所述窗口。
  10. 根據申請專利範圍第4項的半導體封裝，其進一步包括：一囊封構件，其被形成以在所述第一方向以及垂直於所述第一方向的所述第二方向上，覆蓋所述基板的所述第一表面及側表面以及所述第一及第二半導體晶片的下表面及側表面，並且覆蓋所述基板的所述第二表面以 及所述窗口的邊緣部分。
  11. 根據申請專利範圍第4項的半導體封裝，其進一步包括：一囊封構件，其被形成以露出所述基板的相關所述第二方向的兩個側表面以及所述第一半導體晶片的對應至其的側表面，並且覆蓋所述基板以及所述第一半導體晶片的相關垂直於所述第一方向的所述第二方向的兩個側表面及邊緣部分。
  12. 根據申請專利範圍第2項的半導體封裝，其進一步包括：一囊封構件，其被形成以覆蓋所述第二半導體晶片的側表面以及所述下表面、或是被形成以只有覆蓋所述第二半導體晶片的所述側表面。
  13. 根據申請專利範圍第2項的半導體封裝，其進一步包括：兩個或多個第三半導體晶片，其每個具有相鄰所述第三半導體晶片的外側邊緣且在一實質垂直於所述第一接合墊的一配置方向的方向上而被配置的複數個第三接合墊，並且所述第三半導體晶片的每一個是在一面朝下的類型的位置中個別地附接至所述第二半導體晶片，使得所述第三接合墊被配置所相鄰的所述外側邊緣向外的突出；一第四半導體晶片，其具有相鄰所述第四半導體晶片的邊緣且在和所述第一接合墊的所述配置方向實質相同的方向上而被配置的複數個第四接合墊，並且在一面朝下的類型的位置中附接至所述第三半導體晶片，使得所述第四接合墊被配置所相鄰的邊緣向外的突出；複數個第三接合指狀物，其是相鄰所述基板的相鄰所述第三接合墊的邊緣而被配置；複數個第四接合指狀物，其是相鄰所述基板的相鄰所述第四接合墊的 邊緣而被配置；複數個第三連接構件，其電耦接所述第三半導體晶片的所述第三接合墊以及所述基板的所述第三接合指狀物；以及複數個第四連接構件，其電耦接所述第四半導體晶片的所述第四接合墊以及所述基板的所述第四接合指狀物。
  14. 根據申請專利範圍第13項的半導體封裝，其中所述複數個第三接合墊是相鄰所述第三半導體晶片的一外側邊緣而被配置，並且所述第三半導體晶片是被附接至在所述窗口的兩側上的所述第二半導體晶片，此容許所述第三半導體晶片的所述第三接合墊被配置所相鄰的所述一外側邊緣能夠向外的突出。
  15. 根據申請專利範圍第13項的半導體封裝，其中所述第四半導體晶片是被附接至所述第三半導體晶片，使得所述第四半導體晶片的邊緣向外的突出，並且具有一種其中所述複數個第四接合墊是相鄰所述突出的邊緣而被配置的結構。
  16. 根據申請專利範圍第13項的半導體封裝，其中所述第三連接構件以及所述第四連接構件是包括導線。
  17. 根據申請專利範圍第13項的半導體封裝，其進一步包括：黏著構件，其被插置在所述基板的所述第一表面與所述第一半導體晶片之間、在所述第一半導體晶片與所述第二半導體晶片之間、在所述第二半導體晶片與所述第三半導體晶片之間、以及在所述第三半導體晶片與所述第四半導體晶片之間；以及一囊封構件，其被配置以覆蓋所述第一至第四半導體晶片以及所述第 一至第四連接構件，並且填入所述窗口。
  18. 根據申請專利範圍第13項的半導體封裝，其中所述第一接合指狀物是在一第一方向上且相鄰所述基板的邊緣而被配置在所述基板的所述第二表面上，並且所述第二接合指狀物是在一實質垂直於所述第一方向的第二方向上且相鄰所述窗口而被配置在所述基板的所述第二表面上，並且進一步包括：一囊封構件，其被形成以在所述第一方向以及垂直於所述第一方向的所述第二方向上，覆蓋所述基板的所述第一表面及側表面以及所述第一至第四半導體晶片的下表面及側表面，並且覆蓋所述基板的所述第二表面以及所述窗口的邊緣部分。
  19. 根據申請專利範圍第13項的半導體封裝，其中所述第一接合指狀物是在一第一方向上且相鄰所述基板的邊緣而被配置在所述基板的所述第二表面上，並且所述第二接合指狀物是而在一實質垂直於所述第一方向的第二方向上且相鄰所述窗口而被配置在所述基板的所述第二表面上，並且進一步包括：一囊封構件，其被形成以露出所述第三半導體晶片的相關所述第二方向的外側表面，並且露出所述第四半導體晶片的相關垂直於所述第二方向的所述第一方向的兩個側表面。
  20. 根據申請專利範圍第13項的半導體封裝，其中所述第一接合指狀物是在一第一方向上且相鄰所述基板的邊緣而被配置在所述基板的所述第二表面上，並且所述第二接合指狀物是在一實質垂直於所述第一方向的第二方向上且相鄰所述窗口而被配置在所述基板的所述第二表面上，並且進一 步包括：一囊封構件，其被形成以覆蓋所述第四半導體晶片的側表面以及所述下表面、或是被形成以只有覆蓋所述第四半導體晶片的相關所述第二方向的所述側表面。
TW104111726A 2014-12-15 2015-04-13 包含複數個堆疊晶片之半導體封裝 TWI655737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0179994 2014-12-15
KR1020140179994A KR102216195B1 (ko) 2014-12-15 2014-12-15 복수 개의 칩을 적층한 반도체 패키지

Publications (2)

Publication Number Publication Date
TW201622092A true TW201622092A (zh) 2016-06-16
TWI655737B TWI655737B (zh) 2019-04-01

Family

ID=56111918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111726A TWI655737B (zh) 2014-12-15 2015-04-13 包含複數個堆疊晶片之半導體封裝

Country Status (4)

Country Link
US (1) US9536861B2 (zh)
KR (1) KR102216195B1 (zh)
CN (1) CN106206513B (zh)
TW (1) TWI655737B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739956B (zh) * 2017-01-31 2021-09-21 南韓商愛思開海力士有限公司 半導體裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140123129A (ko) * 2013-04-10 2014-10-22 삼성전자주식회사 반도체 패키지
US10319698B2 (en) * 2016-11-17 2019-06-11 Intel Corporation Microelectronic device package having alternately stacked die
KR102699633B1 (ko) * 2019-06-25 2024-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11527480B2 (en) * 2020-04-30 2022-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN112864121B (zh) * 2021-01-14 2024-06-21 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393101B1 (ko) * 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
TW557556B (en) * 2002-09-10 2003-10-11 Siliconware Precision Industries Co Ltd Window-type multi-chip semiconductor package
KR100524975B1 (ko) * 2003-07-04 2005-10-31 삼성전자주식회사 반도체 장치의 적층형 패키지
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
KR100587081B1 (ko) * 2004-06-30 2006-06-08 주식회사 하이닉스반도체 개선된 열방출 특성을 갖는 반도체 패키지
US7205656B2 (en) * 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
KR20070088177A (ko) * 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
KR101601847B1 (ko) * 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
KR20110107117A (ko) * 2010-03-24 2011-09-30 주식회사 하이닉스반도체 반도체 패키지
CN102468277A (zh) * 2010-11-11 2012-05-23 三星半导体(中国)研究开发有限公司 多芯片层叠封装结构及其制造方法
US8970028B2 (en) * 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8928153B2 (en) * 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
KR102190382B1 (ko) * 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739956B (zh) * 2017-01-31 2021-09-21 南韓商愛思開海力士有限公司 半導體裝置

Also Published As

Publication number Publication date
US20160172331A1 (en) 2016-06-16
CN106206513A (zh) 2016-12-07
KR20160072420A (ko) 2016-06-23
KR102216195B1 (ko) 2021-02-16
US9536861B2 (en) 2017-01-03
CN106206513B (zh) 2019-09-13
TWI655737B (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
TWI718313B (zh) 具有不對稱晶片堆疊結構的半導體封裝
TWI732985B (zh) 包含堆疊晶片的半導體封裝
KR102076044B1 (ko) 반도체 패키지 장치
US9153557B2 (en) Chip stack embedded packages
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
TW201537700A (zh) 薄堆疊封裝
KR20150030023A (ko) 반도체 패키지 및 그 제조방법
KR20150021786A (ko) 반도체 패키지
TWI703691B (zh) 包含撓性翼互連基板的半導體封裝
KR20140130922A (ko) 반도체 패키지 및 그 제조 방법
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
US9190338B2 (en) Semiconductor package having a heat slug and a spacer
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR20160022457A (ko) 반도체 패키지
CN114582816A (zh) 包括散热层的半导体封装件
KR20160095731A (ko) 패키지 온 패키지 타입 적층 패키지 및 그의 제조방법
KR20150053128A (ko) 반도체 패키지 및 이의 제조 방법
US20160013161A1 (en) Semiconductor package
US9490187B2 (en) Semiconductor package on which semiconductor chip is mounted on substrate with window
US11088117B2 (en) Semiconductor package including stacked semiconductor chips
TWI670806B (zh) 包含平面堆疊半導體晶片的半導體封裝
KR20170034597A (ko) 복수의 칩들이 내장된 반도체 패키지
KR20140130921A (ko) 반도체 패키지 및 그 제조 방법
TWI628751B (zh) 具有懸伸部分的半導體封裝