TWI739956B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI739956B
TWI739956B TW106140178A TW106140178A TWI739956B TW I739956 B TWI739956 B TW I739956B TW 106140178 A TW106140178 A TW 106140178A TW 106140178 A TW106140178 A TW 106140178A TW I739956 B TWI739956 B TW I739956B
Authority
TW
Taiwan
Prior art keywords
chip
enable signal
transceiver
semiconductor device
switch
Prior art date
Application number
TW106140178A
Other languages
English (en)
Other versions
TW201841338A (zh
Inventor
李性柱
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201841338A publication Critical patent/TW201841338A/zh
Application granted granted Critical
Publication of TWI739956B publication Critical patent/TWI739956B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置包括多個晶片、至少一個線以及控制器。每個晶片包 括：晶片輸入/輸出(I/O)焊盤；收發器，被配置為回應於傳輸致能信號來執行傳輸操作或回應於接收致能信號來執行接收操作；以及開關，被配置為回應於開關致能信號來將晶片輸入/輸出(I/O)焊盤耦接到收發器。至少一個線被配置為耦接包含在多個晶片中的晶片輸入/輸出(I/O)焊盤。控制器回應於命令信號和晶片識別符號(ID)信號來產生傳輸致能信號、接收致能信號以及開關致能信號。

Description

半導體裝置
本發明的實施例關於半導體裝置，更具體地，關於用於包含在包括多個晶片的半導體裝置中的輸入/輸出(I/O)焊盤的連接結構的技術。
近來，隨著半導體產業的快速發展和用戶需求數量的增加，電子產品已被開發出來以實現具有較小尺寸和較輕重量的產品。為了滿足這些要求，已經使用了各種技術。一種這樣的技術是將多個半導體晶片集成到一個封裝體中的多晶片封裝體(MCP)技術。MCP技術比使用每個封裝體具有單個半導體晶片的多個封裝體的舊技術更有利於實現較小尺寸和較輕的產品。
包含在多晶片封裝體(MCP)中的多個半導體晶片可以透過一個或更多個外部輸入/輸出(I/O)焊盤來輸入/輸出數據。為此，包含在每個半導體晶片中的晶片I/O焊盤必須耦接到外部I/O焊盤。
然而，當從某一半導體晶片觀察時，與另一個半導體晶片的連接可能在數據傳輸期間引起雜訊，可能限制數據傳送速率，以及可能導致電流流入另一個半導體晶片，從而導致電流增加。
相關申請案的交叉引用：
本申請案請求2017年1月31日提交的申請號為10-2017-0013779的韓國專利申請案的優先權，其公開透過引用整體合併於此。
本發明的各種實施例關於提供一種基本上消除由於相關技術的限制和缺點而引起的一個或更多個問題的半導體裝置。
本發明的實施例關於一種透過分離被配置為不傳輸數據的半導體晶片的連接來減小負載從而減少操作電流的技術。
根據本發明的一個實施例，一種半導體裝置包括：多個晶片，每個晶片包括晶片輸入/輸出(I/O)焊盤、被配置為回應於傳輸致能信號來執行傳輸操作或回應於接收致能信號來執行接收操作的收發器以及被配置為回應於開關致能信號來將晶片輸入/輸出(I/O)焊盤耦接到收發器的開關；至少一個線，被配置為耦接包含在多個晶片中的晶片輸入/輸出(I/O)焊盤；以及控制器，被配置為回應於命令信號和晶片識別符號(ID)信號來產生傳輸致能信號、接收致能信號以及開關致能信號。
根據本發明的另一個實施例，半導體裝置包括：第一晶片，包括：公共收發器，被配置為回應於公共傳輸致能信號來執行傳輸操作或回應於公共接收致能信號來執行接收操作；第一收發器，被配置為回應於第一傳輸致能信號來執行傳輸操作或回應於第一接收致能信號來執行接收操作；以及開關，被配置為回應於開關致能信號來將公共收發器耦接到第一收發器；第二晶片，包括：透過線耦接到第一收發器的第二收發器，被配置為回應於第二傳輸致能信號來執行傳輸操作或回應於第二接收致能信號來執行接收操作；以及控 制器，被配置為回應於命令信號和晶片識別符號(ID)信號來產生公共傳輸致能信號、公共接收致能信號、第一傳輸致能信號、第一接收致能信號、開關致能信號、第二傳輸致能信號以及第二接收致能信號。
應當理解，本發明的上面一般性描述和下面詳細描述都是示例性和說明性的，意在提供對要求保護的本發明的進一步解釋。
10:半導體裝置
10a:半導體裝置
20:半導體裝置
20a:半導體裝置
100~800:晶片
1000:基底
BALL:焊料球
C1:電容器
C2:電容器
CID:晶片識別符號信號
CL:電容器
Cpd:電容器
CON1:控制器
CON1a:控制器
CON2:控制器
CON2a:控制器
IN:輸入數據
L0~L6:線
LL:電感器
OUT:輸出數據
PD0:外部輸入/輸出焊盤
PD1:第一焊盤
PD1_0~PD1_7:第一焊盤
PD2:第二焊盤
PD2_0~PD2_7:第二焊盤
RD:讀取命令
RL:電阻器
RX1:第一收發器
RX1_0~RX1_7:第一收發器
RX1_EN<0>~RX2_EN<7>:第一接收致能信號
RX1_EN<0：7>:第一接收致能信號
RX2:第二收發器
RX2_0~RX2_7:第二收發器
RX2_EN<0>~RX2_EN<7>:第二接收致能信號
RX2_EN<0：7>:第二接收致能信號
SW1:開關
SW1_0~SW1_7:開關
SW1_EN<0>~SW1_EN<7>:開關致能信號
SW1_EN<0：7>:開關致能信號
SW2_0~SW2_7:開關
SW2_EN<0>~SW2_EN<7>:開關致能信號
SW2_EN<0：7>:開關致能信號
TX1:第一收發器
TX1_0~TX1_7:第一收發器
TX1_EN<0>~TX1_EN<7>:第一傳輸致能信號
TX1_EN<0：7>:第一傳輸致能信號
TX2:第二收發器
TX2_0~TX2_7:第二收發器
TX2_EN<0>~TX2_EN<7>:第二傳輸致能信號
TX2_EN<0：7>:第二傳輸致能信號
VDD:電源電壓
VDDY:高電壓
VSS:接地電壓
VT:位準
WR:寫入操作
WT:寫入命令
當結合附圖考慮時，透過參考以下詳細描述，本發明的上述和其它特徵以及優點將變得明顯，其中：圖1是圖示根據本發明的實施例的半導體裝置的示意圖。
圖2是圖示根據本發明的實施例的半導體裝置的示意圖。
圖3A是圖示當寫入命令和與第一晶片相對應的晶片識別符號(ID)信號被提供給圖2的半導體裝置時形成的數據傳輸路徑的示意圖。
圖3B是圖示當寫入命令和與第八晶片相對應的晶片ID信號被提供給圖2的半導體裝置時形成的數據傳輸路徑的示意圖。
圖4A是圖示當讀取命令和與第一晶片相對應的晶片ID信號被提供給圖2的半導體裝置時形成的數據傳輸路徑的示意圖。
圖4B是圖示當讀取命令和與第八晶片相對應的晶片ID信號被提供給圖2的半導體裝置時形成的數據傳輸路徑的示意圖。
圖5是圖示根據圖3B和圖4B的實施例的圖2所示的半導體裝置的等效電路的電路圖。
圖6A是圖示根據比較示例的半導體裝置和半導體裝置的波形的示意圖。
圖6B至圖6D是圖示根據本發明的實施例的半導體裝置和半導體裝置的波形的視圖。
圖7A和圖7B圖示當由第五晶片接收數據時輸入到包含在第五晶片中的第二焊盤的數據的波形以及通過包含在第五晶片中的第二接收器的數據的波形。
圖8是圖示根據本發明的實施例的半導體裝置的示意圖。
圖9是圖示根據本發明的實施例的半導體裝置的示意圖。
圖10A是圖示當寫入命令和與第一晶片相對應的晶片ID信號被提供給圖9所示的半導體裝置時形成的數據傳輸路徑的示意圖。
圖10B是圖示當寫入命令和與第四晶片相對應的晶片ID信號被提供給圖9所示的半導體裝置時形成的數據傳輸路徑的示意圖。
圖11A是圖示當讀取命令和與第一晶片相對應的晶片ID信號被提供給圖9所示的半導體裝置時形成的數據傳輸路徑的示意圖。
圖11B是圖示當讀取命令和與第四晶片相對應的晶片ID信號被提供給圖9所示的半導體裝置時形成的數據傳輸路徑的示意圖。
圖12是圖示比較示例的消耗電流以及本發明的實施例的消耗電流的示圖。
現在將參考本發明的實施例進行詳細描述，在附圖中示出了本發明的實施例的示例。只要可能，在整個附圖中將使用相同的附圖標記來指代相同或相似的部件。
應注意，附圖是簡化的示意圖，因此不一定按比例繪製。在一些情況下，附圖的各個部分可能已經被誇大，以便更清楚地圖示所示實施例的某些特徵。
還應注意，在下面的描述中，為了便於理解本發明，闡述了具體細節，然而，本發明可以在沒有這些具體細節中的一些的情況下被實施。而且，應注意，眾所周知的結構和/或過程可能僅僅被簡要描述或者根本不被描述，以避免本發明與不必要的眾所周知的細節混淆。
還應注意，在一些情況下，對相關領域的技術人員明顯的是，關於一個實施例描述的元件(也稱為特徵)可以單獨使用或與另一個實施例的其他元件組合使用，除非另外具體說明。
圖1是圖示根據本發明的實施例的半導體裝置10的示意圖。
參考圖1，半導體裝置10可以包括基底1000、形成在基底1000之上以將數據傳輸到外部設備(未示出)/從外部設備(未示出)接收數據的外部輸入/輸出(I/O)焊盤PD0、多個晶片100~800(即第一晶片100至第八晶片800)、線L0至線L6以及控制器CON1。
儘管為了便於描述，假設圖1的半導體裝置10包括8個晶片100~800，但是包含在半導體裝置10中的晶片的數量不限於此。另外，儘管為了便於描述，假設圖1所示的多個晶片100~800垂直層疊，但是本發明的範圍或精神不限於此。例如，多個晶片100~800可以沿水平方向佈置。
第一晶片100可以包括第一焊盤PD1_0、第一收發器(公共收發器)TX1_0和第一收發器RX1_0、第二焊盤PD2_0、開關SW1_0以及第二收發器TX2_0和第二收發器RX2_0。第二晶片200至第八晶片800可以分別包 括第二焊盤PD2_1~PD2_7、開關SW1_1~SW1_7以及第二收發器TX2_1~TX2_7和第二收發器RX2_1~RX2_7。外部I/O焊盤PD0可以耦接到焊料球BALL。半導體裝置10可以透過焊料球BALL耦接到外部設備。
下面將描述包含在第一晶片100中的組成元件的連接關係。在第一晶片100中，第一焊盤PD1_0可以耦接到外部I/O焊盤PD0。第一收發器TX1_0和第一收發器RX1_0可以耦接到第一焊盤PD1_0。第二收發器TX2_0和第二收發器RX2_0可以耦接到第一收發器TX1_0和第一收發器RX1_0。第二收發器TX2_0和第二收發器RX2_0可以透過開關SW1_0耦接到第二焊盤PD2_0。第二收發器TX2_0和第二收發器RX2_0可以透過開關SW1_0將第一晶片100的內部數據傳輸到第二焊盤PD2_0，或者可以接收透過開關SW1_0傳輸到第一晶片100的數據。
在第二晶片200至第八晶片800中，第二收發器TX2_1~TX2_7和第二收發器RX2_1~RX2_7可以透過開關SW1_1~SW1_7分別耦接到第二焊盤PD2_1~PD2_7。第二收發器TX2_1~TX2_7和第二收發器RX2_1~RX2_7可以透過開關SW1_1~SW1_7將第二晶片200至第八晶片800的內部數據傳輸到第二焊盤PD2_1~PD2_7，或者可以分別接收透過開關SW1_1~SW1_7傳輸到第二晶片200至第八晶片800的數據。
第二焊盤PD2_0至第二焊盤PD2_7中相鄰的兩個可以透過線L0~L6中的對應一個耦接。即，第一晶片100的第二焊盤PD2_0可以透過線L0耦接到第二晶片200的第二焊盤PD2_1，且第二晶片200的第二焊盤PD2_1可以透過線L1耦接到第三晶片300的第二焊盤PD2_2。以這種方式，第七晶 片700的第二焊盤PD2_6可以透過線L6耦接到第八晶片800的第二焊盤PD2_7。
在接收到命令(例如，讀取命令RD或寫入命令WT)和晶片識別符號(ID)信號CID時，控制器CON1可以產生第一傳輸致能信號TX1_EN<0>、第一接收致能信號RX1_EN<0>、第二傳輸致能信號TX2_EN<0：7>、第二接收致能信號RX2_EN<0：7>以及開關致能信號SW1_EN<0：7>。第一傳輸致能信號TX1_EN<0>可以致能第一晶片100的第一收發器TX1_0和第一收發器RX1_0中包含的第一發射器TX1_0，而第一接收致能信號RX1_EN<0>可以致能第一晶片100的第一收發器TX1_0和第一收發器RX1_0中包含的第一接收器RX1_0。第二傳輸致能信號TX2_EN<0：7>可以致能第一晶片100至第八晶片800的第二收發器TX2_0~TX2_7和第二收發器RX2_0~RX2_7中分別包含的第二發射器TX2_0~TX2_7，而第二接收致能信號RX2_EN<0：7>可以致能第一晶片100至第八晶片800的第二收發器TX2_0~TX2_7和第二收發器RX2_0~RX2_7中分別包含的第二接收器RX2_0~RX2_7。另外，開關致能信號SW1_EN<0：7>可以致能分別包含在第一晶片100至第八晶片800中的開關SW1_0~SW1_7。
在接收到用於將數據傳輸到半導體裝置10的命令(例如，寫入命令WT)和晶片ID信號CID時，控制器CON1可以致能第一接收致能信號RX1_EN<0>、與晶片ID信號CID相對應的晶片100~800中的至少一個的第二接收致能信號RX2_EN<0>~RX2_EN<7>中的至少一個以及開關致能信號SW1_EN<0>~SW1_EN<7>中的至少一個，然後可以失能其餘的信號。此外，在接收到用於從半導體裝置10輸出數據的命令(例如，讀取命令RD)和晶片 ID信號CID時，控制器CON1可以致能第一傳輸致能信號TX1_EN<0>、與晶片ID信號CID相對應的晶片100至800中的至少一個的第二傳輸致能信號TX2_EN<0>至TX2_EN<7>中的至少一個以及開關致能信號SW1_EN<0>至SW1_EN<7>中的至少一個，然後可以失能其餘的信號。即，在接收到命令和晶片ID信號CID時，控制器CON1可以產生控制信號，以形成範圍從與晶片ID信號CID相對應的晶片100~800中的任意一個的第二收發器到包含在第一晶片100中的第一收發器TX1_0和第一收發器RX1_0的數據傳輸路徑。
儘管為了便於描述，圖1的控制器CON1形成在基底1000之上，但是本發明的範圍或精神不限於此。例如，控制器CON1可以形成在第一晶片100中。可選地，控制器CON1也可以根據需要形成在第二晶片200至第八晶片800的任意一個中。
圖2是圖示根據本發明的實施例的半導體裝置10a的示意圖。
參考圖1和圖2，與圖1的半導體裝置10相比，半導體裝置10a還可以包括包含在第二晶片200至第八晶片800中的第一焊盤PD1_1~PD1_7以及第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7。為了便於半導體製造，包含在半導體裝置10a中的多個晶片100~800可以包括與圖1的組成元件相同的組成元件。因此，如圖2所示，與第一焊盤PD1_0相對應的第一焊盤PD1_1~PD1_7和與第一收發器TX1_0和第一收發器RX1_0相對應的第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7不僅可以形成在第一晶片100中，而且可以形成在第二晶片200至第八晶片800中。在這種情況下，由於數據可以透過第二收發器TX2_1~TX2_7和第二收發器RX2_1~RX2_7而被接收到第二晶片200至第八晶片800或從第二晶片200至第 八晶片800傳輸，因此第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7不需要操作。因此，控制器CON1a還可以產生第一傳輸致能信號TX1_EN<1：7>和第一接收致能信號RX1_EN<1：7>，以便不操作第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7。換言之，控制器CON1a可以失能第一傳輸致能信號TX1_EN<1：7>和第一接收致能信號RX1_EN<1：7>，並且可以不操作第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7。
可選地，為了不操作第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7，熔絲(例如，金屬熔絲或電熔絲(E-熔絲))可以設置在第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7與第二收發器TX2_1~TX2_7和第二收發器RX2_1~RX2_7之間，並且只有包含在第二晶片200至第八晶片800中的熔絲可以被熔斷或切斷。因此，第二收發器TX2_1~TX2_7和第二收發器RX2_1~RX2_7可以與第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7分離，使得第二收發器TX2_1~TX2_7和第二收發器RX2_1~RX2_7可以不操作。
圖3A是圖示當寫入命令WT和與第一晶片100相對應的晶片ID信號CID被提供給圖2的半導體裝置10a時形成的數據傳輸路徑的示意圖。
參考圖2和圖3A，在接收到寫入命令WT和與第一晶片100相對應的晶片ID信號CID時，控制器CON1a可以致能第一接收致能信號RX1_EN<0>、第二接收致能信號RX2_EN<0>以及開關致能信號SW1_EN<0>，並且可以失能其餘的信號。因此，如圖3A所示，可以形成依序通過外部I/O焊盤PD0、包含在第一晶片100中的第一焊盤PD1_0、包含在第一晶片100中的第一接收器RX1_0以及包含在第一晶片100中的第二接收器 RX2_0的數據傳輸路徑。在這種情況下，由於當晶片ID信號CID對應於第一晶片100時，第一晶片100的第一接收器RX1_0耦接到第一晶片100的第二接收器RX2_0，因此數據可以從第一晶片100的第一接收器RX1_0傳送到第一晶片100的第二接收器RX2_0。因此，開關致能信號SW1_EN<0>可以不被致能。換言之，不需要致能開關致能信號SW1_EN<0>，且致能開關致能信號SW1_EN<0>和不致能開關致能信號SW1_EN<0>都是可能的。
圖3B是圖示當寫入命令WT和與第八晶片800相對應的晶片ID信號CID被提供給圖2的半導體裝置10a時形成的數據傳輸路徑的示意圖。
參考圖2和圖3B，在接收到寫入命令WT和與第八晶片800相對應的晶片ID信號CID時，控制器CON1a可以致能第一接收致能信號RX1_EN<0>、開關致能信號SW1_EN<0>、開關致能信號SW1_EN<7>以及第二接收致能信號RX2_EN<7>。因此，如圖3B所示，可以形成依序通過外部I/O焊盤PD0、包含在第一晶片100中的第一焊盤PD1_0、包含在第一晶片100中的第一接收器RX1_0、第一晶片100中的開關SW1_0、第一晶片100中第二焊盤PD2_0、線L0~L6、第八晶片800中的開關SW1_7以及包含在第八晶片800中的第二接收器RX1_7的數據傳輸路徑。
圖4A是圖示當讀取命令RD和與第一晶片100相對應的晶片ID信號CID被提供給圖2的半導體裝置10a時形成的數據傳輸路徑的示意圖。
參考圖2和圖4A，在接收到讀取命令RD和與第一晶片100相對應的晶片ID信號CID時，控制器CON1a可以致能第一傳輸致能信號TX1_EN<0>、第二傳輸致能信號TX2_EN<0>以及開關致能信號SW1_EN<0>，並且可以失能其餘的信號。因此，如圖4A所示，可以形成依序 通過第一晶片100的第二發射器TX2_0、第一晶片100的第一發射器TX1_0、第一晶片100的第一焊盤PD1_0以及外部I/O焊盤PD0的數據傳輸路徑。
在這種情況下，當晶片ID信號CID對應於第一晶片100時，第一晶片100的第一發射器TX1_0耦接到第一晶片100的第二發射器TX2_0，使得數據可以從第一晶片100的第二發射器TX2_0傳送到第一晶片100的第一發射器TX1_0。結果，開關致能信號SW1_EN<0>可以不被致能。
圖4B是圖示當讀取命令RD和與第八晶片800相對應的晶片ID信號CID被提供給圖2的半導體裝置10a時形成的數據傳輸路徑的示意圖。
參考圖2和圖4B，在接收到讀取命令RD和與第八晶片800相對應的晶片ID信號CID時，控制器CON1a可以致能第一傳輸致能信號TX1_EN<0>、第二傳輸致能信號TX2_EN<7>、開關致能信號SW1_EN<0>以及開關致能信號SW1_EN<7>。因此，如圖4B所示，可以形成依序通過第八晶片800的第二發射器TX2_7、第一晶片100的第一發射器TX1_0、第一晶片100的第一焊盤PD1_0以及外部I/O焊盤PD0的數據傳輸路徑。
儘管圖2的半導體裝置10a的數據傳輸路徑已經參考圖3A、圖3B、圖4A和圖4B被示例性公開，但是圖2的數據傳輸路徑也可以類似地應用於圖10的半導體裝置10。例如，圖1的半導體裝置10可以不包括第一焊盤PD1_1~PD1_7以及第一收發器TX1_1~TX1_7和第一收發器RX1_1~RX1_7。因此，控制器CON1可以不產生控制上述組成元件所需的第一傳輸致能信號TX1_EN<1：7>和第一接收致能信號RX1_EN<1：7>。
圖5是圖示在圖3B和圖4B的實施例中使用的圖2所示的半導體裝置10a的等效電路的電路圖。
參考圖2和圖5，在圖2的半導體裝置10a中，各個晶片100~800的第一收發器TX1_0~TX1_7、第一收發器RX1_0和第一收發器RX1_7可以用電容器C1來代替，第二收發器TX2_0~TX2_7、第二收發器RX2_0和第二收發器RX2_7可以用電容器C2來代替，第二焊盤PD2_0~PD2_7可以用電容器Cpd來代替，以及線L0~L6可以用電容器CL、電感器LL和電阻器RL來代替。數據可以被輸入到第八晶片800(如圖3B所示)，或者數據可以從第八晶片800輸出(如圖4B所示)，使得開關SW1_0和開關SW1_7可以被導通。
參考圖5，根據本發明的實施例，被配置為傳輸數據的第八晶片800的第一收發器TX1_7和第一收發器RX1_7以及第二收發器TX2_7和第二收發器RX2_7可以透過開關SW1_0~SW1_7耦接到第一晶片100的第一收發器TX1_0和第一收發器RX1_0以及第二收發器TX2_0和第二收發器RX2_0，而其餘晶片200~700的第一收發器TX1_1至第一收發器TX1_6和第一收發器RX1_1~RX1_6可以與第二收發器TX2_1~TX2_6和第二收發器RX2_1~RX2_6分離。因此，在數據傳輸期間，與晶片200~700的第一收發器TX1_1~TX1_6和第一收發器RX1_1~RX1_6以及第二收發器TX2_1~TX2_6和第二收發器RX2_1~RX2_6相對應的電容器C1和電容器C2彼此分離，從而減少整個負載。
圖6A是圖示半導體裝置和半導體裝置的波形的示意圖。圖6B至圖6D是圖示半導體裝置和半導體裝置的波形的視圖。在圖2的半導體裝置10a中，圖6A、圖6B、圖6C和圖6D的上部可以指代第一晶片100至第八晶片800的第一焊盤PD1_0~PD1_7(由PD1表示)，可以指代第一收發器 TX1_0~TX1_7(由TX1表示)和第一收發器RX1_0~RX1_7(由RX1表示)，可以指代第二焊盤PD2_0~PD2_7(由PD2表示)，可以指代開關SW1_0~SW1_7(由SW1表示)，以及可以指代第二收發器TX2_0~TX2_7(由TX2表示)和第二收發器RX2_0~RX2_7(由RX2表示)。
圖6A圖示在圖2的半導體裝置10a中不包含開關SW1_0~SW1_7的示例性情況。在這種情況下，如圖6A的下部所示，儘管具有VDD/2的幅值並在接地電壓VSS與電源電壓VDD之間擺動的數據被輸入到半導體裝置10a，但是第二焊盤PD2的擺動寬度可以小於電源電壓VDD。
圖6B圖示根據本發明的實施例在半導體裝置10a中包含開關SW1_0~SW1_7(由SW1表示)的示例性情況。在圖6B中，開關SW1透過使用包括並聯耦接的PMOS電晶體和NMOS電晶體的傳輸閘來實現。如圖6B的下部所示，可以認識到，與圖6A相比，整個負載被減小，並且傳送門的輸入數據IN和輸出數據OUT之間的擺動寬度大致增加到電源電壓VDD。
然而，在尺寸上PMOS電晶體通常大於NMOS電晶體。因此，當數據被輸入到半導體裝置時，傳輸閘被作為負載，使得傳輸閘的輸入數據IN和輸出數據OUT的上升時間或下降時間可以如圖6B的下部所示地增加。
圖6C圖示圖1的開關SW1_0~SW1_7僅由NMOS電晶體組成的示例性情況。如圖6C的上部所示，開關SW1可以被實現為NMOS電晶體。在這種情況下，整個負載被減少。結果，如圖6C的下部所示，可以認識到，與圖6B的下部相比，輸入數據IN和輸出數據OUT的上升時間和下降時間被減小。
然而，如圖6C所示，當在作為開關SW1_0~SW1_7中的每個開關的NMOS電晶體中使用的輸入數據IN的幅值比電壓位準(VDD-VT)高並且電源電壓VDD被施加到NMOS電晶體的閘極時，輸出數據OUT的幅值被限制在電壓位準(VDD-VT)。
圖6D圖示具有比電源電壓VDD高的電壓位準的高電壓VDDY被輸入到作為開關SW1_0至SW1_7中的每個開關的NMOS電晶體的閘極的示例性情況。
參考圖6D，可以認識到，NMOS電晶體的輸出數據OUT的幅值不限於電壓位準(VDD-VT)，而是增加到電源電壓VDD。即，根據本發明的實施例，由於具有比輸入數據IN的電壓位準高的電壓位準的高電壓VDDY被輸入到NMOS電晶體的閘極，因此輸出數據OUT的電壓位準增加。
圖7A和圖7B圖示當由第五晶片500接收數據時輸入到包含在第五晶片500中的第二焊盤PD2_4的數據的波形，並且圖示透過包含在第五晶片500中的第二接收器RX2_4的數據的波形。圖7A圖示在半導體裝置10a中不包含開關SW1_0~SW1_7的比較示例，而圖7B圖示圖2的半導體裝置10a包括開關SW1_0~SW1_7的示例性實施例。
參考圖7A和圖7B，假設數據以1600Mbps來傳輸，圖7A中的比較示例示出了信號眼的寬度為519ps且信號眼的高度為659mV，圖7B中的示例性實施例示出了信號眼的寬度增加到549ps且信號眼的高度增加到922mV。此外，圖7A中的比較示例具有43.1%的負載比，圖7B中的示例性實施例的負載比增加到47.3%。
假設數據以1866Mbps來傳輸，圖7A中的比較示例示出了信號眼的寬度為408ps且信號眼的高度為550mV，圖7B中的示例性實施例示出了信號眼的寬度增加到464ps且信號眼的高度增加到883mV。此外，圖7A中的比較示例具有39.8%的負載比，圖7B中的示例性實施例的負載比增加到46.4%。
假設以2133Mps傳輸數據，圖7A中的比較示例不能測量信號眼的大小，圖7B中的示例性實施例示出了信號眼的寬度被測量為365ps且信號眼的高度被測量為815mV。此外，圖7A中的比較示例具有32.5%的負載比，圖7B中的示例性實施例的負載比增加到45.1%。
圖8是圖示根據本發明的實施例的半導體裝置20的示意圖。
參考圖8，半導體裝置20與圖1的半導體裝置10基本上相同。然而，圖1的半導體裝置10的開關SW1_0~SW1_7設置在第二焊盤PD2_0~PD2_7與第二收發器TX2_0~TX2_7和第二收發器RX2_0~RX2_7之間。相反，圖8的半導體裝置20可以包括設置在第一晶片100中的第一收發器TX1_0和第一收發器RX1_0與第二收發器TX2_0和第二收發器RX2_0之間的開關SW2_0，可以包括第五晶片500中的第一收發器TX1_4和第一收發器RX1_4，以及還可以包括設置在第五晶片500中的第一收發器TX1_4和第一收發器RX1_4與第二收發器TX2_4和第二收發器RX2_4之間的開關SW2_4。此外，在圖1的半導體裝置10中使用的第一晶片100至第八晶片800中包含的第二焊盤PD2_0~PD2_7透過線L0~L6互連，在圖8的半導體裝置20中使用的第一晶片100至第四晶片400中包含的第二焊盤PD2_0~PD2_3透過線L0~L2互連，以及第五晶片500至第八晶片800中包含的第二焊盤PD2_4~PD2_7透過 線L4~L6互連。圖8的線L3可以將外部I/O焊盤PD0耦接到包含在第五晶片500中的第一焊盤PD1_4。
在接收到命令(例如，讀取命令RD或寫入命令WT)和晶片ID信號CID時，控制器CON2可以產生第一傳輸致能信號TX1_EN<0>和第一傳輸致能信號TX1_EN<4>、第一接收致能信號RX1_EN<0>和第一接收致能信號RX1_EN<4>、第二傳輸致能信號TX2_EN<0：7>、第二接收致能信號RX2_EN<0：7>以及開關致能信號SW2_EN<0>和開關致能信號SW2_EN<4>。第一傳輸致能信號TX1_EN<0>和第一傳輸致能信號TX1_EN<4>可以致能分別包含在第一晶片100和第五晶片500中的第一發射器TX1_0和第一發射器TX1_4，且第一接收致能信號RX1_EN<0>和第一接收致能信號RX1_EN<4>可以致能分別包含在第一晶片100和第五晶片500中的第一接收器RX1_0和第一接收器RX1_4。此外，第二傳輸致能信號TX2_EN<0：7>可以致能分別包含在第一晶片100至第八晶片800中的第二發射器TX2_0~TX2_7，且第二接收致能信號RX2_EN<0：7>可以致能分別包含在第一晶片100至第八晶片800中的第二接收器RX2_0~RX2_7。此外，開關致能信號SW2_EN<0>和開關致能信號SW2_EN<4>可以致能分別包含在第一晶片100和第五晶片500中的開關SW2_0和開關SW2_4。
參考圖8，在接收到用於將數據輸入到半導體裝置20的命令(例如，寫入命令WT)和晶片ID信號CID時，控制器CON2可以致能第一接收致能信號RX1_EN<0>、開關致能信號SW2_EN<0>以及與晶片ID信號CID相對應的晶片100~400中的至少一個的第二接收致能信號RX2_EN<0>~RX2_EN<3>中的至少一個。可選地，控制器CON2可以致能第一 接收致能信號RX1_EN<4>、開關致能信號SW2_EN<4>以及與晶片ID信號CID相對應的晶片500~800中的至少一個的第二接收致能信號RX2_EN<4>~RX2_EN<7>中的至少一個。此外，在接收到用於從半導體裝置20輸出數據的命令(例如，讀取命令RD)和晶片ID信號CID時，控制器CON2可以致能第二傳輸致能信號TX2_EN<0>~TX2_EN<3>中的至少一個、開關致能信號SW2_EN<0>以及第一傳輸致能信號TX1_EN<0>，或者可以致能第二傳輸致能信號TX2_EN<4>~TX2_EN<7>中的至少一個、開關致能信號SW2_EN<4>以及第一傳輸致能信號TX1_EN<4>。即，在接收到命令(例如，寫入命令WT或讀取命令RD)和晶片ID信號CID時，當晶片ID信號CID對應於第一晶片100至第四晶片400時，控制器CON2可以產生控制信號，以便形成範圍從與晶片ID信號CID相對應的晶片100~400之中的任意一個第二收發器到包含在第一晶片100中的第一收發器TX1_0和第一收發器RX1_0的數據傳輸路徑。
圖9是圖示根據本發明的實施例的半導體裝置20a的示意圖。
與圖8的半導體裝置20相比，圖9所示的半導體裝置20a還可以包括第一焊盤PD1_1~PD1_3和第一焊盤PD1_5~PD1_7、第一收發器TX1_1~TX1_3、第一收發器TX1_5~TX1_7、第一收發器RX1_1~RX1_3和第一收發器RX1_5~RX1_7以及包含在第二晶片200至第四晶片400中的開關SW2_1~SW2_3和包含在第六晶片600至第八晶片800中的開關SW2_5~SW2_7。為了便於半導體製造，包含在半導體裝置20a中的多個晶片100~800可以包括相同的組成元件。因此，如圖9所示，不僅與第一焊盤PD1_0和第一焊盤PD1_4相對應的第一焊盤PD1_1~PD1_3和第一焊盤 PD1_5~PD1_7，而且與第一收發器TX1_0、第一收發器TX1_4、第一收發器RX1_0和第一收發器RX1_4相對應的第一收發器TX1_1~TX1_3、第一收發器TX1_5~TX1_7、第一收發器RX1_1~RX1_3和第一收發器RX1_5~RX1_7不僅可以形成在第一晶片100和第五晶片500中，而且可以形成在第二晶片200至第四晶片400和第六晶片600至第八晶片800中。在這種情況下，如上所述，數據可以通過第二收發器TX2_1~TX2_3、第二收發器TX2_5~TX2_7、第二收發器RX2_1~RX2_3以及第二收發器RX2_5~RX2_7而被接收到第二晶片200至第四晶片400和第六晶片600至第八晶片800或者從第二晶片200至第四晶片400和第六晶片600至第八晶片800傳輸，使得第一收發器TX1_1~TX1_3、第一收發器TX1_5~TX1_7、第一收發器RX1_1~RX1_3和第一收發器RX1_5~RX1_7不需要操作。因此，控制器CON2a還可以產生被配置為不操作第一收發器TX1_1~TX1_3、第一收發器TX1_5~TX1_7、第一收發器RX1_1~RX1_3和第一收發器RX1_5~RX1_7的控制信號。作為控制信號的示例，控制器CON2a還可以產生第一傳輸致能信號TX1_EN<1：3,5：7>、第一接收致能信號RX1_EN<1：3,5：7>以及開關致能信號SW2_EN<1：3,5：7>。即，控制器CON2a可以失能第一傳輸致能信號TX1_EN<1：3,5：7>、第一接收致能信號RX1_EN<1：3,5：7>以及開關致能信號SW2_EN<1：3,5：7>，使得第一收發器TX1_1~TX1_3、第一收發器TX1_5~TX1_7、第一收發器RX1_1~RX1_3以及第一收發器RX1_5~RX1_7可以不被操作。
為了不操作第一收發器TX1_1~TX1_3、第一收發器RX1_1~RX1_3、第一收發器TX1_5~TX1_7和第一收發器RX1_5~RX1_7，儘管為了便於描述，第一傳輸致能信號TX1_EN<1：3,5：7>、第一接收致能信號 RX1_EN<1：3,5：7>以及開關致能信號SW2_EN<1：3,5：7>未被失能，但是控制器CON2a也可以僅失能開關致能信號SW2_EN<1：3,5：7>。由於開關致能信號SW2_EN<1：3,5：7>被失能，因此第一收發器TX1_1~TX1_3、第一收發器TX1_5~TX1_7、第一收發器RX1_1~RX1_3和第一收發器RX1_5~RX1_7與第二收發器TX2_1~TX2_3、第二收發器RX2_1~RX2_3、第二收發器TX2_5~TX2_7和第二收發器RX2_5~RX2_7分離。可選地，可以僅失能第一傳輸致能信號TX1_EN<1：3,5：7>和第一接收致能信號RX1_EN<1：3,5：7>。
圖10A是圖示當寫入命令WT和與第一晶片100相對應的晶片ID信號CID被提供給圖9所示的半導體裝置20a時形成的數據傳輸路徑的示意圖。
參考圖9和圖10A，在接收到寫入命令WT和與第一晶片100相對應的晶片ID信號CID時，控制器CON2a可以致能第一接收致能信號RX1_EN<0>、開關致能信號SW2_EN<0>以及第二接收致能信號RX2_EN<0>。因此，如圖10A所示，可以形成被配置為通過外部I/O焊盤PD0、第一晶片100的第一焊盤PD1_0、第一晶片100的第一接收器RX1_0、第一晶片100的開關SW2_0以及第一晶片100的第二接收器RX2_0的數據傳輸路徑。
圖10B是圖示當寫入命令WT和與第四晶片400相對應的晶片ID信號CID被提供給圖9所示的半導體裝置20a時形成的數據傳輸路徑的示意圖。
參考圖9和圖10B，在接收到寫入命令WT和與第四晶片400相對應的晶片ID信號時，控制器CON2a可以致能第一接收致能信號 RX1_EN<0>、開關致能信號SW2_EN<0>以及第二接收致能信號RX2_EN<3>。因此，如圖10B所示，可以形成被配置為通過外部I/O焊盤PD0、第一晶片100的第一焊盤PD1_0、第一晶片100的第一接收器RX1_0、第一晶片100的開關SW2_0、第一晶片100的第二焊盤PD2_0、線L0、線L1和線L2、第四晶片400的第二焊盤PD2_3以及第四晶片400的第二接收器RX2_3的數據傳輸路徑。
圖11A是圖示當讀取命令RD和與第一晶片100相對應的晶片ID信號CID被提供給圖9所示的半導體裝置20a時形成的數據傳輸路徑的示意圖。
參考圖9和圖11A，在接收到讀取命令RD和與第一晶片100相對應的晶片ID信號CID時，控制器CON2a可以致能第一傳輸致能信號TX1_EN<0>、第二傳輸致能信號TX2_EN<0>以及開關致能信號SW2_EN<0>。因此，如圖11A所示，可以形成被配置為通過第一晶片100的第二發射器TX2_0、第一晶片的開關SW2_0、第一晶片100的第一發射器TX1_0、第一晶片100的第一焊盤PD1_0以及外部I/O焊盤PD0的數據傳輸路徑。
圖11B是圖示當讀取命令RD和與第四晶片400相對應的晶片ID信號CID被提供到圖9所示的半導體裝置20a時形成的數據傳輸路徑的示意圖。
參考圖9和圖11B，在接收到讀取命令RD和與第四晶片400相對應的晶片ID信號CID時，控制器CON2a可以致能第一傳輸致能信號TX1_EN<0>、第二傳輸致能信號TX2_EN<3>以及開關致能信號 SW2_EN<0>。因此，如圖11B所示，可以形成被配置為通過第四晶片400的第二發射器TX2_3、第一晶片100的第一發射器TX1_0、第四晶片400的第二焊盤PD2_3、線L0~L2、第一晶片100的第二焊盤PD2_0、第一晶片100的開關SW2_0、第一晶片100的第一焊盤PD1_0以及外部I/O焊盤PD0的數據傳輸路徑。儘管圖9所示的半導體裝置20a的數據傳輸路徑已經參考圖10A、圖10B、圖11A和圖11B被公開，但是應該注意，上述數據傳輸路徑也可以類似地應用於圖8的半導體裝置20。例如，圖8的半導體裝置20不包括第一焊盤PD1_1~PD1_3和第一焊盤PD1_5~PD1_7、第一收發器TX1_1~TX1_3、第一收發器TX1_5~TX1_7、第一收發器RX1_1~RX1_3和第一收發器RX1_5~RX1_7以及開關SW2_1~SW2_3和開關SW2_5~SW2_7。因此，控制器CON2可以不產生第一傳輸致能信號TX1_EN<1：3,5：7>、第一接收致能信號RX1_EN<1：3,5：7>以及開關致能信號SW2_EN<1：3,5：7>。
圖12是圖示圖9的半導體裝置20a的消耗電流以及圖9的半導體裝置20a不包括開關SW2_0~SW2_7的比較示例的消耗電流的示圖。
參考圖12，在寫入操作WR期間，實施例的消耗電流約為1.2mA，而比較示例的消耗電流約為1.8mA。此外，在讀取操作RD期間，實施例的消耗電流約為1.3mA，而比較示例的消耗電流約為2mA。即，與比較示例相比，實施例的消耗電流減少約33%。因此，圖9的實施例在消耗電流方面優於比較示例。
從上述描述明顯的是，根據本發明的各種實施例的半導體裝置可以透過在數據傳輸期間減小負載來增大數據傳送速率，並且還可以減少操作電流。
本領域技術人員將理解，在不脫離本發明的精神和基本特徵的情況下，本發明可以以與本文所闡述的方式不同的其它具體方式來實現。因此，上述實施例在所有方面都被解釋為說明性的而非限制性的。本發明的範圍應由所附申請專利範圍及其合法等同物而不是上述描述來確定。此外，落入所附申請專利範圍的含義和等同範圍內的所有改變意在被包含在其中。此外，對於本領域技術人員明顯的是，在所附申請專利範圍中未明確彼此引用的不同申請專利範圍中的特徵可以作為本發明的修改實施例以不同的組合來呈現，或者在申請被提交以後，透過後續的修改被包括在新的權利要求中。
儘管已經描述了與本發明一致的若干說明性實施例，但是應當理解，本領域技術人員可以設計出許多其它修改和實施例，這些修改和實施例將落入本發明的原理的精神和範圍內。具體地，在本發明、附圖和所附申請專利範圍的範圍內的組成部件和/或佈置中可以進行許多變化和修改。除了組成部件和/或佈置的變化和修改之外，替代用途對本領域技術人員來說也是明顯的。
10:半導體裝置
100~800:晶片
1000:基底
BALL:焊料球
CID:晶片識別符號信號
CON1:控制器
L0~L6:線
PD0:外部輸入/輸出焊盤
PD1_0:第一焊盤
PD2_0~PD2_7:第二焊盤
RD:讀取命令
RX1_0:第一收發器
RX1_EN<0>:第一接收致能信號
RX2_EN<0：7>:第二接收致能信號
RX2_EN<0>~RX2_EN<7>:第二接收致能信號
RX2_0~RX2_7:第二收發器
SW1_EN<0>~SW1_EN<7>:開關致能信號
SW1_EN<0：7>:開關致能信號
SW1_0~SW1_7:開關
SW1:開關
TX1_0:第一收發器
TX1_EN<0>:第一傳輸致能信號
TX2_0~TX2_7:第二收發器
TX2_EN<0：7>:第二傳輸致能信號
TX2_EN<0>~TX2_EN<7>:第二傳輸致能信號

Claims (20)

  1. 一種半導體裝置，包括：多個晶片，每個晶片包括：晶片輸入/輸出(input/output,I/O)焊盤；收發器，被配置為回應於傳輸致能信號來執行傳輸操作或回應於接收致能信號來執行接收操作；以及開關，被配置為回應於開關致能信號來將晶片輸入/輸出焊盤耦接到收發器；至少一個線，被配置為耦接包含在所述多個晶片中的晶片輸入/輸出焊盤；以及控制器，被配置為回應於命令信號和晶片識別符號(chip identifier,ID)信號來產生傳輸致能信號、接收致能信號以及開關致能信號；其中，當該開關致能信號被致能於該等晶片中對應於該晶片識別符號的至少一該晶片時，該晶片輸入/輸出焊盤耦接該收發器。
  2. 如請求項1所述的半導體裝置，其中，所述多個晶片中的至少一個還包括：公共收發器，耦接到包含在對應晶片中的收發器，並且回應於公共傳輸致能信號來執行傳輸操作或回應於公共接收致能信號來執行接收操作；以及公共輸入/輸出焊盤，耦接到公共收發器，以及控制器，基於命令信號和晶片識別符號信號來產生公共傳輸致能信號和公共接收致能信號。
  3. 如請求項2所述的半導體裝置，其中： 當命令為用於將數據傳輸到所述多個晶片中的任意一個的命令時，控制器致能公共接收致能信號、在所述多個晶片之中係包含公共收發器的對應晶片中包含的開關的開關致能信號、在所述多個晶片之中係與晶片識別符號信號相對應的晶片中所包含的開關的開關致能信號以及包含在與晶片識別符號信號相對應的晶片中的收發器的接收致能信號。
  4. 如請求項2所述的半導體裝置，其中：當命令為用於傳輸來自所述多個晶片中的任意一個的數據的命令時，控制器致能所述多個晶片之中與晶片識別符號信號相對應的晶片中包含的收發器的傳輸致能信號、包含在與晶片識別符號信號相對應的晶片中的開關的開關致能信號、在所述多個晶片之中係包含公共收發器的對應晶片中包含的開關的開關致能信號以及公共傳輸致能信號。
  5. 如請求項2所述的半導體裝置，還包括：基底，被配置為包括外部焊盤，外部數據透過外部焊盤來傳輸，其中，公共輸入/輸出焊盤耦接在公共收發器與外部焊盤之間。
  6. 如請求項1所述的半導體裝置，其中，所述多個晶片之中的兩個相鄰晶片的晶片輸入/輸出焊盤透過線耦接。
  7. 如請求項1所述的半導體裝置，其中，包含在所述多個晶片中的開關包括傳送門。
  8. 如請求項1所述的半導體裝置，其中，包含在所述多個晶片的每個晶片中的開關為NMOS電晶體。
  9. 如請求項8所述的半導體裝置，其中： 當開關致能信號被致能時，具有比與施加到半導體裝置的數據的擺動寬度相對應的電壓高的電壓位準的電壓被施加到NMOS電晶體的閘極。
  10. 如請求項1所述的半導體裝置，其中：當命令為用於將數據傳輸到所述多個晶片中的任意一個的命令時，控制器致能在所述多個晶片之中係與晶片識別符號信號相對應的晶片中包含的開關的開關致能信號，並且致能包含在與晶片識別符號信號相對應的晶片中的收發器的接收致能信號。
  11. 如請求項10所述的半導體裝置，其中，控制器失能所述多個晶片之中的其餘晶片中包含的每個開關的開關致能信號。
  12. 如請求項1所述的半導體裝置，其中：當命令為用於傳輸來自所述多個晶片中的任意一個的數據的命令時，控制器致能在所述多個晶片之中係與晶片識別符號信號相對應的晶片中包含的開關的開關致能信號以及包含在與晶片識別符號信號相對應的晶片中的收發器的傳輸致能信號。
  13. 一種半導體裝置，包括：第一晶片，包括：公共收發器，被配置為回應於公共傳輸致能信號來執行傳輸操作或回應於公共接收致能信號來執行接收操作；第一收發器，被配置為回應於第一傳輸致能信號來執行傳輸操作或回應於第一接收致能信號來執行接收操作；以及開關，被配置為回應於開關致能信號來將公共收發器耦接到第一收發器；第二晶片，包括：透過線耦接到第一收發器的第二收發器，被配置為回應於第二傳輸致能信號來執行傳輸操作或回應於第二接收致能信號來執行接收操作；以及 控制器，被配置為回應於命令信號和晶片識別符號(chip identifier,ID)信號來產生公共傳輸致能信號、公共接收致能信號、第一傳輸致能信號、第一接收致能信號、開關致能信號、第二傳輸致能信號以及第二接收致能信號。
  14. 如請求項13所述的半導體裝置，還包括：基底，外部輸入/輸出(input/output,I/O)焊盤形成在其中，其中，第一晶片還包括耦接在公共收發器和外部輸入/輸出焊盤之間的公共輸入/輸出焊盤。
  15. 如請求項13所述的半導體裝置，其中：第一晶片還包括耦接到第一收發器的第一晶片輸入/輸出焊盤；以及第二晶片還包括耦接到第二收發器的第二晶片輸入/輸出焊盤，其中，第一晶片輸入/輸出焊盤透過線耦接到第二晶片輸入/輸出焊盤。
  16. 如請求項13所述的半導體裝置，其中：當命令為用於將數據傳輸到第一晶片和第二晶片中的任意一個的命令或用於傳輸來自第一晶片和第二晶片中的任意一個的數據的命令時，控制器致能開關致能信號。
  17. 如請求項16所述的半導體裝置，其中：當命令為用於將數據傳輸到第一晶片和第二晶片中的任意一個的命令時，控制器致能公共接收致能信號、開關致能信號以及第一接收致能信號和第二接收致能信號中回應於晶片識別符號信號而選中的一個。
  18. 如請求項16所述的半導體裝置，其中： 當命令為用於傳輸來自第一晶片和第二晶片中的任意一個的數據的命令時，控制器致能第一傳輸致能信號和第二傳輸致能信號中回應於晶片識別符號信號而選中的一個、開關致能信號以及公共傳輸致能信號。
  19. 如請求項13所述的半導體裝置，其中，開關為NMOS電晶體。
  20. 如請求項19所述的半導體裝置，其中，具有比與施加到半導體裝置的數據的擺動寬度相對應的電壓高的電壓位準的電壓被施加到NMOS電晶體的閘極。
TW106140178A 2017-01-31 2017-11-20 半導體裝置 TWI739956B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170013779A KR102615775B1 (ko) 2017-01-31 2017-01-31 반도체 장치
??10-2017-0013779 2017-01-31
KR10-2017-0013779 2017-01-31

Publications (2)

Publication Number Publication Date
TW201841338A TW201841338A (zh) 2018-11-16
TWI739956B true TWI739956B (zh) 2021-09-21

Family

ID=62980309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140178A TWI739956B (zh) 2017-01-31 2017-11-20 半導體裝置

Country Status (4)

Country Link
US (1) US10298285B2 (zh)
KR (1) KR102615775B1 (zh)
CN (1) CN108376549B (zh)
TW (1) TWI739956B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112260709B (zh) * 2019-07-03 2023-02-28 普罗斯通信技术（苏州）有限公司 一种poi功率回输装置及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040199786A1 (en) * 2002-12-02 2004-10-07 Walmsley Simon Robert Randomisation of the location of secret information on each of a series of integrated circuits
US20060126404A1 (en) * 2004-12-10 2006-06-15 Dong-Woo Sohn Low power multi-chip semiconductor memory device and chip enable method thereof
US20100225557A1 (en) * 2009-03-03 2010-09-09 Ahmadreza Rofougaran Method and system for an on-chip and/or an on-package transmit/receive switch and antenna
US8908450B1 (en) * 2014-07-21 2014-12-09 I'M Intelligent Memory Limited Double capacity computer memory device
TW201530756A (zh) * 2014-01-06 2015-08-01 三星電子股份有限公司 使用空穴來分佈導電圖案化殘留物以製造半導體元件的方法以及使用該方法製造的元件
TW201541568A (zh) * 2014-04-18 2015-11-01 Sk Hynix Inc 半導體封裝和製造其之方法
TW201620119A (zh) * 2014-11-19 2016-06-01 三星電子股份有限公司 半導體裝置
TW201622092A (zh) * 2014-12-15 2016-06-16 愛思開海力士有限公司 包含複數個堆疊晶片之半導體封裝
TW201636627A (zh) * 2015-01-15 2016-10-16 高通公司 三維積體電路
TW201701469A (zh) * 2015-04-14 2017-01-01 三星電子股份有限公司 半導體裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717440A (en) * 1986-10-06 1998-02-10 Hitachi, Ltd. Graphic processing having apparatus for outputting FIFO vacant information
US5965902A (en) * 1995-09-19 1999-10-12 Micron Technology Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
CN1137492C (zh) * 1997-02-17 2004-02-04 株式会社日立制作所 半导体集成电路器件
US6717429B2 (en) * 2000-06-30 2004-04-06 Texas Instruments Incorporated IC having comparator inputs connected to core circuitry and output pad
KR100624960B1 (ko) * 2004-10-05 2006-09-15 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7904639B2 (en) * 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
KR101471554B1 (ko) * 2007-07-23 2014-12-11 삼성전자주식회사 파워 업시 피크 전류를 줄이는 멀티칩 패키지
JP5310439B2 (ja) * 2009-09-18 2013-10-09 ソニー株式会社 半導体メモリデバイスおよびチップ積層型の半導体デバイス
KR102046890B1 (ko) * 2013-06-20 2019-11-21 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR102026979B1 (ko) 2014-04-18 2019-09-30 에스케이하이닉스 주식회사 반도체 칩 적층 패키지
KR102301573B1 (ko) 2014-06-05 2021-09-10 삼성전자주식회사 반도체 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040199786A1 (en) * 2002-12-02 2004-10-07 Walmsley Simon Robert Randomisation of the location of secret information on each of a series of integrated circuits
US20060126404A1 (en) * 2004-12-10 2006-06-15 Dong-Woo Sohn Low power multi-chip semiconductor memory device and chip enable method thereof
US20100225557A1 (en) * 2009-03-03 2010-09-09 Ahmadreza Rofougaran Method and system for an on-chip and/or an on-package transmit/receive switch and antenna
TW201530756A (zh) * 2014-01-06 2015-08-01 三星電子股份有限公司 使用空穴來分佈導電圖案化殘留物以製造半導體元件的方法以及使用該方法製造的元件
TW201541568A (zh) * 2014-04-18 2015-11-01 Sk Hynix Inc 半導體封裝和製造其之方法
US8908450B1 (en) * 2014-07-21 2014-12-09 I'M Intelligent Memory Limited Double capacity computer memory device
TW201620119A (zh) * 2014-11-19 2016-06-01 三星電子股份有限公司 半導體裝置
TW201622092A (zh) * 2014-12-15 2016-06-16 愛思開海力士有限公司 包含複數個堆疊晶片之半導體封裝
TW201636627A (zh) * 2015-01-15 2016-10-16 高通公司 三維積體電路
TW201701469A (zh) * 2015-04-14 2017-01-01 三星電子股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US20180219572A1 (en) 2018-08-02
KR102615775B1 (ko) 2023-12-20
TW201841338A (zh) 2018-11-16
CN108376549B (zh) 2021-10-08
US10298285B2 (en) 2019-05-21
KR20180089109A (ko) 2018-08-08
CN108376549A (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
US8837191B2 (en) Semiconductor apparatus
US11693801B2 (en) Stacked semiconductor device assembly in computer system
JP4205553B2 (ja) メモリモジュール及びメモリシステム
US8901747B2 (en) Semiconductor chip layout
US10615126B2 (en) Semiconductor apparatus and memory system
US8174860B2 (en) Semiconductor memory device having improved voltage transmission path and driving method thereof
US9356000B2 (en) Semiconductor integrated circuit and semiconductor system with the same
TWI739956B (zh) 半導體裝置
US9576936B2 (en) Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus
US8350374B2 (en) Multi-chip package including chip address circuit
US9940979B2 (en) Semiconductor device including a redistribution layer
US8890332B2 (en) Semiconductor chip layout with staggered Tx and Tx data lines
US9224682B2 (en) Semiconductor device
US9443826B2 (en) Stack package and reduction of standby current
US6765302B2 (en) Semiconductor module having a configurable data width of an output bus, and a housing configuration having a semiconductor module
US20230112669A1 (en) Semiconductor integrated circuit
JP2008097814A (ja) 積層メモリ、メモリモジュール及びメモリシステム
KR20120054232A (ko) 반도체 메모리 장치