CN108376549B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108376549B
CN108376549B CN201710771486.2A CN201710771486A CN108376549B CN 108376549 B CN108376549 B CN 108376549B CN 201710771486 A CN201710771486 A CN 201710771486A CN 108376549 B CN108376549 B CN 108376549B
Authority
CN
China
Prior art keywords
chip
enable signal
semiconductor device
signal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710771486.2A
Other languages
English (en)
Other versions
CN108376549A (zh
Inventor
李性柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108376549A publication Critical patent/CN108376549A/zh
Application granted granted Critical
Publication of CN108376549B publication Critical patent/CN108376549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括多个芯片、至少一个线以及控制器。每个芯片包括：芯片输入/输出(I/O)焊盘；收发器，被配置为响应于传输使能信号来执行传输操作或响应于接收使能信号来执行接收操作；以及开关，被配置为响应于开关使能信号来将芯片输入/输出(I/O)焊盘耦接到收发器。至少一个线被配置为耦接包含在多个芯片中的芯片输入/输出(I/O)焊盘。控制器响应于命令信号和芯片标识符(ID)信号来产生传输使能信号、接收使能信号以及开关使能信号。

Description

半导体器件
相关申请的交叉引用
本申请要求2017年1月31日提交的申请号为10-2017-0013779的韩国专利申请的优先权，其公开通过引用整体合并于此。
技术领域
本公开的实施例涉及半导体器件，更具体地，涉及用于包含在包括多个芯片的半导体器件中的输入/输出(I/O)焊盘的连接结构的技术。
背景技术
近来，随着半导体工业的快速发展和用户需求数量的增加，电子产品已被开发出来以实现具有较小尺寸和较轻重量的产品。为了满足这些要求，已经使用了各种技术。一种这样的技术是将多个半导体芯片集成到一个封装体中的多芯片封装体(MCP)技术。MCP技术比使用每个封装体具有单个半导体芯片的多个封装体的旧技术更有利于实现较小尺寸和较轻的产品。
包含在多芯片封装体(MCP)中的多个半导体芯片可以通过一个或更多个外部输入/输出(I/O)焊盘来输入/输出数据。为此，包含在每个半导体芯片中的芯片I/O焊盘必须耦接到外部I/O焊盘。
然而，当从某一半导体芯片观察时，与另一个半导体芯片的连接可能在数据传输期间引起噪声，可能限制数据传送速率，以及可能导致电流流入另一个半导体芯片，从而导致电流增加。
发明内容
本公开的各种实施例涉及提供一种基本上消除由于相关技术的限制和缺点而引起的一个或更多个问题的半导体器件。
本公开的实施例涉及一种通过分离被配置为不传输数据的半导体芯片的连接来减小负载从而减少操作电流的技术。
根据本公开的一个实施例，一种半导体器件包括：多个芯片，每个芯片包括芯片输入/输出(I/O)焊盘、被配置为响应于传输使能信号来执行传输操作或响应于接收使能信号来执行接收操作的收发器以及被配置为响应于开关使能信号来将芯片输入/输出(I/O)焊盘耦接到收发器的开关；至少一个线，被配置为耦接包含在多个芯片中的芯片输入/输出(I/O)焊盘；以及控制器，被配置为响应于命令信号和芯片标识符(ID)信号来产生传输使能信号、接收使能信号以及开关使能信号。
根据本公开的另一个实施例，半导体器件包括：第一芯片，包括：公共收发器，被配置为响应于公共传输使能信号来执行传输操作或响应于公共接收使能信号来执行接收操作；第一收发器，被配置为响应于第一传输使能信号来执行传输操作或响应于第一接收使能信号来执行接收操作；以及开关，被配置为响应于开关使能信号来将公共收发器耦接到第一收发器；第二芯片，包括：通过线耦接到第一收发器的第二收发器，被配置为响应于第二传输使能信号来执行传输操作或响应于第二接收使能信号来执行接收操作；以及控制器，被配置为响应于命令信号和芯片标识符(ID)信号来产生公共传输使能信号、公共接收使能信号、第一传输使能信号、第一接收使能信号、开关使能信号、第二传输使能信号以及第二接收使能信号。
应当理解，本公开的上面一般性描述和下面详细描述都是示例性和说明性的，意在提供对要求保护的本发明的进一步解释。
附图说明
当结合附图考虑时，通过参考以下详细描述，本公开的上述和其它特征以及优点将变得明显，其中：
图1是图示根据本公开的实施例的半导体器件的示意图。
图2是图示根据本公开的实施例的半导体器件的示意图。
图3A是图示当写入命令和与第一芯片相对应的芯片ID信号被提供给图2的半导体器件时形成的数据传输路径的示意图。
图3B是图示当写入命令和与第八芯片相对应的芯片ID信号被提供给图2的半导体器件时形成的数据传输路径的示意图。
图4A是图示当读取命令和与第一芯片相对应的芯片ID信号被提供给图2的半导体器件时形成的数据传输路径的示意图。
图4B是图示当读取命令和与第八芯片相对应的芯片ID信号被提供给图2的半导体器件时形成的数据传输路径的示意图。
图5是图示根据图3B和图4B的实施例的图2所示的半导体器件的等效电路的电路图。
图6A是图示根据比较示例的半导体器件和半导体器件的波形的示意图。
图6B至图6D是图示根据本公开的实施例的半导体器件和半导体器件的波形的视图。
图7A和图7B图示当由第五芯片接收数据时输入到包含在第五芯片中的第二焊盘的数据的波形以及通过包含在第五芯片中的第二接收器的数据的波形。
图8是图示根据本公开的实施例的半导体器件的示意图。
图9是图示根据本公开的实施例的半导体器件的示意图。
图10A是图示当写入命令和与第一芯片相对应的芯片ID信号被提供给图9所示的半导体器件时形成的数据传输路径的示意图。
图10B是图示当写入命令和与第四芯片相对应的芯片ID信号被提供给图9所示的半导体器件时形成的数据传输路径的示意图。
图11A是图示当读取命令和与第一芯片相对应的芯片ID信号被提供给图9所示的半导体器件时形成的数据传输路径的示意图。
图11B是图示当读取命令和与第四芯片相对应的芯片ID信号被提供给图9所示的半导体器件时形成的数据传输路径的示意图。
图12是图示比较示例的消耗电流以及本公开的实施例的消耗电流的示图。
具体实施方式
现在将参考本公开的实施例进行详细描述，在附图中示出了本公开的实施例的示例。只要可能，在整个附图中将使用相同的附图标记来指代相同或相似的部件。
应注意，附图是简化的示意图，因此不一定按比例绘制。在一些情况下，附图的各个部分可能已经被夸大，以便更清楚地图示所示实施例的某些特征。
还应注意，在下面的描述中，为了便于理解本发明，阐述了具体细节，然而，本发明可以在没有这些具体细节中的一些的情况下被实施。而且，应注意，众所周知的结构和/或过程可能仅仅被简要描述或者根本不被描述，以避免本公开与不必要的众所周知的细节混淆。
还应注意，在一些情况下，对相关领域的技术人员明显的是，关于一个实施例描述的元件(也称为特征)可以单独使用或与另一个实施例的其他元件组合使用，除非另外具体说明。
图1是图示根据本公开的实施例的半导体器件10的示意图。
参考图1，半导体器件10可以包括衬底1000、形成在衬底1000之上以将数据传输到外部设备(未示出)/从外部设备(未示出)接收数据的外部输入/输出(I/O)焊盘PD0、多个芯片(即第一芯片至第八芯片)100至800、线L0至L6以及控制器CON1。
尽管为了便于描述，假设图1的半导体器件10包括8个芯片100至800，但是包含在半导体器件10中的芯片的数量不限于此。另外，尽管为了便于描述，假设图1所示的多个芯片100至800垂直层叠，但是本公开的范围或精神不限于此。例如，多个芯片100至800可以沿水平方向布置。
第一芯片100可以包括第一焊盘PD1_0、第一收发器(公共收发器)TX1_0和RX1_0、第二焊盘PD2_0、开关SW1_0以及第二收发器TX2_0和RX2_0。第二芯片200至第八芯片800可以分别包括第二焊盘PD2_1至PD2_7、开关SW1_1至SW1_7以及第二收发器TX2_1至TX2_7和RX2_1至RX2_7。外部I/O焊盘PD0可以耦接到焊料球BALL。半导体器件10可以通过焊料球BALL耦接到外部设备。
下面将描述包含在第一芯片100中的组成元件的连接关系。在第一芯片100中，第一焊盘PD1_0可以耦接到外部I/O焊盘PD0。第一收发器TX1_0和RX1_0可以耦接到第一焊盘PD1_0。第二收发器TX2_0和RX2_0可以耦接到第一收发器TX1_0和RX1_0。第二收发器TX2_0和RX2_0可以通过开关SW1_0耦接到第二焊盘PD2_0。第二收发器TX2_0和RX2_0可以通过开关SW1_0将第一芯片100的内部数据传输到第二焊盘PD2_0，或者可以接收通过开关SW1_0传输到第一芯片100的数据。
在第二芯片200至第八芯片800中，第二收发器TX2_1至TX2_7和RX2_1至RX2_7可以通过开关SW1_1至SW1_7分别耦接到第二焊盘PD2_1至PD2_7。第二收发器TX2_1至TX2_7和RX2_1至RX2_7可以通过开关SW1_1至SW1_7将第二芯片200至第八芯片800的内部数据传输到第二焊盘PD2_1至PD2_7，或者可以分别接收通过开关SW1_1至SW1_7传输到第二芯片200至第八芯片800的数据。
两个相邻的第二焊盘PD2_0至PD2_7可以通过线L0至L6中的对应一个耦接。即，第一芯片100的第二焊盘PD2_0可以通过线L0耦接到第二芯片200的第二焊盘PD2_1，且第二芯片200的第二焊盘PD2_1可以通过线L1耦接到第三芯片300的第二焊盘PD2_2。以这种方式，第七芯片700的第二焊盘PD2_6可以通过线L6耦接到第八芯片800的第二焊盘PD2_7。
在接收到命令(例如，读取命令RD或写入命令WT)和芯片标识符(ID)信号CID时，控制器CON1可以产生第一传输使能信号TX1_EN<0>、第一接收使能信号RX1_EN<0>、第二传输使能信号TX2_EN<0:7>、第二接收使能信号RX2_EN<0:7>以及开关使能信号SW1_EN<0:7>。第一传输使能信号TX1_EN<0>可以使能第一芯片100的第一收发器TX1_0和RX1_0中包含的第一发射器TX1_0，而第一接收使能信号RX1_EN<0>可以使能第一芯片100的第一收发器TX1_0和RX1_0中包含的第一接收器RX1_0。第二传输使能信号TX2_EN<0:7>可以使能第一芯片100至第八芯片800的第二收发器TX2_0至TX2_7和RX2_0至RX2_7中分别包含的第二发射器TX2_0至TX2_7，而第二接收使能信号RX2_EN<0:7>可以使能第一芯片100至第八芯片800的第二收发器TX2_0至TX2_7和RX2_0至RX2_7中分别包含的第二接收器RX2_0至RX2_7。另外，开关使能信号SW1_EN<0:7>可以使能分别包含在第一芯片100至第八芯片800中的开关SW1_0至SW1_7。
在接收到用于将数据传输到半导体器件10的命令(例如，写入命令WT)和芯片ID信号CID时，控制器CON1可以使能第一接收使能信号RX1_EN<0>、与芯片ID信号CID相对应的芯片100至800中的至少一个的第二接收使能信号RX2_EN<0>至RX2_EN<7>中的至少一个以及开关使能信号SW1_EN<0>至SW1_EN<7>中的至少一个，然后可以禁止其余的信号。此外，在接收到用于从半导体器件10输出数据的命令(例如，读取命令RD)和芯片ID信号CID时，控制器CON1可以使能第一传输使能信号TX1_EN<0>、与芯片ID信号CID相对应的芯片100至800中的至少一个的第二传输使能信号TX2_EN<0>至TX2_EN<7>中的至少一个以及开关使能信号SW1_EN<0>至SW1_EN<7>中的至少一个，然后可以禁止其余的信号。即，在接收到命令和芯片ID信号CID时，控制器CON1可以产生控制信号，以形成范围从与芯片ID信号CID相对应的芯片100到800中的任意一个的第二收发器到包含在第一芯片100中的第一收发器TX1_0和RX1_0的数据传输路径。
尽管为了便于描述，图1的控制器CON1形成在衬底1000之上，但是本公开的范围或精神不限于此。例如，控制器CON1可以形成在第一芯片100中。可选地，控制器CON1也可以根据需要形成在第二芯片200至第八芯片800的任意一个中。
图2是图示根据本公开的实施例的半导体器件10a的示意图。
参考图1和图2，与图1的半导体器件10相比，半导体器件10a还可以包括包含在第二芯片200至第八芯片800中的第一焊盘PD1_1至PD1_7以及第一收发器TX1_1至TX1_7和RX1_1至RX1_7。为了便于半导体制造，包含在半导体器件10a中的多个芯片100至800可以包括与图1的组成元件相同的组成元件。因此，如图2所示，与第一焊盘PD1_0相对应的第一焊盘PD1_1至PD1_7和与第一收发器TX1_0和RX1_0相对应的第一收发器TX1_1至TX1_7和RX1_1至RX1_7不仅可以形成在第一芯片100中，而且可以形成在第二芯片200至第八芯片800中。在这种情况下，由于数据可以通过第二收发器TX2_1至TX2_7和RX2_1至RX2_7而被接收到第二芯片200至第八芯片800或从第二芯片200至第八芯片800传输，因此第一收发器TX1_1至TX1_7和RX1_1至RX1_7不需要操作。因此，控制器CON1a还可以产生第一传输使能信号TX1_EN<1:7>和第一接收使能信号RX1_EN<1:7>，以便不操作第一收发器TX1_1至TX1_7和RX1_1至RX1_7。换言之，控制器CON1a可以禁止第一传输使能信号TX1_EN<1:7>和第一接收使能信号RX1_EN<1:7>，并且可以不操作第一收发器TX1_1至TX1_7和RX1_1至RX1_7。
可选地，为了不操作第一收发器TX1_1至TX1_7和RX1_1至RX1_7，熔丝(例如，金属熔丝或电熔丝(E熔丝))可以设置在第一收发器TX1_1至TX1_7和RX1_1至RX1_7与第二收发器TX2_1至TX2_7和RX2_1至RX2_7之间，并且只有包含在第二芯片200至第八芯片800中的熔丝可以被熔断或切断。因此，第二收发器TX2_1至TX2_7和RX2_1至RX2_7可以与第一收发器TX1_1至TX1_7和RX1_1至RX1_7分离，使得第二收发器TX2_1至TX2_7和RX2_1至RX2_7可以不操作。
图3A是图示当写入命令WT和与第一芯片100相对应的芯片ID信号CID被提供给图2的半导体器件10a时形成的数据传输路径的示意图。
参考图2和图3A，在接收到写入命令WT和与第一芯片100相对应的芯片ID信号CID时，控制器CON1a可以使能第一接收使能信号RX1_EN<0>、第二接收使能信号RX2_EN<0>以及开关使能信号SW1_EN<0>，并且可以禁止其余的信号。因此，如图3A所示，可以形成依次通过外部I/O焊盘PD0、包含在第一芯片100中的第一焊盘PD1_0、包含在第一芯片100中的第一接收器RX1_0以及包含在第一芯片100中的第二接收器RX2_0的数据传输路径。在这种情况下，由于当芯片ID信号CID对应于第一芯片100时，第一芯片100的第一接收器RX1_0耦接到第一芯片100的第二接收器RX2_0，因此数据可以从第一芯片100的第一接收器RX1_0传送到第一芯片100的第二接收器RX2_0。因此，开关使能信号SW1_EN<0>可以不被使能。换言之，不需要使能开关使能信号SW1_EN<0>，且使能开关使能信号SW1_EN<0>和不使能开关使能信号SW1_EN<0>都是可能的。
图3B是图示当写入命令WT和与第八芯片800相对应的芯片ID信号CID被提供给图2的半导体器件10a时形成的数据传输路径的示意图。
参考图2和图3B，在接收到写入命令WT和与第八芯片800相对应的芯片ID信号CID时，控制器CON1a可以使能第一接收使能信号RX1_EN<0>、开关使能信号SW1_EN<0>、开关使能信号SW1_EN<7>以及第二接收使能信号RX2_EN<7>。因此，如图3B所示，可以形成依次通过外部I/O焊盘PD0、包含在第一芯片100中的第一焊盘PD1_0、包含在第一芯片100中的第一接收器RX1_0、第一芯片100中的开关SW1_0、第一芯片100中第二焊盘PD2_0、线L0至L6、第八芯片800中的开关SW1_7以及包含在第八芯片800中的第二接收器RX1_7的数据传输路径。
图4A是图示当读取命令RD和与第一芯片100相对应的芯片ID信号CID被提供给图2的半导体器件10a时形成的数据传输路径的示意图。
参考图2和图4A，在接收到读取命令RD和与第一芯片100相对应的芯片ID信号CID时，控制器CON1a可以使能第一传输使能信号TX1_EN<0>、第二传输使能信号TX2_EN<0>以及开关使能信号SW1_EN<0>，并且可以禁止其余的信号。因此，如图4A所示，可以形成依次通过第一芯片100的第二发射器TX2_0、第一芯片100的第一发射器TX1_0、第一芯片100的第一焊盘PD1_0以及外部I/O焊盘PD0的数据传输路径。
在这种情况下，当芯片ID信号CID对应于第一芯片100时，第一芯片100的第一发射器TX1_0耦接到第一芯片100的第二发射器TX2_0，使得数据可以从第一芯片100第二发射器TX2_0传送到第一芯片100的第一发射器TX1_0。结果，开关使能信号SW1_EN<0>可以不被使能。
图4B是图示当读取命令RD和与第八芯片800相对应的芯片ID信号CID被提供给图2的半导体器件10a时形成的数据传输路径的示意图。
参考图2和图4B，在接收到读取命令RD和与第八芯片800相对应的芯片ID信号CID时，控制器CON1a可以使能第一传输使能信号TX1_EN<0>、第二传输使能信号TX2_EN<7>、开关使能信号SW1_EN<0>以及开关使能信号SW1_EN<7>。因此，如图4B所示，可以形成依次通过第八芯片800的第二发射器TX2_7、第一芯片100的第一发射器TX1_0、第一芯片100的第一焊盘PD1_0以及外部I/O焊盘PD0的数据传输路径。
尽管图2的半导体器件10a的数据传输路径已经参考图3A、图3B、图4A和图4B被示例性公开，但是图2的数据传输路径也可以类似地应用于图10的半导体器件10。例如，图1的半导体器件10可以不包括第一焊盘PD1_1至PD1_7以及第一收发器TX1_1至TX1_7和RX1_1至RX1_7。因此，控制器CON1可以不产生控制上述组成元件所需的第一传输使能信号TX1_EN<1:7>和第一接收使能信号RX1_EN<1:7>。
图5是图示在图3B和图4B的实施例中使用的图2所示的半导体器件10a的等效电路的电路图。
参考图2和图5，在图2的半导体器件10a中，各个芯片100至800的第一收发器TX1_0至TX1_7、RX1_0和RX1_7可以用电容器C1来代替，第二收发器TX2_0至TX2_7、RX2_0和RX2_7可以用电容器C2来代替，第二焊盘PD2_0至PD2_7可以用电容器Cpd来代替，以及线L0至L6可以用电容器CL、电感器LL和电阻器RL来代替。数据可以被输入到第八芯片800(如图3B所示)，或者数据可以从第八芯片800输出(如图4B所示)，使得开关SW1_0和开关SW1_7可以被导通。
参考图5，根据本公开的实施例，被配置为传输数据的第八芯片800的第一收发器TX1_7和RX1_7以及第二收发器TX2_7和RX2_7可以通过开关SW1_0至SW1_7耦接到第一芯片100的第一收发器TX1_0和RX1_0以及第二收发器TX2_0和RX2_0，而其余芯片200至700的第一收发器TX1_1至TX1_6和RX1_1至RX1_6可以与第二收发器TX2_1至TX2_6和RX2_1至RX2_6分离。因此，在数据传输期间，与芯片200至700的第一收发器TX1_1至TX1_6和RX1_1至RX1_6以及第二收发器TX2_1至TX2_6和RX2_1至RX2_6相对应的电容器C1和C2彼此分离，从而减少整个负载。
图6A是图示半导体器件和半导体器件的波形的示意图。图6B至图6D是图示半导体器件和半导体器件的波形的视图。在图2的半导体器件10a中，图6A、图6B、图6C和图6D的上部可以指代第一芯片100至第八芯片800的第一焊盘PD1_0至PD1_7(由PD1表示)，可以指代第一收发器TX1_0至TX1_7(由TX1表示)和RX1_0至RX1_7(由RX1表示)，可以指代第二焊盘PD2_0至PD2_7(由PD2表示)，可以指代开关SW1_0至SW1_7(由SW1表示)，以及可以指代第二收发器TX2_0至TX2_7(由TX2表示)和RX2_0至RX2_7(由RX2表示)。
图6A图示在图2的半导体器件10a中不包含开关SW1_0至SW1_7的示例性情况。在这种情况下，如图6A的下部所示，尽管具有VDD/2的幅值并在接地电压VSS与电源电压VDD之间摆动的数据被输入到半导体器件10a，但是第二焊盘PD2的摆动宽度可以小于电源电压VDD。
图6B图示根据本公开的实施例的在半导体器件10a中包含开关SW1_0至SW1_7(由SW1表示)的示例性情况。在图6B中，开关SW1通过使用包括并联耦接的PMOS晶体管和NMOS晶体管的传输门来实现。如图6B的下部所示，可以认识到，与图6A相比，整个负载被减小，并且传送门的输入数据IN和输出数据OUT之间的摆动宽度大致增加到电源电压VDD。
然而，在尺寸上PMOS晶体管通常大于NMOS晶体管。因此，当数据被输入到半导体器件时，传输门被用作负载，使得传输门的输入数据IN和输出数据OUT的上升时间或下降时间可以如图6B的下部所示地增加。
图6C图示图1的开关SW1_0至SW1_7仅由NMOS晶体管组成的示例性情况。如图6C的上部所示，开关SW1可以被实现为NMOS晶体管。在这种情况下，整个负载被减少。结果，如图6C的下部所示，可以认识到，与图6B的下部相比，输入数据IN和输出数据OUT的上升时间和下降时间被减小。
然而，如图6C所示，当在用作开关SW1_0至SW1_7中的每个开关的NMOS晶体管中使用的输入数据IN的幅值比电压电平(VDD-VT)高并且电源电压VDD被施加到NMOS晶体管的栅极时，输出数据OUT的幅值被限制在电压电平(VDD-VT)。
图6D图示具有比电源电压VDD高的电压电平的高电压VDDY被输入到用作开关SW1_0至SW1_7中的每个开关的NMOS晶体管的栅极的示例性情况。
参考图6D，可以认识到，NMOS晶体管的输出数据OUT的幅值不限于电压电平(VDD-VT)，而是增加到电源电压VDD。即，根据本公开的实施例，由于具有比输入数据IN的电压电平高的电压电平的高电压VDDY被输入到NMOS晶体管的栅极，因此输出数据OUT的电压电平增加。
图7A和图7B图示当由第五芯片500接收数据时输入到包含在第五芯片500中的第二焊盘PD2_4的数据的波形，并且图示通过包含在第五芯片500中的第二接收器RX2_4的数据的波形。图7A图示在半导体器件10a中不包含开关SW1_0至SW1_7的比较示例，而图7B图示图2的半导体器件10a包括开关SW1_0至SW1_7的示例性实施例。
参考图7A和图7B，假设数据以1600Mbps来传输，图7A中的比较示例示出了信号眼的宽度为519ps且信号眼的高度为659mV，图7B中的示例性实施例示出了信号眼的宽度增加到549ps且信号眼的高度增加到922mV。此外，图7A中的比较示例具有43.1％的占空比，图7B中的示例性实施例的占空比增加到47.3％。
假设数据以1866Mbps来传输，图7A中的比较示例示出了信号眼的宽度为408ps且信号眼的高度为550mV，图7B中的示例性实施例示出了信号眼的宽度增加到464ps且信号眼的高度增加到883mV。此外，图7A中的比较示例具有39.8％的占空比，图7B中的示例性实施例的占空比增加到46.4％。
假设以2133Mps传输数据，图7A中的比较示例不能测量信号眼的大小，图7B中的示例性实施例示出了信号眼的宽度被测量为365ps且信号眼的高度被测量为815mV。此外，图7A中的比较示例具有32.5％的占空比，图7B中的示例性实施例的占空比增加到45.1％。
图8是图示根据本公开的实施例的半导体器件20的示意图。
参考图8，半导体器件20与图1的半导体器件10基本上相同。然而，图1的半导体器件10的开关SW1_0至SW1_7设置在第二焊盘PD2_0至PD2_7与第二收发器TX2_0至TX2_7和RX2_0至RX2_7之间。相反，图8的半导体器件20可以包括设置在第一芯片100中的第一收发器TX1_0和RX1_0与第二收发器TX2_0和RX2_0之间的开关SW2_0，可以包括第五芯片500中的第一收发器TX1_4和RX1_4，以及还可以包括设置在第五芯片500中的第一收发器TX1_4和RX1_4与第二收发器TX2_4和RX2_4之间的开关SW2_4。此外，在图1的半导体器件10中使用的第一芯片100至第八芯片800中包含的第二焊盘PD2_0至PD2_7通过线L0至L6互连，在图8的半导体器件20中使用的第一芯片100至第四芯片400中包含的第二焊盘PD2_0至PD2_3通过线L0至L2互连，以及第五芯片500至第八芯片800中包含的第二焊盘PD2_4至PD2_7通过线L4至L6互连。图8的线L3可以将外部I/O焊盘PD0耦接到包含在第五芯片500中的第一焊盘PD1_4。
在接收到命令(例如，读取命令RD或写入命令WT)和芯片ID信号CID时，控制器CON2可以产生第一传输使能信号TX1_EN<0>和TX1_EN<4>、第一接收使能信号RX1_EN<0>和RX1_EN<4>、第二传输使能信号TX2_EN<0:7>、第二接收使能信号RX2_EN<0:7>以及开关使能信号SW2_EN<0>和SW2_EN<4>。第一传输使能信号TX1_EN<0>和TX1_EN<4>可以使能分别包含在第一芯片100和第五芯片500中的第一发射器TX1_0和TX1_4，且第一接收使能信号RX1_EN<0>和RX1_EN<4>可以使能分别包含在第一芯片100和第五芯片500中的第一接收器RX1_0和RX1_4。此外，第二传输使能信号TX2_EN<0:7>可以使能分别包含在第一芯片100至第八芯片800中的第二发射器TX2_0至TX2_7，且第二接收使能信号RX2_EN<0:7>可以使能分别包含在第一芯片100至第八芯片800中的第二接收器RX2_0至RX2_7。此外，开关使能信号SW2_EN<0>和SW2_EN<4>可以使能分别包含在第一芯片100和第五芯片500中的开关SW2_0和SW2_4。
参考图8，在接收到用于将数据输入到半导体器件20的命令(例如，写入命令WT)和芯片ID信号CID时，控制器CON2可以使能第一接收使能信号RX1_EN<0>、开关使能信号SW2_EN<0>以及与芯片ID信号CID相对应的芯片100至400中的至少一个的第二接收使能信号RX2_EN<0>至RX2_EN<3>中的至少一个。可选地，控制器CON2可以使能第一接收使能信号RX1_EN<4>、开关使能信号SW2_EN<4>以及与芯片ID信号CID相对应的芯片500至800中的至少一个的第二接收使能信号RX2_EN<4>至RX2_EN<7>中的至少一个。此外，在接收到用于从半导体器件20输出数据的命令(例如，读取命令RD)和芯片ID信号CID时，控制器CON2可以使能第二传输使能信号TX2_EN<0>至TX2_EN<3>中的至少一个、开关使能信号SW2_EN<0>以及第一传输使能信号TX1_EN<0>，或者可以使能第二传输使能信号TX2_EN<4>至TX2_EN<7>中的至少一个、开关使能信号SW2_EN<4>以及第一传输使能信号TX1_EN<4>。即，在接收到命令(例如，写入命令WT或读取命令RD)和芯片ID信号CID时，当芯片ID信号CID对应于第一芯片100至第四芯片400时，控制器CON2可以产生控制信号，以便形成范围从与芯片ID信号CID相对应的芯片100到400之中的任意一个第二收发器到包含在第一芯片100中的第一收发器TX1_0和RX1_0的数据传输路径。
图9是图示根据本公开的实施例的半导体器件20a的示意图。
与图8的半导体器件20相比，图9所示的半导体器件20a还可以包括第一焊盘PD1_1至PD1_3和PD1_5至PD1_7、第一收发器TX1_1至TX1_3、TX1_5至TX1_7、RX1_1至RX1_3和RX1_5至RX1_7以及包含在第二芯片200至第四芯片400中的开关SW2_1至SW2_3和包含在第六芯片600至第八芯片800中的开关SW2_5至SW2_7。为了便于半导体制造，包含在半导体器件20a中的多个芯片100至800可以包括相同的组成元件。因此，如图9所示，不仅与第一焊盘PD1_0和PD1_4相对应的第一焊盘PD1_1至PD1_3和PD1_5至PD1_7，而且与第一收发器TX1_0、TX1_4、RX1_0和RX1_4相对应的第一收发器TX1_1至TX1_3、TX1_5至TX1_7、RX1_1至RX1_3和RX1_5至RX1_7不仅可以形成在第一芯片100和第五芯片500中，而且可以形成在第二芯片200至第四芯片400和第六芯片600至第八芯片800中。在这种情况下，如上所述，数据可以通过第二收发器TX2_1至TX2_3、TX2_5至TX2_7、RX2_1至RX2_3以及RX2_5至RX2_7而被接收到第二芯片200至第四芯片400和第六芯片600至第八芯片800或者从第二芯片200至第四芯片400和第六芯片600至第八芯片800传输，使得第一收发器TX1_1至TX1_3、TX1_5至TX1_7、RX1_1至RX1_3和RX1_5至RX1_7不需要操作。因此，控制器CON2a还可以产生被配置为不操作第一收发器TX1_1至TX1_3、TX1_5至TX1_7、RX1_1至RX1_3和RX1_5至RX1_7的控制信号。作为控制信号的示例，控制器CON2a还可以产生第一传输使能信号TX1_EN<1:3,5:7>、第一接收使能信号RX1_EN<1:3,5:7>以及开关使能信号SW2_EN<1:3,5:7>。即，控制器CON2a可以禁止第一传输使能信号TX1_EN<1:3,5:7>、第一接收使能信号RX1_EN<1:3,5:7>以及开关使能信号SW2_EN<1:3,5:7>，使得第一收发器TX1_1至TX1_3、TX1_5至TX1_7、RX1_1至RX1_3以及RX1_5至RX1_7可以不被操作。
为了不操作第一收发器TX1_1至TX1_3、RX1_1至RX1_3、TX1_5至TX1_7和RX1_5至RX1_7，尽管为了便于描述，第一传输使能信号TX1_EN<1:3,5:7>、第一接收使能信号RX1_EN<1:3,5:7>以及开关使能信号SW2_EN<1:3,5:7>未被禁止，但是控制器CON2a也可以仅禁止开关使能信号SW2_EN<1:3,5:7>。由于开关使能信号SW2_EN<1:3,5:7>被禁止，因此第一收发器TX1_1至TX1_3、TX1_5至TX1_7、RX1_1至RX1_3和RX1_5至RX1_7与第二收发器TX2_1至TX2_3、RX2_1至RX2_3、TX2_5至TX2_7和RX2_5至RX2_7分离。可选地，可以仅禁止第一传输使能信号TX1_EN<1:3,5:7>和第一接收使能信号RX1_EN<1:3,5:7>。
图10A是图示当写入命令WT和与第一芯片100相对应的芯片ID信号CID被提供给图9所示的半导体器件20a时形成的数据传输路径的示意图。
参考图9和图10A，在接收到写入命令WT和与第一芯片100相对应的芯片ID信号CID时，控制器CON2a可以使能第一接收使能信号RX1_EN<0>、开关使能信号SW2_EN<0>以及第二接收使能信号RX2_EN<0>。因此，如图10A所示，可以形成被配置为通过外部I/O焊盘PD0、第一芯片100的第一焊盘PD1_0、第一芯片100的第一接收器RX1_0、第一芯片100的开关SW2_0以及第一芯片100的第二接收器RX2_0的数据传输路径。
图10B是图示当写入命令WT和与第四芯片400相对应的芯片ID信号CID被提供给图9所示的半导体器件20a时形成的数据传输路径的示意图。
参考图9和图10B，在接收到写入命令WT和与第四芯片400相对应的芯片ID信号时，控制器CON2a可以使能第一接收使能信号RX1_EN<0>、开关使能信号SW2_EN<0>以及第二接收使能信号RX2_EN<3>。因此，如图10B所示，可以形成被配置为通过外部I/O焊盘PD0、第一芯片100的第一焊盘PD1_0、第一芯片100的第一接收器RX1_0、第一芯片100的开关SW2_0、第一芯片100的第二焊盘PD2_0、线L0、L1和L2、第四芯片400的第二焊盘PD2_3以及第四芯片400的第二接收器RX2_3的数据传输路径。
图11A是图示当读取命令RD和与第一芯片100相对应的芯片ID信号CID被提供给图9所示的半导体器件20a时形成的数据传输路径的示意图。
参考图9和图11A，在接收到读取命令RD和与第一芯片100相对应的芯片ID信号CID时，控制器CON2a可以使能第一传输使能信号TX1_EN<0>、第二传输使能信号TX2_EN<0>以及开关使能信号SW2_EN<0>。因此，如图11A所示，可以形成被配置为通过第一芯片100的第二发射器TX2_0、第一芯片的开关SW2_0、第一芯片100的第一发射器TX1_0、第一芯片100的第一焊盘PD1_0以及外部I/O焊盘PD0的数据传输路径。
图11B是图示当读取命令RD和与第四芯片400相对应的芯片ID信号CID被提供到图9所示的半导体器件20a时形成的数据传输路径的示意图。
参考图9和图11B，在接收到读取命令RD和与第四芯片400相对应的芯片ID信号CID时，控制器CON2a可以使能第一传输使能信号TX1_EN<0>、第二传输使能信号TX2_EN<3>以及开关使能信号SW2_EN<0>。因此，如图11B所示，可以形成被配置为通过第四芯片400的第二发射器TX2_3、第一芯片100的第一发射器TX1_0、第四芯片400的第二焊盘PD2_3、线L0-L2、第一芯片100的第二焊盘PD2_0、第一芯片100的开关SW2_0、第一芯片100的第一焊盘PD1_0以及外部I/O焊盘PD0的数据传输路径。尽管图9所示的半导体器件20a的数据传输路径已经参考图10A、图10B、图11A和11B被公开，但是应该注意，上述数据传输路径也可以类似地应用于图8的半导体器件20。例如，图8的半导体器件20不包括第一焊盘PD1_1至PD1_3和PD1_5至PD1_7、第一收发器TX1_1至TX1_3、TX1_5至TX1_7、RX1_1至RX1_3和RX1_5至RX1_7以及开关SW2_1至SW2_3和SW2_5至SW2_7。因此，控制器CON2可以不产生第一传输使能信号TX1_EN<1:3,5:7>、第一接收使能信号RX1_EN<1:3,5:7>以及开关使能信号SW2_EN<1:3,5:7>。
图12是图示图9的半导体器件20a的消耗电流以及图9的半导体器件20a不包括开关SW2_0至SW2_7的比较示例的消耗电流的示图。
参考图12，在写入操作WR期间，实施例的消耗电流约为1.2mA，而比较示例的消耗电流约为1.8mA。此外，在读取操作RD期间，实施例的消耗电流约为1.3mA，而比较示例的消耗电流约为2mA。即，与比较示例相比，实施例的消耗电流减少约33％。因此，图9的实施例在消耗电流方面优于比较示例。
从上述描述明显的是，根据本公开的各种实施例的半导体器件可以通过在数据传输期间减小负载来增大数据传送速率，并且还可以减少操作电流。
本领域技术人员将理解，在不脱离本发明的精神和基本特征的情况下，本发明可以以与本文所阐述的方式不同的其它具体方式来实现。因此，上述实施例在所有方面都被解释为说明性的而非限制性的。本发明的范围应由所附权利要求及其合法等同物而不是上述描述来确定。此外，落入所附权利要求的含义和等同范围内的所有改变意在被包含在其中。此外，对于本领域技术人员明显的是，在所附权利要求中未明确彼此引用的不同权利要求中的特征可以作为本发明的修改实施例以不同的组合来呈现，或者在申请被提交以后，通过后续的修改被包括在新的权利要求中。
尽管已经描述了与本发明一致的若干说明性实施例，但是应当理解，本领域技术人员可以设计出许多其它修改和实施例，这些修改和实施例将落入本公开的原理的精神和范围内。具体地，在本公开、附图和所附权利要求的范围内的组成部件和/或布置中可以进行许多变化和修改。除了组成部件和/或布置的变化和修改之外，替代用途对本领域技术人员来说也是明显的。
附图中每个元件的附图标记
10：半导体器件
CON1、CON1a、CON2、CON2a：控制器
100～800：芯片
L0～L6：线
PD0：外部I/O焊盘
PD1_0～PD1_7：第一焊盘
PD2_0～PD2_7：第二焊盘
SW1_0～SW1_7、SW2_0～SW2_7：开关
TX1_0～TX1_7、RX1_0～RX1_7：第一收发器
TX2_0～TX2_7、RX2_0～RX2_7：第二收发器
C1、C2、Cpd、CL：电容器
LL：电感器
RL：电阻器

Claims (20)

1.一种半导体器件，包括：
多个芯片，每个芯片包括：芯片输入/输出I/O焊盘；收发器，被配置为响应于传输使能信号来执行传输操作或响应于接收使能信号来执行接收操作；以及开关，被配置为响应于开关使能信号来将芯片输入/输出I/O焊盘耦接到收发器；
至少一个线，被配置为耦接包含在所述多个芯片中的芯片输入/输出I/O焊盘；以及
控制器，被配置为响应于命令信号和芯片标识符ID信号来产生传输使能信号、接收使能信号以及开关使能信号，
其中，在所述多个芯片之中的与芯片ID信号对应的至少一个芯片中，芯片输入/输出I/O焊盘在开关使能信号被使能时耦接到收发器。
2.根据权利要求1所述的半导体器件，其中，所述多个芯片中的至少一个还包括：
公共收发器，耦接到包含在对应芯片中的收发器，并且响应于公共传输使能信号来执行传输操作或响应于公共接收使能信号来执行接收操作；以及
公共输入/输出I/O焊盘，耦接到公共收发器，以及
控制器，基于命令信号和芯片ID信号来产生公共传输使能信号和公共接收使能信号。
3.根据权利要求2所述的半导体器件，其中：
当命令为用于将数据传输到所述多个芯片中的任意一个的命令时，控制器使能公共接收使能信号、所述多个芯片之中包含公共收发器的对应芯片中包含的开关的开关使能信号、所述多个芯片之中与芯片ID信号相对应的芯片中包含的开关的开关使能信号以及包含在与芯片ID信号相对应的芯片中的收发器的接收使能信号。
4.根据权利要求2所述的半导体器件，其中：
当命令为用于传输来自所述多个芯片中的任意一个的数据的命令时，控制器使能所述多个芯片之中与芯片ID信号相对应的芯片中包含的收发器的传输使能信号、包含在与芯片ID信号相对应的芯片中的开关的开关使能信号、所述多个芯片之中包含公共收发器的对应芯片中包含的开关的开关使能信号以及公共传输使能信号。
5.根据权利要求2所述的半导体器件，还包括：
衬底，被配置为包括外部焊盘，外部数据通过外部焊盘来传输，
其中，公共输入/输出I/O焊盘耦接在公共收发器与外部焊盘之间。
6.根据权利要求1所述的半导体器件，其中，所述多个芯片之中的两个相邻芯片的芯片输入/输出I/O焊盘通过线耦接。
7.根据权利要求1所述的半导体器件，其中，包含在所述多个芯片中的开关包括传送门。
8.根据权利要求1所述的半导体器件，其中，包含在所述多个芯片的每个芯片中的开关为NMOS晶体管。
9.根据权利要求8所述的半导体器件，其中：
当开关使能信号被使能时，具有比与施加到半导体器件的数据的摆动宽度相对应的电压高的电压电平的电压被施加到NMOS晶体管的栅极。
10.根据权利要求1所述的半导体器件，其中：
当命令为用于将数据传输到所述多个芯片中的任意一个的命令时，控制器使能所述多个芯片之中与芯片ID信号相对应的芯片中包含的开关的开关使能信号，并且使能包含在与芯片ID信号相对应的芯片中的收发器的接收使能信号。
11.根据权利要求10所述的半导体器件，其中，控制器禁止所述多个芯片之中的其余芯片中包含的每个开关的开关使能信号。
12.根据权利要求1所述的半导体器件，其中：
当命令为用于传输来自所述多个芯片中的任意一个的数据的命令时，控制器使能所述多个芯片之中与芯片ID信号相对应的芯片中包含的开关的开关使能信号以及包含在与芯片ID信号相对应的芯片中的收发器的传输使能信号。
13.一种半导体器件，包括：
第一芯片，包括：公共收发器，被配置为响应于公共传输使能信号来执行传输操作或响应于公共接收使能信号来执行接收操作；第一收发器，被配置为响应于第一传输使能信号来执行传输操作或响应于第一接收使能信号来执行接收操作；以及开关，被配置为响应于开关使能信号来将公共收发器耦接到第一收发器；
第二芯片，包括：通过线耦接到第一收发器的第二收发器，被配置为响应于第二传输使能信号来执行传输操作或响应于第二接收使能信号来执行接收操作；以及
控制器，被配置为响应于命令信号和芯片标识符ID信号来产生公共传输使能信号、公共接收使能信号、第一传输使能信号、第一接收使能信号、开关使能信号、第二传输使能信号以及第二接收使能信号。
14.根据权利要求13所述的半导体器件，还包括：
衬底，外部输入/输出I/O焊盘形成在其中，
其中，第一芯片还包括耦接在公共收发器和外部输入/输出I/O焊盘之间的公共输入/输出I/O焊盘。
15.根据权利要求13所述的半导体器件，其中：
第一芯片还包括耦接到第一收发器的第一芯片输入/输出I/O焊盘；以及
第二芯片还包括耦接到第二收发器的第二芯片输入/输出I/O焊盘，
其中，第一芯片输入/输出I/O焊盘通过线耦接到第二芯片输入/输出I/O焊盘。
16.根据权利要求13所述的半导体器件，其中：
当命令为用于将数据传输到第一芯片和第二芯片中的任意一个的命令或用于传输来自第一芯片和第二芯片中的任意一个的数据的命令时，控制器使能开关使能信号。
17.根据权利要求16所述的半导体器件，其中：
当命令为用于将数据传输到第一芯片和第二芯片中的任意一个的命令时，控制器使能公共接收使能信号、开关使能信号以及第一接收使能信号和第二接收使能信号中响应于芯片ID信号而选中的一个。
18.根据权利要求16所述的半导体器件，其中：
当命令为用于传输来自第一芯片和第二芯片中的任意一个的数据的命令时，控制器使能第一传输使能信号和第二传输使能信号中响应于芯片ID信号而选中的一个、开关使能信号以及公共传输使能信号。
19.根据权利要求13所述的半导体器件，其中，开关为NMOS晶体管。
20.根据权利要求19所述的半导体器件，其中，具有比与施加到半导体器件的数据的摆动宽度相对应的电压高的电压电平的电压被施加到NMOS晶体管的栅极。
CN201710771486.2A 2017-01-31 2017-08-31 半导体器件 Active CN108376549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170013779A KR102615775B1 (ko) 2017-01-31 2017-01-31 반도체 장치
KR10-2017-0013779 2017-01-31

Publications (2)

Publication Number Publication Date
CN108376549A CN108376549A (zh) 2018-08-07
CN108376549B true CN108376549B (zh) 2021-10-08

Family

ID=62980309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710771486.2A Active CN108376549B (zh) 2017-01-31 2017-08-31 半导体器件

Country Status (4)

Country Link
US (1) US10298285B2 (zh)
KR (1) KR102615775B1 (zh)
CN (1) CN108376549B (zh)
TW (1) TWI739956B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7112060B2 (ja) * 2018-12-26 2022-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその電源制御方法
CN112260709B (zh) * 2019-07-03 2023-02-28 普罗斯通信技术（苏州）有限公司 一种poi功率回输装置及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717440A (en) * 1986-10-06 1998-02-10 Hitachi, Ltd. Graphic processing having apparatus for outputting FIFO vacant information
US5965902A (en) * 1995-09-19 1999-10-12 Micron Technology Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
CN1246198A (zh) * 1997-02-17 2000-03-01 株式会社日立制作所 半导体集成电路器件
CN1758438A (zh) * 2004-10-05 2006-04-12 海力士半导体有限公司 半导体存储装置及其封装以及使用该装置的存储卡
CN101354907A (zh) * 2007-07-23 2009-01-28 三星电子株式会社 减小上电峰值电流的多芯片封装
CN101675478A (zh) * 2007-02-16 2010-03-17 莫塞德技术公司 具有一个或多个存储器设备的系统
CN102024489A (zh) * 2009-09-18 2011-04-20 索尼公司 半导体存储器件以及多层芯片半导体器件
CN102750975A (zh) * 2005-09-30 2012-10-24 莫塞德技术公司 菊花链级联设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717429B2 (en) * 2000-06-30 2004-04-06 Texas Instruments Incorporated IC having comparator inputs connected to core circuitry and output pad
US7523111B2 (en) * 2002-12-02 2009-04-21 Silverbrook Research Pty Ltd Labelling of secret information
KR100697270B1 (ko) * 2004-12-10 2007-03-21 삼성전자주식회사 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법
US8238842B2 (en) * 2009-03-03 2012-08-07 Broadcom Corporation Method and system for an on-chip and/or an on-package transmit/receive switch and antenna
KR102046890B1 (ko) * 2013-06-20 2019-11-21 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR102102783B1 (ko) * 2014-01-06 2020-04-22 삼성전자주식회사 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
KR102026979B1 (ko) 2014-04-18 2019-09-30 에스케이하이닉스 주식회사 반도체 칩 적층 패키지
KR102163708B1 (ko) * 2014-04-18 2020-10-12 에스케이하이닉스 주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102301573B1 (ko) 2014-06-05 2021-09-10 삼성전자주식회사 반도체 장치
US8908450B1 (en) * 2014-07-21 2014-12-09 I'M Intelligent Memory Limited Double capacity computer memory device
KR102204597B1 (ko) * 2014-11-19 2021-01-19 삼성전자주식회사 반도체 장치
KR102216195B1 (ko) * 2014-12-15 2021-02-16 에스케이하이닉스 주식회사 복수 개의 칩을 적층한 반도체 패키지
US9666562B2 (en) * 2015-01-15 2017-05-30 Qualcomm Incorporated 3D integrated circuit
KR102317651B1 (ko) * 2015-04-14 2021-10-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717440A (en) * 1986-10-06 1998-02-10 Hitachi, Ltd. Graphic processing having apparatus for outputting FIFO vacant information
US5965902A (en) * 1995-09-19 1999-10-12 Micron Technology Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
CN1246198A (zh) * 1997-02-17 2000-03-01 株式会社日立制作所 半导体集成电路器件
CN1758438A (zh) * 2004-10-05 2006-04-12 海力士半导体有限公司 半导体存储装置及其封装以及使用该装置的存储卡
CN102750975A (zh) * 2005-09-30 2012-10-24 莫塞德技术公司 菊花链级联设备
CN101675478A (zh) * 2007-02-16 2010-03-17 莫塞德技术公司 具有一个或多个存储器设备的系统
CN101354907A (zh) * 2007-07-23 2009-01-28 三星电子株式会社 减小上电峰值电流的多芯片封装
CN102024489A (zh) * 2009-09-18 2011-04-20 索尼公司 半导体存储器件以及多层芯片半导体器件

Also Published As

Publication number Publication date
US10298285B2 (en) 2019-05-21
CN108376549A (zh) 2018-08-07
KR20180089109A (ko) 2018-08-08
US20180219572A1 (en) 2018-08-02
TW201841338A (zh) 2018-11-16
TWI739956B (zh) 2021-09-21
KR102615775B1 (ko) 2023-12-20

Similar Documents

Publication Publication Date Title
US11693801B2 (en) Stacked semiconductor device assembly in computer system
US8837191B2 (en) Semiconductor apparatus
US10615126B2 (en) Semiconductor apparatus and memory system
US8901747B2 (en) Semiconductor chip layout
US8253227B2 (en) Semiconductor integrated circuit device
US10062669B2 (en) Semiconductor device
KR100800486B1 (ko) 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
EP2761655A1 (en) Interlayer communications for 3d integrated circuit stack
WO2006035644A1 (ja) 電子回路試験装置
CN108376549B (zh) 半导体器件
US9356000B2 (en) Semiconductor integrated circuit and semiconductor system with the same
CN107799492B (zh) 半导体装置及包括其的半导体系统
US9224682B2 (en) Semiconductor device
US8350374B2 (en) Multi-chip package including chip address circuit
CN106205670B (zh) 包括再分布层的半导体器件
US20060261856A1 (en) Semiconductor chip and semiconductor device incorporating the same
US6765302B2 (en) Semiconductor module having a configurable data width of an output bus, and a housing configuration having a semiconductor module
US20240339435A1 (en) Semiconductor package including control chip including chip enable signal control circuit
CN105280210A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant