TWI703691B - 包含撓性翼互連基板的半導體封裝 - Google Patents

包含撓性翼互連基板的半導體封裝 Download PDF

Info

Publication number
TWI703691B
TWI703691B TW105113424A TW105113424A TWI703691B TW I703691 B TWI703691 B TW I703691B TW 105113424 A TW105113424 A TW 105113424A TW 105113424 A TW105113424 A TW 105113424A TW I703691 B TWI703691 B TW I703691B
Authority
TW
Taiwan
Prior art keywords
flexible wing
semiconductor package
substrate
package
semiconductor
Prior art date
Application number
TW105113424A
Other languages
English (en)
Other versions
TW201712822A (zh
Inventor
申熙珉
金美英
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201712822A publication Critical patent/TW201712822A/zh
Application granted granted Critical
Publication of TWI703691B publication Critical patent/TWI703691B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝包括：第一半導體封裝；第二半導體封裝，所述第二半導體封裝設置在所述第一半導體封裝上；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一半導體封裝和所述第二半導體封裝之間。

Description

包含撓性翼互連基板的半導體封裝
相關申請案之交互參考
本申請要求於於35 U.S.C.§119(e)的規範下2015年9月21日在韓國智慧財產權局提交的韓國專利申請案第10-2015-0132792號的優先權，該韓國專利申請通過引用的方式全部被併入到本文中，如同其全部在本文中闡述一樣。
本發明的實施方式涉及半導體封裝，並且更具體地，涉及包含撓性翼互連基板的半導體封裝。
在電子產業中，隨著多功能、更大的電容性的和更小的半導體封裝的發展，對包含多個半導體封裝或多個半導體晶片的單個統一封裝的需求不斷增加。如果在電子系統中採用單個統一封裝，則可以減小電子系統的尺寸。單個統一封裝中的每一個可以被實現為具有包含垂直地層疊的多個半導體晶片的多晶片封裝結構或者包含垂直地層疊的多個半導體封裝的層疊封裝(package-on-package，PoP)結構。PoP結構可以被實現為包含具有不同的功能的半導體封裝。因此，PoP結構已經被廣泛地使用在電子產業領域中。
可以通過將頂部封裝附接到底部封裝上來製造具有PoP結構的封裝。當將頂部封裝附接到底部封裝上時，頂部封裝或底部封裝可能翹曲(warp)或彎曲，以導致接頭失效(joint failure)。頂部封裝和底部封裝的接頭失效可以導致頂部封裝和底部封裝之間的電斷開。因此，已經集中了很多努力以改進頂部封裝和底部封裝的接頭結構的可靠性。
根據一個實施方式，一種半導體封裝包括：第一半導體封裝；第二半導體封裝，所述第二半導體封裝設置在所述第一半導體封裝上；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一半導體封裝和所述第二半導體封裝之間。所述撓性翼互連基板包括：固定部；第一撓性翼，所述第一撓性翼從所述固定部延伸；以及第二撓性翼，所述第二撓性翼與所述第一撓性翼平行地從所述固定部延伸。所述第一撓性翼的一部分與所述第二半導體封裝結合，並且所述第二撓性翼的一部分與所述第一半導體封裝結合。
根據一個實施方式，一種半導體封裝包括：第一封裝基板；第二封裝基板，所述第二封裝基板設置在所述第一封裝基板上；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一封裝基板和所述第二封裝基板之間。所述撓性翼互連基板包括：固定部；第一撓性翼，所述第一撓性翼從所述固定部延伸；以及第二撓性翼，所述第二撓性翼與所述第一撓性翼平行地從所述固定部延伸。所述第一撓性翼的一部分與所述第二封裝基板結合，並且所述第二撓性翼的一部分與所述第一封裝基板結合。
根據一個實施方式，提供了一種包含半導體封裝的記憶卡。 該半導體封裝包括：第一半導體封裝；第二半導體封裝，所述第二半導體封裝設置在所述第一半導體封裝上；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一半導體封裝和所述第二半導體封裝之間。所述撓性翼互連基板包括：固定部；第一撓性翼，所述第一撓性翼從所述固定部延伸；以及第二撓性翼，所述第二撓性翼與所述第一撓性翼平行地從所述固定部延伸。所述第一撓性翼的一部分與所述第二半導體封裝結合，並且所述第二撓性翼的一部分與所述第一半導體封裝結合。
根據一個實施方式，提供了一種包含半導體封裝的記憶卡。該半導體封裝包括：第一封裝基板；第二封裝基板，所述第二封裝基板設置在所述第一封裝基板上；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一封裝基板和所述第二封裝基板之間。所述撓性翼互連基板包括：固定部；第一撓性翼，所述第一撓性翼從所述固定部延伸；以及第二撓性翼，所述第二撓性翼與所述第一撓性翼平行地從所述固定部延伸。所述第一撓性翼的一部分與所述第二封裝基板結合，並且所述第二撓性翼的一部分與所述第一封裝基板結合。
根據一個實施方式，提供了一種包含半導體封裝的電子系統。該半導體封裝包括：第一半導體封裝；第二半導體封裝，所述第二半導體封裝設置在所述第一半導體封裝上；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一半導體封裝和所述第二半導體封裝之間。所述撓性翼互連基板包括：固定部；第一撓性翼，所述第一撓性翼從所述固定部延伸；以及第二撓性翼，所述第二撓性翼與所述第一撓性翼平行地從所述固定部延伸。所述第一撓性翼的一部分與所述第二半導體封裝結合，並 且所述第二撓性翼的一部分與所述第一半導體封裝結合。
根據一個實施方式，提供了一種包含半導體封裝的電子系統。該半導體封裝包括：第一封裝基板；第二封裝基板，所述第二封裝基板設置在所述第一封裝基板上；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一封裝基板和所述第二封裝基板之間。所述撓性翼互連基板包括：固定部；第一撓性翼，所述第一撓性翼從所述固定部延伸；以及第二撓性翼，所述第二撓性翼與所述第一撓性翼平行地從所述固定部延伸。所述第一撓性翼的一部分與所述第二封裝基板結合，並且所述第二撓性翼的一部分與所述第一封裝基板結合。
10:半導體封裝
20:半導體封裝
21:第一半導體封裝
22:第二半導體封裝
23:連接器
30:半導體封裝
100:第一半導體封裝
110:第一半導體晶片
111:頂表面
113:第一晶片連接器
120:第一封裝基板
121:第一表面
122:第二表面
123:第一跡線圖案
124:第二跡線圖案
125:第一內部連接器
126:第三跡線圖案
127:第二內部連接器
128:第三內部連接器
130:第一保護層
140:第一封裝連接器
141:第一封裝連接通孔部
143:第一封裝連接接觸部
180:黏接層
190:外部連接器
200:第二半導體封裝
212:第二半導體晶片
213:第二晶片連接器
214:第三半導體晶片
215:第三晶片連接器
216:第一晶片接觸部
217:第二晶片接觸部
220:第二封裝基板
221:第三表面
222:第四表面
223:第四跡線圖案
224:第五跡線圖案
227:第四內部連接器
230:第二保護層
240:第二封裝連接器
300:撓性翼互連基板
310:電路互連結構
311:第六跡線圖案
312:第七跡線圖案
313:通孔
314:第九跡線圖案
315:第八跡線圖案
330:基板主體
331:第一外表面
332:第二外表面
350:固定部
351:第一固定部
352:第二固定部
353:中間連接器
353A:中間連接器
370:撓性翼
371:第一撓性翼
372:第二撓性翼
373:第三撓性翼
374:第四撓性翼
375:第一內表面
376:第二內表面
2100:第一半導體封裝
2110:第一半導體晶片
2111:頂表面
2113:第一晶片連接器
2120:第一封裝基板
2121:第一表面
2122:第二表面
2123:第一跡線圖案
2124:第二跡線圖案
2125:第一內部連接器
2126:第三跡線圖案
2127:第二內部連接器
2128:第三內部連接器
2130:第一保護層
2140:第一封裝連接器
2180:黏接層
2190:外部連接器
2200:第二半導體封裝
2212:第二半導體晶片
2213:第二晶片連接器
2214:第三半導體晶片
2215:第三晶片連接器
2216:第一晶片接觸部
2217:第二晶片接觸部
2220:第二封裝基板
2221:第三表面
2222:第四表面
2223:第四跡線圖案
2224:第五跡線圖案
2227:第四內部連接器
2230:第二保護層
2240:第二封裝連接器
2300:撓性翼互連基板
2310:電路互連結構
2311:第六跡線圖案
2312:第七跡線圖案
2313:通孔
2314:第九跡線圖案
2315:第八跡線圖案
2330:基板主體
2332:第二外表面
2350:固定部
2351:第一固定部
2352:第二固定部
2353:中間連接器
7800:記憶卡
7810:記憶體
7820:記憶體控制器
7830:主機
8710:電子系統
8711:控制器
8712:輸入/輸出裝置
8713:記憶體
8714:介面
8715:匯流排
圖1是例示了根據實施方式的層疊封裝(PoP)結構的半導體封裝的截面圖；圖2、圖3、圖4和圖5例示了在根據實施方式的PoP結構的半導體封裝中所包含的撓性翼互連基板的各種形狀；圖6是例示了根據實施方式的PoP結構的半導體封裝的變換形狀的截面圖；圖7是例示了一般PoP結構的半導體封裝的接頭失效的截面圖；圖8是例示了根據實施方式的層疊封裝(PoP)結構的半導體封裝的截面圖；圖9是採用包含根據一些實施方式的封裝中的至少一種封裝的記憶卡的電子系統的方塊圖；以及 圖10是例示了包含根據一些實施方式的封裝中的至少一種封裝的電子系統的方塊圖。
本文中使用的術語可以對應於在實施方式中考慮它們的功能而選擇的詞，並且術語的含義可以根據實施方式所屬領域的普通技術人士而被解釋為不同。如果詳細地限定，則術語可以根據定義來解釋。除非另外限定，否則本文中使用的術語(包括技術術語和科學術語)具有與實施方式所屬技術領域的普通技術人士中的一個通常理解的含義相同的含義。各種實施方式旨在包含撓性翼互連基板的半導體封裝、包括該半導體封裝的記憶卡、以及包括該記憶卡的電子系統。
將要理解的是，雖然可以在本文中使用術語第一、第二、第三等來描述各個元件，但是這些元件不應該受這些術語限制。這些術語通常僅被用來將一個元件與另一個元件區分開來。因此，在不脫離本發明的教導的情況下，一些實施方式中的第一元件能夠在其它實施方式中被稱為第二元件。
如例如在圖中例示的，諸如“在…下方”、“在…下面”、“下面的”、“在…上面”、“上面的”、“頂部”、“底部”等的空間相對的術語可以被用於描述一個元件和/或特徵與另一元件和/或特徵的關係。將要理解的是，空間相對的術語意在除了包含附圖中描述的方位以外，還包含裝置在使用和/或操作中所處的不同的方位。例如，當圖中的裝置被翻轉時，被描述為位於其它元件或特徵的下面和/或下方的元件將隨後被定向在所述其它元件或特徵的上方。所述裝置可以被按其它方式定向(旋轉 90度或者在其它方位)，並相應地解釋本文中使用的空間相對的描述。
半導體封裝可以包含諸如半導體晶片這樣的電子裝置。可以通過使用晶粒切割製程(die sawing process)將諸如晶圓這樣的半導體基板分離成多個塊來獲得半導體晶片。半導體晶片可以與記憶體晶片或邏輯晶片(包括特定應用積體電路(ASIC)晶片)對應。記憶體晶片可以包括在半導體基板上整合的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、快閃記憶體電路、磁隨機存取記憶體(MRAM)電路、電阻式隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。邏輯晶片可以包括在半導體基板上整合的邏輯電路。可以在諸如行動電話這樣的通信系統、與生物技術或健康保健關聯的電子系統、或者可穿戴電子系統中採用半導體封裝。
在整個說明書中，相同的附圖標記是指相同的元件。因此，即使沒有參照一個圖提及或描述一個附圖標記，也會參照另一個圖來提及或描述該附圖標記。此外，即使在一個圖中未示出一個附圖標記，也會在另一個圖中提及或描述該附圖標記。
參照圖1，描述例示了根據實施方式的半導體封裝10的截面圖。
在圖1中，半導體封裝10可以被配置為具有層疊封裝(PoP)結構。PoP結構可以包括：第一半導體封裝100，其與底部半導體封裝對應；以及第二半導體封裝200，其與層疊在底部半導體封裝上的頂部半導體封裝對應。雖然圖1例示了半導體封裝10包括依序地層疊的第一半導體封裝100和第二半導體封裝200的示例，但是本發明不限於此。例如，半導體封裝 10還可以包括第三半導體封裝，該第三半導體封裝設置在第二半導體封裝200上或者設置在第一半導體封裝100下面。雖然多晶片封裝包括多個半導體晶片，但是半導體封裝10的PoP結構可以包括具有一種封裝形式的多個半導體封裝。具有PoP結構的半導體封裝10還可以包括撓性翼互連基板300，該撓性翼互連基板300設置在第一半導體封裝100和第二半導體封裝200之間。
第一半導體封裝100可以被配置為具有單獨的封裝形式。第一半導體封裝100可以包括第一封裝基板120、安裝在第一封裝基板120上的第一半導體晶片110、以及設置在第一封裝基板120上以覆蓋並囊封(encapsulate)第一半導體晶片110的第一保護層130。第一保護層130可以包括覆蓋第一封裝基板120的第一表面121的介電層。第一保護層130可以包含環氧樹脂模製化合物(EMC)材料。在不同的實施方式中，第一保護層130可以被設置為完全覆蓋第一半導體晶片110。然而，第一保護層130可以被設置為使第一半導體晶片110的一部分(例如，頂表面111)暴露，以高效地輻射從第一半導體晶片110產生的熱。第一半導體晶片110可以包括諸如ASIC晶片這樣的邏輯晶片。第一封裝基板120可以包括將第一半導體晶片110電連接到外部裝置或外部系統的電路互連結構。第一封裝基板120還可以包括將第二半導體封裝200電連接到外部裝置或外部系統的另一電路互連結構。第一封裝基板120可以是印刷電路板(PCB)。另選地，第一封裝基板120可以是嵌入有第一半導體晶片110的嵌入式基板。
第一封裝基板120可以包括第一跡線(trace)圖案123，該第一跡線圖案123設置在其第一表面121上以將第一封裝基板120電連接到 第一半導體晶片110。第一跡線圖案123可以是導電圖案。第一跡線圖案123可以與在第一封裝基板120的第一表面121上設置的電路互連結構的一部分對應。第一跡線圖案123可以是接合焊盤(landing pad)，該接合焊盤電連接到第一晶片連接器113，以將第一封裝基板120電連接到第一半導體晶片110。第一晶片連接器113可以包括導電凸塊(bump)。第二跡線圖案124可以設置在第一封裝基板120的與第一跡線圖案123相反的第二表面122上，以將半導體封裝10電連接到外部裝置或外部系統。第二跡線圖案124可以是導電圖案。第二跡線圖案124可以與用於將第一半導體封裝100或半導體封裝10電連接到外部裝置或外部系統的電路互連結構的一部分對應。第二跡線圖案124可以是附接有外部連接器190的接觸焊盤。第一內部連接器125可以穿透第一封裝基板120以將第一跡線圖案123電連接到第二跡線圖案124。第一內部連接器125中的每一個可以包含內部跡線圖案或導電通孔中的至少一個。
第一封裝基板120可以包括第三跡線圖案126，該第三跡線圖案126設置在第一封裝基板120的第一表面121上，並且電連接到第二半導體封裝200。第三跡線圖案126可以與設置在第一封裝基板120的第一表面121上的電路互連結構的一部分對應。第三跡線圖案126可以是與電連接到第二半導體封裝200的第一封裝連接器140結合的接合焊盤。第一封裝連接器140中的每一個可以包括基本上穿透第一保護層130的第一封裝連接通孔部141、以及設置在第一封裝連接通孔部141的頂部上的第一封裝連接接觸部143。第一封裝連接接觸部143可以是諸如焊料層這樣的導電黏附層。第一封裝連接通孔部141可以是穿透第一保護層130的導電柱或導電通孔。 第一封裝連接器140中的每一個可以是基本上穿透第一保護層130的通孔。例如，第一封裝連接器140中的每一個可以是基本上穿透第一保護層130的貫穿模塑穿孔(through mold via，TMV)。
第三跡線圖案126可以電連接到在第一封裝基板120的第二表面122上設置的第二跡線圖案124中的一些。第二內部連接器127可以基本上穿透第一封裝基板120，以將第三跡線圖案126電連接到第二跡線圖案124中的一些。第二內部連接器127可以包含內部跡線圖案和導電通孔。第三內部連接器128可以設置在第一封裝基板120中或者設置在第一封裝基板120上，以將第三跡線圖案126電連接到第一跡線圖案123。由於第三跡線圖案126通過第三內部連接器128電連接到第一跡線圖案123，因此第一半導體封裝100的第一半導體晶片110可以電連接到在第二半導體封裝200中設置的第二半導體晶片212和第三半導體晶片214。因此，第一半導體晶片110可以使用電信號來與第二半導體晶片212和第三半導體晶片214通信。
設置在第一半導體封裝100上的第二半導體封裝200可以具有與第一半導體封裝100不同的形狀和功能。因此，PoP結構的半導體封裝10可以是由多個半導體晶片或者具有不同的功能的多個半導體晶片組成的單個統一(unified)封裝。
第二半導體封裝200可以包括第二半導體晶片212。在一個實施方式中，第二半導體封裝200可以被配置為包括多個半導體晶片。例如，第二半導體封裝200可以包括在第二封裝基板220上依序地層疊的第二半導體晶片212和第三半導體晶片214。第二半導體晶片212可以具有與第三半導體晶片214相同的功能和形狀。然而，在不同的實施方式中，第二 半導體晶片212可以具有與第三半導體晶片214不同的功能或不同的尺寸。第二半導體晶片212或第三半導體晶片214可以是記憶體半導體晶片。
可以將第二半導體晶片212和第三半導體晶片214的層疊結構安裝在第二封裝基板220上。另外，第二保護層230可以覆蓋並囊封第二半導體晶片212和第三半導體晶片214，以保護第二半導體晶片212和第三半導體晶片214。第二保護層230可以包括介電層。第二保護層230可以包含環氧樹脂模製化合物(EMC)材料。第二封裝基板220可以包括將第二半導體晶片212和第三半導體晶片214電連接到第一半導體封裝100的電路互連結構。第二封裝基板220可以是印刷電路板(PCB)。另選地，第二封裝基板220可以是嵌入有第二半導體晶片212和第三半導體晶片214的嵌入式基板。
第二封裝基板220可以具有第三表面221，在該第三表面221上面安裝有第二半導體晶片212和第三半導體晶片214。此外，第二封裝基板220也可以包含第四跡線圖案223，該第四跡線圖案223設置在第三表面221上以將第二封裝基板220電連接到第二半導體晶片212和第三半導體晶片214。第四跡線圖案223可以是導電圖案。第四跡線圖案223可以與設置在第二封裝基板220的第三表面221上的電路互連結構的一部分對應。第四跡線圖案223可以是接合焊盤，該接合焊盤電連接到第二晶片連接器213和第三晶片連接器215，以將第二封裝基板220電連接到第二半導體晶片212和第三半導體晶片214。第二晶片連接器213和第三晶片連接器215可以是接合線。另選地，第二晶片連接器213和第三晶片連接器215可以是導電凸塊。第一晶片接觸部216可以設置在第二半導體晶片212的表面上，並且 可以與第二晶片連接器213結合。第一晶片接觸部216可以是接觸焊盤。第二晶片接觸部217可以設置在第三半導體晶片214的表面上，並且可以與第三晶片連接器215結合。第二晶片接觸部217可以是接觸焊盤。
第五跡線圖案224可以設置在第二封裝基板220的與第二半導體晶片212和第三半導體晶片214相反的第四表面222上，以將第二半導體封裝200的第二封裝基板220電連接到第一半導體封裝100的第一封裝基板120。第五跡線圖案224可以與用於將第二半導體封裝200電連接到第一半導體封裝100、撓性翼互連基板300或另一裝置的電路互連結構的一部分對應。第五跡線圖案224可以是與第二封裝連接器240結合的接合焊盤。第四內部連接器227可以基本上穿透第二封裝基板220，以將第四跡線圖案223電連接到第五跡線圖案224。第四內部連接器227中的每一個可以包含內部跡線圖案或導電通孔中的至少一個。
與第五跡線圖案224結合的第二封裝連接器240中的每一個可以是焊料球、導電柱或導電螺柱。
再次參照圖1，撓性翼互連基板300可以用作用於將第一半導體封裝100和第二半導體封裝200彼此電連接的互連構件。黏接層180可以設置在撓性翼互連基板300與第一半導體封裝100之間，以將第一半導體封裝100附接到撓性翼互連基板300。撓性翼互連基板300可以包括基板主體330，該基板主體330具有用於將第一半導體封裝100和第二半導體封裝200彼此電連接的電路互連結構310。基板主體330可以包含介電材料。更具體地，基板主體330可以包含能夠由於外力而翹曲或彎曲的撓性材料。在不同的實施方式中，基板主體330可以包含諸如聚醯亞胺材料這樣的撓 性聚合物材料。
參照圖2和圖3，描述了例示圖1的撓性翼互連基板300的截面圖。
在圖1和圖2中，撓性翼互連基板300可以將第一半導體封裝100和第二半導體封裝200彼此電連接。撓性翼互連基板300還可以使得第一半導體封裝100即使在第一半導體封裝100與第二半導體封裝200彼此電連接的同時，也能夠相對于第二半導體封裝200在垂直方向上或者在水平方向上自由地移動。撓性翼互連基板300的基板主體330可以包括固定部350和從固定部350橫向延伸的多個撓性翼370。撓性翼370中的每一個的一端可以固定到固定部350，而撓性翼370中的每一個的另一端可以從固定部350向外延伸。
固定部350可以位於基板主體330的中心部處，並且撓性翼370可以從固定部350的兩個側壁橫向地延伸。固定部350可以包括第一固定部351、位於第一固定部351下面的第二固定部352、以及設置在第一固定部351和第二固定部352之間的中間連接器353。中間連接器353可以將第一固定部351與第二固定部352結合。在不同的實施方式中，中間連接器353可以使用黏接層來將第一固定部351與第二固定部352結合。另選地，第一固定部351、第二固定部352和中間連接器353可以包含相同的材料以構成單個統一主體，而如圖2所例示在它們之間沒有任何異質接面。
撓性翼370的第一撓性翼371可以從第一固定部351延伸。撓性翼370的第二撓性翼372可以在與第一撓性翼371相反的方向上從第一固定部351延伸。撓性翼370的第三撓性翼373可以在與第一撓性翼371相 同的方向上與第一撓性翼371平行地從第二固定部352延伸。撓性翼370的第四撓性翼374可以在與第三撓性翼373相反的方向上與第二撓性翼372平行地從第二固定部352延伸。第一撓性翼371的面對第三撓性翼373的底表面可以與基板主體330的第一內表面375對應。此外，第三撓性翼373的面對第一撓性翼371的頂表面可以與基板主體330的第二內表面376對應。因此，第一內表面375和第二內表面376可以彼此面對，但是彼此不接合。因此，第一撓性翼371和第二撓性翼372可以彼此面對，並且可以彼此分隔開。結果，因為第一撓性翼371和第三撓性翼373中的每一個包含撓性材料，所以第一撓性翼371和第三撓性翼373可以獨立地翹曲或彎曲。在第一撓性翼371和第三撓性翼373中的至少一個由於外力而翹曲以使得第一撓性翼371和第三撓性翼373彼此接觸的同時，如果第一撓性翼371和第三撓性翼373二者由於外力而附加地向上或向下翹曲，則第一撓性翼371(或第三撓性翼373)的端部可以沿著第三撓性翼373(或第一撓性翼371)的表面移動。如圖2所例示的，第一撓性翼371和第三撓性翼373可以彼此分隔開固定部350的中間連接器353的厚度。然而，在不同的實施方式中，中間連接器353的厚度可以基本上為零或者接近零。在這種情況下，第一撓性翼371的第一內表面375可以與第三撓性翼373的第二內表面376接觸。雖然如此，第一撓性翼371和第三撓性翼373可以由於外力而翹曲。這可能是因為第一撓性翼371和第三撓性翼373沒有彼此接合或固定。與以上討論相同的移動同樣可適用於第二撓性翼372和第四撓性翼374。
如圖3所例示的，第三撓性翼373可以由於外力而翹曲，以遠離第一撓性翼371。類似地，第二撓性翼372可以由於外力而翹曲，以遠 離第四撓性翼374。如此，第一撓性翼371和第三撓性翼373中的至少一個可以由於外力而翹曲，使得第一撓性翼371和第三撓性翼373彼此遠離或靠近。另外，第二撓性翼372和第四撓性翼374中的至少一個也可以由於外力而翹曲，使得第二撓性翼372和第四撓性翼374彼此遠離或靠近。
參照圖4，描述了例示包含在圖1的半導體封裝10中的撓性翼互連基板300的電路互連結構310的分解立體圖。
在圖1、圖2和圖4中，電路互連結構310可以設置在撓性翼互連基板300的基板主體330上或者設置在撓性翼互連基板300的基板主體330中，以將第一半導體封裝(圖1的100)電連接到第二半導體封裝(圖1的200)。基板主體330的第一外表面331可以面對第一半導體封裝100，而基板主體330的第二外表面332可以面對第二半導體封裝200。
第六跡線圖案311可以設置在基板主體330的第一外表面331上，並且可以電連接到第一半導體封裝100。第六跡線圖案311也可以被稱為基板主體330的第一跡線圖案。第六跡線圖案311可以用作與第一封裝連接器(圖1的140)結合的接合焊盤或接觸焊盤。由於第一封裝連接器140與第六跡線圖案311結合，因此第一半導體封裝100可以電連接到撓性翼互連基板300。
第七跡線圖案312可以設置在基板主體330的第二外表面332上，並且可以電連接到第二半導體封裝200。第七跡線圖案312也可以被稱為基板主體330的第二跡線圖案。第七跡線圖案312可以用作與第二封裝連接器(圖1的240)結合的接合焊盤或接觸焊盤。由於第二封裝連接器240與第七跡線圖案312結合，因此第二半導體封裝200可以電連接到撓性 翼互連基板300。
通孔313可以設置在基板主體330的固定部350中，以基本上穿透固定部350。第八跡線圖案315可以設置在基板主體330的第一外表面331上，以將通孔313電連接到第六跡線圖案311。第八跡線圖案315也可以被稱為基板主體330的第三跡線圖案。第八跡線圖案315可以平行地設置以分別將第六跡線圖案311連接到通孔313。
第九跡線圖案314可以設置在基板主體330的第二外表面332上，以將通孔313電連接到第七跡線圖案312。第九跡線圖案314也可以被稱為基板主體330的第四跡線圖案。第九跡線圖案314也可以平行地設置以分別將第七跡線圖案312連接到通孔313。第六跡線圖案311、第七跡線圖案312、第八跡線圖案315、第九跡線圖案314和通孔313可以構成電路互連結構310。另外，電路互連結構310可以提供將與第二半導體封裝200結合的第二封裝連接器240電連接到與第一半導體封裝100結合的第一封裝連接器140的電路徑。
參照圖5，描述了例示能夠替換圖2、圖3和圖4中示出的撓性翼互連基板300的另一撓性翼互連基板301的截面圖。在圖5中，與圖2中所使用的附圖標記相同的附圖標記指示相同的元件。
在圖2和圖5中，撓性翼互連基板301的基板主體330可以包括從固定部350橫向延伸的多個撓性翼370。如圖2中所例示的，固定部350可以是包括第一固定部351、第二固定部352和中間連接器353的單個統一主體。然而，如圖5中所例示的，固定部350可以被配置為包括第一固定部351、第二固定部352、以及由與第一固定部351和第二固定部352不 同的材料構成的中間連接器353A。中間連接器353A可以包括黏接層，以將第一固定部351與第二固定部352結合。在這種情況下，第一固定部351、第一撓性翼371和第二撓性翼372可以構成與單個統一撓性基板對應的第一撓性基板。另外，第二固定部352、第三撓性翼373和第四撓性翼374可以構成與單個統一撓性基板對應的第二撓性基板。因此，第一撓性基板和第二撓性基板可以通過中間連接器353A的黏接層彼此結合，以構成撓性翼互連基板301。第一撓性基板和第二撓性基板的僅中心部可以通過中間連接器353A彼此結合，使得所述多個撓性翼370彼此進一步地分隔開。
再次參照圖1和圖2，半導體封裝10可以包括第一半導體封裝100和層疊在第一半導體封裝100上的第二半導體封裝200，並且撓性翼互連基板300可以設置在第一半導體封裝100和第二半導體封裝200之間。從撓性翼互連基板300的固定部350延伸的第一撓性翼371的一部分可以與第二封裝基板220結合。另外，從撓性翼互連基板300的固定部350延伸的第三撓性翼373的一部分可以與第一封裝基板120結合。類似地，從撓性翼互連基板300的固定部350延伸的第二撓性翼372的一部分可以與第二封裝基板220結合。此外，從撓性翼互連基板300的固定部350延伸的第四撓性翼374的一部分可以與第一封裝基板120結合。
參照圖6，描述了例示包含在圖1所示出的PoP結構的半導體封裝10中的第一半導體封裝100的變換形狀的截面圖。此外，參照圖7，描述了一般PoP結構的半導體封裝200的接頭失效的截面圖。
在圖6中，半導體封裝10的僅第一半導體封裝100可以在第二半導體封裝200保持其原始形狀而沒有任何翹曲的同時翹曲。最近的 半導體封裝的厚度傾向於減小。因此，第一半導體封裝100或第二半導體封裝200的厚度也可以減小，以實現緊湊的半導體封裝。如果第一半導體封裝100或第二半導體封裝200的厚度減小，則第一半導體封裝100或第二半導體封裝200可以容易地翹曲或彎曲。
如圖6中所例示的，第一半導體封裝100可以翹曲以具有哭形狀(crying shape)。第一半導體封裝100可以翹曲以使得第一半導體封裝100的兩端位於比第一半導體封裝100的中心部低的位準處。當第一半導體封裝100翹曲時，撓性翼互連基板300的第三撓性翼373和第四撓性翼374也可以按照翹曲的第一半導體封裝100的形狀而翹曲。因此，即使第一半導體封裝100翹曲，設置在第三撓性翼373和第四撓性翼374上的第六跡線圖案311也仍然可以電連接到第一封裝連接器140。
第一封裝連接器140的位置可以在第一半導體封裝100翹曲時改變。當第一半導體封裝100翹曲時，第三撓性翼373和第四撓性翼374也可以翹曲，以改變設置在第三撓性翼373和第四撓性翼374上的第六跡線圖案311的位置。第一封裝連接器140可以在第一半導體封裝100翹曲時移動。此外，當第一半導體封裝100翹曲時，第三撓性翼373和第四撓性翼374也可以翹曲。因此，當第一半導體封裝100翹曲時，第六跡線圖案311和第一封裝連接器140可以同時一起移動。隨著第一半導體封裝100的翹曲而施加到第六跡線圖案311和第一封裝連接器140的接頭部的應力可以通過第三撓性翼373和第四撓性翼374的翹曲來減輕或消除。因此，當第一半導體封裝100翹曲時，可以通過減輕施加到第六跡線圖案311和第一封裝連接器140的接頭部的應力來抑制或防止第六跡線圖案311和第一封裝連接器 140之間的接觸失效。即使第一半導體封裝100翹曲，第六跡線圖案311也仍然可以電連接到第一封裝連接器140。
如圖7中所例示的，構成一般半導體封裝20的第一半導體封裝21和第二半導體封裝22可以通過諸如焊料球這樣的剛性連接器23彼此結合。在這種情況下，當第一半導體封裝21翹曲時，不能夠消除或減輕施加到連接器23的應力。因此，當第一半導體封裝21翹曲時，會發生連接器23與第一半導體封裝21之間的接觸失效。然而，即使第一半導體封裝100翹曲，圖1至圖6中所例示的半導體封裝10也可以防止或抑制第一半導體封裝100與撓性翼互連基板300之間的接觸失效。
參照圖8，描述了例示根據實施方式的PoP結構的半導體封裝30的截面圖。
在圖8中，半導體封裝30可以被配置為包括第一半導體封裝2100、層疊在第一半導體封裝2100上的第二半導體封裝2200、以及設置在第一半導體封裝2100和第二半導體封裝2200之間以使第一半導體封裝2100和第二半導體封裝2200彼此電連接的撓性翼互連基板2300。撓性翼互連基板2300和第一半導體封裝2100可以通過第一封裝連接器2140彼此結合，並且第一封裝連接器2140可以是不具有貫穿模塑穿孔(TMV)形狀的焊料球。第一半導體封裝2100的第一封裝基板2120可以通過諸如焊料球這樣的第一封裝連接器2140與撓性翼互連基板2300結合。因此，第一封裝基板2120可以電連接到撓性翼互連基板2300。第一封裝連接器2140中的每一個可以由單個焊料球組成。然而，在不同的實施方式中，第一封裝連接器2140中的每一個可以包含多個層疊的焊料球，以增加其高度。另選地，第 一封裝連接器2140中的每一個可以包含金屬螺柱或導電柱。
第一半導體封裝2100可以包括第一封裝基板2120、安裝在第一封裝基板2120上的第一半導體晶片2110、以及設置在第一封裝基板2120上以覆蓋並囊封第一半導體晶片2110的第一保護層2130。第一保護層2130可以不覆蓋第一封裝基板2120的一部分，以使第一封裝連接器2140暴露。第一保護層2130可以包括例如環氧樹脂模製化合物(EMC)材料的介電層。在不同的實施方式中，第一保護層2130可以被設置為完全地覆蓋第一半導體晶片2110。另選地，第一保護層2130可以被設置為使第一半導體晶片2110的一部分(例如，頂表面2111)暴露，以用於高效地輻射從第一半導體晶片2110產生的熱。
第一封裝基板2120可以包含電路互連結構。更具體地，第一跡線圖案2123可以設置在第一封裝基板2120的第一表面2121上，並且可以電連接到第一半導體晶片2110。第一跡線圖案2123可以是導電圖案。第一跡線圖案2123可以是連接到第一晶片連接器2113的接合焊盤，以將第一封裝基板2120電連接到第一半導體晶片2110。第二跡線圖案2124可以設置在第一封裝基板2120的與第一跡線圖案2123相反的第二表面2122上。外部連接器2190可以附接到第二跡線圖案2124。第一內部連接器2125可以設置在第一封裝基板2120中，以將第一跡線圖案2123電連接到第二跡線圖案2124。
第一封裝基板2120可以包含設置在其第一表面2121上的第三跡線圖案2126。第一封裝連接器140可以電連接到第三跡線圖案2126。第三跡線圖案2126可以電連接到第二跡線圖案2124中的一些。第二內部連 接器2127可以基本上穿透第一封裝基板2120，以將第三跡線圖案2126電連接到第二跡線圖案2124中的一些。第三內部連接器2128可以設置在第一封裝基板2120中或者設置在第一封裝基板2120上，以將第三跡線圖案2126電連接到第一跡線圖案2123。
第二半導體封裝2200可以包括第二半導體晶片2212。第二半導體封裝2200還可以包括層疊在第二半導體晶片2212上的第三半導體晶片2214。第二半導體晶片2212和第三半導體晶片2214的層疊結構可以安裝在第二封裝基板2220上。另外，第二保護層2230可以覆蓋並囊封第二半導體晶片2212和第三半導體晶片2214，以保護第二半導體晶片2212和第三半導體晶片2214。第二封裝基板2220可以包含電路互連結構。更具體地，第二封裝基板2220可以具有第三表面2221，在該第三表面2221上安裝有第二半導體晶片2212和第三半導體晶片2214。此外，第四跡線圖案2223可以設置在第三表面2221上，以將第二封裝基板2220電連接到第二半導體晶片2212和第三半導體晶片2214。第四跡線圖案2223中的一些可以電連接到第二晶片連接器2213，而其它的第四跡線圖案2223可以電連接到第三晶片連接器2215。第二晶片連接器2213可以延伸以電連接到設置在第二半導體晶片2212的表面上的第一晶片接觸部2216。第三晶片連接器2215可以延伸以電連接到設置在第三半導體晶片2214的表面上的第二晶片接觸部2217。第二晶片連接器2213和第三晶片連接器2215可以是接合線。
第五跡線圖案2224可以設置在第二封裝基板2220的與第二半導體晶片2212和第三半導體晶片2214相反的第四表面2222上。第五跡線圖案2224可以與第二封裝連接器2240結合。第四內部連接器2227可以 基本上穿透第二封裝基板2220以將第四跡線圖案2223電連接到第五跡線圖案2224。
撓性翼互連基板2300可以被提供以用作用於使第一半導體封裝2100和第二半導體封裝2200彼此電連接的互連構件。黏接層2180可以設置在撓性翼互連基板2300和第一半導體封裝2100之間，以使第一半導體封裝2100附接到撓性翼互連基板2300。撓性翼互連基板2300可以包括具有電路互連結構2310的基板主體2330。撓性翼互連基板2300的基板主體2330可以包括固定部2350和從固定部2350橫向延伸的多個撓性翼2370。固定部2350可以包括第一固定部2351、位於第一固定部2351下面的第二固定部2352、以及設置在第一固定部2351和第二固定部2352之間的中間連接器2353。基板主體2330可以具有面對第一半導體封裝2100的第一外表面2331和面對第二半導體封裝2200的第二外表面2332。第六跡線圖案2311可以設置在基板主體2330的第一外表面2331上，並且可以經由第一封裝連接器2140電連接到第一半導體封裝2100。第七跡線圖案2312可以設置在基板主體2330的第二外表面2332上，並且可以經由第二封裝連接器2240電連接到第二半導體封裝2200。通孔2313可以設置在基板主體2330的固定部2350中，以基本上穿透固定部2350。第八跡線圖案2315可以設置在基板主體2330的第一外表面2331上，以使通孔2313電連接到第六跡線圖案2311。第九跡線圖案2314可以設置在基板主體2330的第二外表面2332上，以使通孔2313電連接到第七跡線圖案2312。第六跡線圖案2311、第七跡線圖案2312、第八跡線圖案2315、第九跡線圖案2314和通孔2313可以構成電路互連結構2310。
參照圖9，描述了例示包括具有根據實施方式的至少一個半導體封裝的記憶卡7800的電子系統的方塊圖。記憶卡7800包括記憶體控制器7820和諸如非揮發性記憶體裝置這樣的記憶體7810。記憶體7810和記憶體控制器7820可以存儲資料或者讀取所存儲的資料。記憶體7810和/或記憶體控制器7820包括設置在根據實施方式的嵌入式封裝中的一個或更多個半導體晶片。
記憶體7810可以包括應用了本發明的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810以使得回應於來自主機7830的讀取/寫入請求來讀出所存儲的資料或者存儲資料。
參照圖10，描述了例示包括根據實施方式的至少一個封裝的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712、以及記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以經由提供用於資料移動的路徑的匯流排8715而彼此電連接。
在一個實施方式中，控制器8711可以包括一個或更多個微處理器、數位訊號處理器、微控制器、和/或能夠執行與這些元件相同的功能的邏輯器件。控制器8711或記憶體8713可以包括根據本發明的實施方式的半導體封裝中的一種或更多種。輸入/輸出裝置8712可以包括在按鍵區、鍵盤、顯示裝置、觸控式螢幕等當中選擇的至少一種。記憶體8713是用於存儲資料的器件。記憶體8713可以存儲要由控制器8711執行的資料和/或命令等。
記憶體8713可以包括諸如DRAM這樣的揮發性記憶體裝置和/或諸如快閃記憶體這樣的非揮發性記憶體裝置。例如，快閃記憶體可以 被安裝到諸如移動終端或臺式電腦這樣的資訊處理系統。快閃記憶體可以構成固態硬碟(SSD)。在這種情況下，電子系統8710可以將大量資料穩定地存儲在快閃記憶體系統中。
電子系統8710還可以包括介面8714，該介面8714被配置為向通信網路發送資料和從通信網路接收資料。介面8714可以是有線類型或無線類型。例如，介面8714可以包括天線或者有線或無線收發器。
電子系統8710可以被實現為移動系統、個人電腦、工業用電腦或者執行各種功能的邏輯系統。例如，移動系統可以是下面的項中的任何一個：個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧手機、無線電話、膝上型電腦、記憶卡、數位音樂系統、以及資訊發送/接收系統。
如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可以在諸如分碼多重存取(CDMA)、全球移動通信(GSM)、北美數位行動電話(NADC)、強化分時多重存取(E-TDMA)、寬頻分碼多重存取(WCDAM)、CDMA2000、長期演進技術(LTE)和無線寬頻網際網路(Wibro)這樣的通信系統中使用。
出於例示的目的，已公開了本公開的實施方式。本領域技術人員將要領會的是，能夠在不脫離本公開和所附的申請專利範圍的範圍和精神的情況下進行各種修改、添加和替換。
10‧‧‧半導體封裝
100‧‧‧第一半導體封裝
110‧‧‧第一半導體晶片
111‧‧‧頂表面
113‧‧‧第一晶片連接器
120‧‧‧第一封裝基板
121‧‧‧第一表面
122‧‧‧第二表面
123‧‧‧第一跡線圖案
124‧‧‧第二跡線圖案
125‧‧‧第一內部連接器
126‧‧‧第三跡線圖案
127‧‧‧第二內部連接器
128‧‧‧第三內部連接器
130‧‧‧第一保護層
140‧‧‧第一封裝連接器
141‧‧‧第一封裝連接通孔部
143‧‧‧第一封裝連接接觸部
180‧‧‧黏接層
190‧‧‧外部連接器
200‧‧‧第二半導體封裝
212‧‧‧第二半導體晶片
213‧‧‧第二晶片連接器
214‧‧‧第三半導體晶片
215‧‧‧第三晶片連接器
216‧‧‧第一晶片接觸部
217‧‧‧第二晶片接觸部
220‧‧‧第二封裝基板
221‧‧‧第三表面
222‧‧‧第四表面
223‧‧‧第四跡線圖案
224‧‧‧第五跡線圖案
227‧‧‧第四內部連接器
230‧‧‧第二保護層
240‧‧‧第二封裝連接器
300‧‧‧撓性翼互連基板
310‧‧‧電路互連結構
311‧‧‧第六跡線圖案
312‧‧‧第七跡線圖案
313‧‧‧通孔
314‧‧‧第九跡線圖案
315‧‧‧第八跡線圖案
330‧‧‧基板主體
350‧‧‧固定部
351‧‧‧第一固定部
352‧‧‧第二固定部
353‧‧‧中間連接器

Claims (24)

  1. 一種半導體封裝，該半導體封裝包括：第一半導體封裝和第二半導體封裝，所述第二半導體封裝設置在所述第一半導體封裝上方；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一半導體封裝和所述第二半導體封裝之間，其中，所述撓性翼互連基板包括：固定部；第一撓性翼，所述第一撓性翼從所述固定部延伸，所述第一撓性翼的一部分與所述第二半導體封裝結合；以及第二撓性翼，所述第二撓性翼與所述第一撓性翼平行地從所述固定部延伸，所述第二撓性翼的一部分與所述第一半導體封裝結合，其中，所述撓性翼互連基板還包括：通孔，所述通孔穿透所述固定部，並且包含導電材料；第一跡線圖案，所述第一跡線圖案設置在所述第一撓性翼上，並且電連接到所述第二半導體封裝；第二跡線圖案，所述第二跡線圖案設置在所述第二撓性翼上，並且電連接到所述第一半導體封裝；第三跡線圖案，所述第三跡線圖案將所述第一跡線圖案電連接到所述通孔；以及第四跡線圖案，所述第四跡線圖案將所述第二跡線圖案電連接到所述通孔。
  2. 根據申請專利範圍第1項所述的半導體封裝，其中，所述撓性翼互連基板的所述固定部包括：第一固定部，所述第一撓性翼從所述第一固定部延伸；第二固定部，所述第二撓性翼從所述第二固定部延伸；以及中間連接器，所述中間連接器位於所述第一固定部和所述第二固定部之間，並且其中，所述第一固定部、所述第二固定部和所述中間連接器包含相同的材料，以構成單個統一主體。
  3. 根據申請專利範圍第1項所述的半導體封裝，其中，所述撓性翼互連基板的所述固定部包括：第一固定部，所述第一撓性翼從所述第一固定部延伸；第二固定部，所述第二撓性翼從所述第二固定部延伸；以及黏接層，所述黏接層將所述第一固定部接合到所述第二固定部。
  4. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一撓性翼與所述第二撓性翼分隔開，以能夠移動。
  5. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一撓性翼與所述第二撓性翼的表面接觸，並且能夠沿著所述第二撓性翼的所述表面移動。
  6. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一撓性翼和所述第二撓性翼中的每一個包含能夠翹曲或彎曲的撓性材料。
  7. 根據申請專利範圍第1項所述的半導體封裝，其中，所述撓性翼互連基板的所述固定部支承所述第一撓性翼和所述第二撓性翼。
  8. 根據申請專利範圍第1項所述的半導體封裝，其中，所述撓性翼互連基板還包括：第三撓性翼，所述第三撓性翼在與所述第一撓性翼相反的方向上從所述固定部延伸；以及第四撓性翼，所述第四撓性翼在與所述第二撓性翼相反的方向上與所述第三撓性翼平行地從所述固定部延伸。
  9. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一半導體封裝包括：封裝基板；半導體晶片，所述半導體晶片安裝在所述封裝基板上；保護層，所述保護層設置在所述封裝基板上，以囊封所述半導體晶片；以及封裝連接器，所述封裝連接器穿透所述保護層，以將所述封裝基板電連接到所述第一撓性翼。
  10. 根據申請專利範圍第9項所述的半導體封裝，其中，所述封裝連接器是貫穿模塑穿孔(TMV)。
  11. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一半導體封裝包括：封裝基板；半導體晶片，所述半導體晶片安裝在所述封裝基板上；保護層，所述保護層覆蓋所述半導體晶片，並且使所述封裝基板的表面的一部分暴露；以及 封裝連接器，所述封裝連接器與所述封裝基板的暴露的表面結合，以將所述封裝基板電連接到所述第一撓性翼。
  12. 根據申請專利範圍第11項所述的半導體封裝，其中，所述封裝連接器包含焊料球。
  13. 一種半導體封裝，所述半導體封裝包括：第一封裝基板和第二封裝基板，所述第二封裝基板設置在所述第一封裝基板上；以及撓性翼互連基板，所述撓性翼互連基板設置在所述第一封裝基板和所述第二封裝基板之間，其中，所述撓性翼互連基板包括：固定部；第一撓性翼，所述第一撓性翼從所述固定部延伸，所述第一撓性翼的一部分與所述第二封裝基板結合；以及第二撓性翼，所述第二撓性翼與所述第一撓性翼平行地從所述固定部延伸，所述第二撓性翼的一部分與所述第一封裝基板結合，其中，所述撓性翼互連基板還包括：通孔，所述通孔穿透所述固定部，並且包含導電材料；第一跡線圖案，所述第一跡線圖案設置在所述第一撓性翼上，並且電連接到所述第二封裝基板；第二跡線圖案，所述第二跡線圖案設置在所述第二撓性翼上，並且電連接到所述第一封裝基板；第三跡線圖案，所述第三跡線圖案將所述第一跡線圖案電連接到所述 通孔；以及第四跡線圖案，所述第四跡線圖案將所述第二跡線圖案電連接到所述通孔。
  14. 根據申請專利範圍第13項所述的半導體封裝，該半導體封裝還包括：第一封裝連接器，所述第一封裝連接器將所述第二跡線圖案電連接到所述第一封裝基板。
  15. 根據申請專利範圍第14項所述的半導體封裝，該半導體封裝還包括：第一半導體晶片，所述第一半導體晶片安裝在所述第一封裝基板上；以及保護層，所述保護層設置在所述第一封裝基板上，以囊封所述第一半導體晶片，其中，所述第一封裝連接器包含穿透所述保護層的貫穿模塑穿孔(TMV)。
  16. 根據申請專利範圍第14項所述的半導體封裝，該半導體封裝還包括：第二封裝連接器，所述第二封裝連接器將所述第一跡線圖案電連接到所述第二封裝基板。
  17. 根據申請專利範圍第16項所述的半導體封裝，其中，所述第二封裝連接器包含焊料球。
  18. 根據申請專利範圍第15項所述的半導體封裝，該半導體封裝還包 括：第二半導體晶片，所述第二半導體晶片安裝在所述第二封裝基板上；以及接合線，所述接合線將所述第二半導體晶片電連接到所述第二封裝基板。
  19. 根據申請專利範圍第13項所述的半導體封裝，其中，所述撓性翼互連基板的所述固定部包括：第一固定部，所述第一撓性翼從所述第一固定部延伸；第二固定部，所述第二撓性翼從所述第二固定部延伸；以及中間連接器，所述中間連接器位於所述第一固定部和所述第二固定部之間，並且其中，所述第一固定部、所述第二固定部和所述中間連接器包含相同的材料，以構成單個統一主體。
  20. 根據申請專利範圍第13項所述的半導體封裝，其中，所述撓性翼互連基板的所述固定部包括：第一固定部，所述第一撓性翼從所述第一固定部延伸；第二固定部，所述第二撓性翼從所述第二固定部延伸；以及黏接層，所述黏接層將所述第一固定部接合到所述第二固定部。
  21. 根據申請專利範圍第13項所述的半導體封裝，其中，所述第一撓性翼與所述第二撓性翼分隔開，以能夠移動。
  22. 根據申請專利範圍第13項所述的半導體封裝，其中，所述第一撓性翼與所述第二撓性翼的表面接觸，並且能夠沿著所述第二撓性翼的所述 表面移動。
  23. 根據申請專利範圍第13項所述的半導體封裝，其中，所述第一撓性翼和所述第二撓性翼中的每一個包含能夠翹曲或彎曲的撓性材料。
  24. 根據申請專利範圍第13項所述的半導體封裝，其中，所述撓性翼互連基板還包括：第三撓性翼，所述第三撓性翼在與所述第一撓性翼相反的方向上從所述固定部延伸；以及第四撓性翼，所述第四撓性翼在與所述第二撓性翼相反的方向上與所述第三撓性翼平行地從所述固定部延伸。
TW105113424A 2015-09-21 2016-04-29 包含撓性翼互連基板的半導體封裝 TWI703691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0132792 2015-09-21
KR1020150132792A KR20170034957A (ko) 2015-09-21 2015-09-21 플렉서블윙 배선기판을 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
TW201712822A TW201712822A (zh) 2017-04-01
TWI703691B true TWI703691B (zh) 2020-09-01

Family

ID=58283263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113424A TWI703691B (zh) 2015-09-21 2016-04-29 包含撓性翼互連基板的半導體封裝

Country Status (4)

Country Link
US (1) US9659909B2 (zh)
KR (1) KR20170034957A (zh)
CN (1) CN106558569B (zh)
TW (1) TWI703691B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066859A1 (en) * 2017-09-28 2019-04-04 Intel Corporation BOX ON ACTIVE SILICON SEMICONDUCTOR BOXES
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
US10410963B1 (en) 2018-06-07 2019-09-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Deformed layer for short electric connection between structures of electric device
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
KR102596756B1 (ko) * 2019-10-04 2023-11-02 삼성전자주식회사 PoP 구조의 반도체 패키지
TWI768322B (zh) * 2020-04-15 2022-06-21 矽品精密工業股份有限公司 電子裝置及其製法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US7429788B2 (en) * 2006-03-08 2008-09-30 Microelectronics Assembly Technologies, Inc. Thin multichip flex-module
US20100148342A1 (en) * 2005-10-27 2010-06-17 Panasonic Corporation Stacked semiconductor module
US8421203B2 (en) * 2010-11-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with foldable substrate and method of manufacture thereof
US20140048906A1 (en) * 2012-03-23 2014-02-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
CN104241212A (zh) * 2013-06-05 2014-12-24 爱思开海力士有限公司 柔性层叠封装体、包括其的电子系统及包括其的存储卡

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705564B2 (ja) * 1994-03-30 1998-01-28 日本電気株式会社 マルチチップモジュール
US7154175B2 (en) * 2004-06-21 2006-12-26 Intel Corporation Ground plane for integrated circuit package
TWI388042B (zh) 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
CN101449377B (zh) * 2006-05-19 2011-04-20 住友电木株式会社 半导体器件
KR102161173B1 (ko) 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US20100148342A1 (en) * 2005-10-27 2010-06-17 Panasonic Corporation Stacked semiconductor module
US7429788B2 (en) * 2006-03-08 2008-09-30 Microelectronics Assembly Technologies, Inc. Thin multichip flex-module
US8421203B2 (en) * 2010-11-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with foldable substrate and method of manufacture thereof
US20140048906A1 (en) * 2012-03-23 2014-02-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
CN104241212A (zh) * 2013-06-05 2014-12-24 爱思开海力士有限公司 柔性层叠封装体、包括其的电子系统及包括其的存储卡

Also Published As

Publication number Publication date
TW201712822A (zh) 2017-04-01
US9659909B2 (en) 2017-05-23
CN106558569B (zh) 2019-09-13
US20170084579A1 (en) 2017-03-23
KR20170034957A (ko) 2017-03-30
CN106558569A (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
TWI703691B (zh) 包含撓性翼互連基板的半導體封裝
TWI847996B (zh) 包括橋接晶粒的半導體封裝
TWI732985B (zh) 包含堆疊晶片的半導體封裝
TWI666735B (zh) 薄堆疊封裝
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
TWI810380B (zh) 包括橋接晶粒的系統級封裝件
US9324688B2 (en) Embedded packages having a connection joint group
US9728495B2 (en) Reconfigurable PoP
CN111613605A (zh) 包括桥接管芯的系统级封装
US9391009B2 (en) Semiconductor packages including heat exhaust part
JP2014521223A (ja) パッケージ内のメモリモジュール
US9640473B2 (en) Semiconductor packages
US9269657B2 (en) Flexible stack packages, electronic systems including the same, and memory cards including the same
US10008476B2 (en) Stacked semiconductor package including a smaller-area semiconductor chip
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
TWI768119B (zh) 包含晶片堆疊的半導體封裝
TW202111913A (zh) 包括電磁干擾屏蔽層的半導體封裝件
CN113113386A (zh) 包括具有中介桥的层叠的模块的半导体封装
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US8169066B2 (en) Semiconductor package
CN111668180B (zh) 包括混合布线接合结构的层叠封装件
KR20160047841A (ko) 반도체 패키지
US9966359B2 (en) Semiconductor package embedded with a plurality of chips
CN111799234A (zh) 包括热传导网络结构的半导体封装件
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩