CN208298821U - 堆叠封装结构 - Google Patents

堆叠封装结构 Download PDF

Info

Publication number
CN208298821U
CN208298821U CN201821042338.3U CN201821042338U CN208298821U CN 208298821 U CN208298821 U CN 208298821U CN 201821042338 U CN201821042338 U CN 201821042338U CN 208298821 U CN208298821 U CN 208298821U
Authority
CN
China
Prior art keywords
solder joint
package substrate
stack
plane
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821042338.3U
Other languages
English (en)
Inventor
任玉龙
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201821042338.3U priority Critical patent/CN208298821U/zh
Application granted granted Critical
Publication of CN208298821U publication Critical patent/CN208298821U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型公开了堆叠封装结构，其中一种堆叠封装结构包括：封装基板或应用IC，其表面设置有第一焊点；至少两个器件，所述至少两个器件叠放；其所在的平面与所述封装基板或应用IC所在的第一平面相交；所述至少两个器件表面朝向所述封装基板或应用IC的一侧设置有第二焊点，所述第二焊点与所述第一焊点电连接。本实用新型所提供的堆叠封装结构，即使堆叠的层数较多，各层器件的焊盘与封装基板或应用IC上焊盘之间的距离也较短，从而连接焊盘所需的引线较短，信号传输的时延较小。此外，还能够避免TSV工艺，制作方法简单；堆叠的器件所在平面与封装基板或应用IC所在平面相交，可以降低封装尺寸，并增加封装结构中的有效单元。

Description

堆叠封装结构
技术领域
本实用新型涉及表面贴装工艺技术领域，具体涉及堆叠封装结构。
背景技术
随着半导体制造技术以及立体封装技术的不断发展，电子器件和电子产品对多功能化和微型化的要求越来越高。堆叠封装技术能够使得封装体积更小，引线距离缩短从而使信号传输更快。
现有技术公开了一种堆叠封装结构，如图1所示，应用IC 20倒装芯片安装在封装基底10上，两个IC 50和52正装堆叠在应用IC 20上，并且两个IC同一侧的边错开设置以露出焊盘。IC 50错开的一边54上设置有焊盘，并通过导线58将该焊盘与封装基底10表面的焊盘30连接；IC 52错开的一边56上设置有焊盘，并通过导线60将该焊盘与封装基底10表面的焊盘30连接。
然而，上述堆叠封装结构往往在垂直于封装基底表面的方向堆叠，当堆叠的层数较多时，上层器件的焊盘与封装基底上焊盘之间的距离较大，连接焊盘所需的引线较长，会导致信号传输的时延较大。
发明内容
有鉴于此，本实用新型实施例提供了堆叠封装结构，以解决堆叠层数多时连接焊盘所需的引线较长、导致信号传输时延较大的问题。
本实用新型第一方面提供了一种堆叠封装结构，包括：封装基板或应用IC，其表面设置有第一焊点；至少两个器件，所述至少两个器件叠放；其所在的平面与所述封装基板或应用IC所在的第一平面相交；所述至少两个器件表面朝向所述封装基板或应用IC的一侧设置有第二焊点，所述第二焊点与所述第一焊点电连接。
上述堆叠封装结构，器件叠放，并且器件所在的平面与封装基板或应用IC所在平面相交，器件表面朝向封装基板或应用IC的一侧设置有焊点，与封装基板或应用IC上焊点电连接，器件堆叠方向基本与封装基板或应用IC表面平行，即使堆叠的层数较多，各层器件的焊盘与封装基板或应用IC上焊盘之间的距离也较短，从而连接焊盘所需的引线较短，信号传输的时延较小。此外，还能够避免TSV工艺，制作方法简单；堆叠的器件所在平面与封装基板或应用IC所在平面相交，可以降低封装尺寸，并增加封装结构中的有效单元。
本实用新型第二方面提供了一种堆叠封装结构，包括：封装基板或应用IC，其表面设置有第三焊点；至少一个器件组，所述器件组包括：第一器件和第二器件，所述第一器件和所述第二器件叠放，二者焊盘的位置相对应并电连接；所述第一器件、所述第二器件所在的平面与所述封装基板或应用IC所在的第一平面相交；所述器件组中至少一个器件表面朝向所述封装基板或应用IC的一侧设置有第四焊点；所述第三焊点与所述第四焊点电连接。
可选地，第二器件的部分与第一器件重合，伸出第二器件的部分表面设置所述第四焊点。
可选地，所述器件组中至少一个器件的朝向所述封装基板或应用IC的一侧边缘开设有豁口，至少一个所述第四焊点的位置与所述豁口的位置相适应。
可选地，所述堆叠封装结构包括至少两个器件组，所述至少两个器件组在第一方向上堆叠；所述第一方向与所述第一器件、所述第二器件所在的平面相交。
可选地，所述第一方向与所述第一器件、所述第二器件所在的平面基本垂直。
可选地，所述第一器件和所述第二器件中的一者为存储器件，另一者为逻辑器件；或者所述第一器件和所述第二器件均为存储器件。
上述堆叠封装结构，即使堆叠的层数较多，各层器件组的焊盘与封装基板或应用IC上焊盘之间的距离也较短，从而连接焊盘所需的引线较短，信号传输的时延较小，具体请参考第一方面；每个器件组包括第一器件和第二器件，二者焊盘的位置相对应并电连接，从而能够在不增加引线长度的情况下进一步提高堆叠的层数。此外，还能够避免TSV工艺，制作方法简单；堆叠的器件所在平面与封装基板或应用IC所在平面相交，可以降低封装尺寸，并增加封装结构中的有效单元。
附图说明
通过参考附图会更加清楚的理解本实用新型的特征和优点，附图是示意性的而不应理解为对本实用新型进行任何限制，在附图中：
图1示出了现有堆叠封装结构的示意图；
图2示出了根据本实用新型实施例的一种堆叠封装结构的纵向剖面示意图；
图3示出了根据本实用新型实施例的器件组的纵向剖面示意图；
图4示出了根据本实用新型实施例的另一种堆叠封装结构的纵向剖面示意图；
图5示出了根据本实用新型实施例的又一种堆叠封装结构的纵向剖面示意图；
图6示出了根据本实用新型实施例的又一种堆叠封装结构的纵向剖面示意图。
具体实施方式
为了使本实用新型的目的、优点更加清楚，下面将结合附图对本实用新型的实施示例进行详细描述，所述实施例的示例在附图中示出，其中附图中部分结构直接给出了优选的结构，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。需要说明的是，参考附图描述的实施例是示例性的，实施例中表明的结构也是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制，本实用新型各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例一
本实用新型实施例提供了一种堆叠封装结构，如图2所示，包括封装基板或应用IC10和至少两个器件21。
封装基板或应用IC 10的表面设置有第一焊点11。
该至少两个器件21叠放，这些器件21所在的平面与封装基板或应用IC 10所在的第一平面相交(可选地，可以是基本垂直)。
该至少两个器件21表面朝向封装基板或应用IC 10的一侧设置有第二焊点22，第二焊点22与第一焊点11电连接。第二焊点22可以是焊盘；或者，也可以是凸点，设置在器件21的第一表面，器件21的第二表面(与第一表面相对设置)上与凸点对应的位置开始有豁口；或者也可以是其他形式，本申请对此不做限定。
本实用新型实施例所提供的堆叠封装结构，器件叠放，并且器件所在的平面与封装基板或应用IC所在平面相交，器件表面朝向封装基板或应用IC的一侧设置有焊点，与封装基板或应用IC上焊点电连接，器件堆叠方向基本与封装基板或应用IC表面平行，即使堆叠的层数较多，各层器件的焊盘与封装基板或应用IC上焊盘之间的距离也较短，从而连接焊盘所需的引线较短，信号传输的时延较小。此外，还能够避免TSV工艺，制作方法简单；堆叠的器件所在平面与封装基板或应用IC所在平面相交，可以降低封装尺寸，并增加封装结构中的有效单元。
本实用新型实施例中的器件21可以为存储器件，也可以为逻辑器件。
实施例二
本实用新型实施例提供了一种堆叠封装结构，如图3所示，该堆叠封装结构包括封装基板或应用IC 10和至少一个器件组20。
封装基板或应用IC 10的表面设置有第三焊点11。如图3所示，器件组20包括第一器件23和第二器件24，第一器件23和第二器件24叠放，二者焊盘的位置相对应并电连接。第一器件23和第二器件24所在的平面与封装基板或应用IC 10所在的第一平面相交，如图5所示；也可以是基本垂直，如图2、图4和图6。器件组20中至少一个器件表面朝向封装基板或应用IC 10的一侧设置有第四焊点22，第三焊点11与第四焊点22电连接。
本实用新型实施例所提供的堆叠封装结构，即使堆叠的层数较多，各层器件组的焊盘与封装基板或应用IC上焊盘之间的距离也较短，从而连接焊盘所需的引线较短，信号传输的时延较小，具体请参考实施例一；每个器件组包括第一器件和第二器件，二者焊盘的位置相对应并电连接，从而能够在不增加引线长度的情况下进一步提高堆叠的层数。此外，还能够避免TSV工艺，制作方法简单；堆叠的器件所在平面与封装基板或应用IC所在平面相交，可以降低封装尺寸，并增加封装结构中的有效单元。
本实用新型实施例提供堆叠封装结构可以为至少两个器件组，该至少两个器件组在第一方向上堆叠。作为一种可选实施方式，第一方向与封装基板或应用IC 10所在的平面之间的夹角为锐角(例如小于45°的夹角、小于30°的夹角、小于15°的夹角、小于5°的夹角)，如图5所示；或者，作为该实施方式的一种替换实施方式，第一方向与封装基板或应用IC 10所在的平面基本平行，如图4和图6所示。
本实用新型申请中的第一器件23和第二器件24中的一者为存储器件(即用于存储数据的器件)，另一者为逻辑器件(即用于逻辑处理的器件)；或者，第一器件23和第二器件24均为存储器件；当然，也可以第一器件23和第二器件24均为逻辑器件。
实施例三
本实用新型实施例提供了另一种堆叠封装结构，与实施例二的区别在于，第二器件(24)的部分与第一器件(23)重合，伸出第一器件(23)的部分表面设置第四焊点22。如图4所示。
实施例四
本实用新型实施例提供了又一种堆叠封装结构，与实施例二或实施例三的区别在于，器件组20中至少一个器件的朝向封装基板或应用IC 10的一侧边缘开设有豁口，至少一个第四焊点22的位置与豁口的位置相适应。如图6所示。
需要补充说明的是，本申请中的焊点可以是焊盘，焊盘与凸点、焊球、焊盘通过导线连接；或者焊点也可以是凸点或焊球，焊点之间接触并电连接。
本领域技术人员容易理解，本申请中封装基板或应用IC与器件之间的位置关系通过模封层或塑封层(如图中40区域所示)固定。在封装基板或应用IC的表面、模封层或塑封层外部还可以设置焊球(如图2、图4-6所示)或焊盘。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本实用新型的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本实用新型保护范围内的同时，工艺步骤的次序可以变化。

Claims (7)

1.一种堆叠封装结构，其特征在于，包括：
封装基板或应用IC，其表面设置有第一焊点；
至少两个器件，所述至少两个器件叠放；其所在的平面与所述封装基板或应用IC所在的第一平面相交；
所述至少两个器件表面朝向所述封装基板或应用IC的一侧设置有第二焊点，所述第二焊点与所述第一焊点电连接。
2.一种堆叠封装结构，其特征在于，包括：
封装基板或应用IC，其表面设置有第三焊点；
至少一个器件组，所述器件组包括：第一器件和第二器件，所述第一器件和所述第二器件叠放，二者焊盘的位置相对应并电连接；所述第一器件、所述第二器件所在的平面与所述封装基板或应用IC所在的第一平面相交；
所述器件组中至少一个器件表面朝向所述封装基板或应用IC的一侧设置有第四焊点；所述第三焊点与所述第四焊点电连接。
3.根据权利要求2所述的堆叠封装结构，其特征在于，第二器件的部分与第一器件重合，伸出第二器件的部分表面设置所述第四焊点。
4.根据权利要求2所述的堆叠封装结构，其特征在于，所述器件组中至少一个器件的朝向所述封装基板或应用IC的一侧边缘开设有豁口，至少一个所述第四焊点的位置与所述豁口的位置相适应。
5.根据权利要求2所述的堆叠封装结构，其特征在于，所述堆叠封装结构包括至少两个器件组，所述至少两个器件组在第一方向上堆叠；所述第一方向与所述封装基板或应用IC所在的平面之间的夹角为锐角。
6.根据权利要求2所述的堆叠封装结构，其特征在于，所述堆叠封装结构包括至少两个器件组，所述至少两个器件组在第一方向上堆叠；所述第一方向与所述封装基板或应用IC所在的平面基本平行。
7.根据权利要求2至6任一项所述的堆叠封装结构，其特征在于，所述第一器件和所述第二器件中的一者为存储器件，另一者为逻辑器件；或者所述第一器件和所述第二器件均为存储器件。
CN201821042338.3U 2018-07-03 2018-07-03 堆叠封装结构 Active CN208298821U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821042338.3U CN208298821U (zh) 2018-07-03 2018-07-03 堆叠封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821042338.3U CN208298821U (zh) 2018-07-03 2018-07-03 堆叠封装结构

Publications (1)

Publication Number Publication Date
CN208298821U true CN208298821U (zh) 2018-12-28

Family

ID=64700107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821042338.3U Active CN208298821U (zh) 2018-07-03 2018-07-03 堆叠封装结构

Country Status (1)

Country Link
CN (1) CN208298821U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962881A (zh) * 2018-07-03 2018-12-07 华进半导体封装先导技术研发中心有限公司 堆叠封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962881A (zh) * 2018-07-03 2018-12-07 华进半导体封装先导技术研发中心有限公司 堆叠封装结构

Similar Documents

Publication Publication Date Title
US9177886B2 (en) Semiconductor package including chip support and method of fabricating the same
US10141293B2 (en) Semiconductor package
CN106328605B (zh) 半导体封装件
CN111081648A (zh) 包括支承上芯片层叠物的支承块的半导体封装件
CN108022923A (zh) 半导体封装
CN102646663B (zh) 半导体封装件
US9859257B2 (en) Flipped die stacks with multiple rows of leadframe interconnects
KR102365682B1 (ko) 반도체 패키지
TWI820316B (zh) 半導體封裝
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
TW201622092A (zh) 包含複數個堆疊晶片之半導體封裝
CN208298821U (zh) 堆叠封装结构
CN108962881A (zh) 堆叠封装结构
CN101315923B (zh) 芯片堆栈封装结构
TW201347120A (zh) 半導體晶片，具有該半導體晶片之半導體包裝，以及使用該半導體包裝之疊層半導體封裝
CN103943620A (zh) 半导体封装件及其制法
CN204011396U (zh) 一种新型PoP堆叠封装结构
CN203774293U (zh) 一种集成电路的3d封装结构
CN203774319U (zh) 堆叠式封装结构
WO2023207972A1 (zh) 封装结构、电子设备及封装方法
KR20120005340A (ko) 반도체 칩 및 적층 칩 패키지
CN107452686A (zh) 包括升高焊盘上的贯穿模球的半导体封装及其制造方法
CN104183555A (zh) 半导体封装件及其制法
US11600599B2 (en) Stack packages including supporter
CN208796993U (zh) 一种叠层封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant