CN208796993U - 一种叠层封装结构 - Google Patents

Abstract

本实用新型公开了一种叠层封装结构，包括：至少两个器件组，每个器件组包括：第一器件和第二器件，所述第一器件和所述第二器件叠放，其中一者正装、一者倒装，二者焊点的位置相对应并电连接；所述至少两个器件组叠置，各器件组中的一个器件朝向器件所在平面上的不同方向伸出，并且伸出的一侧设置有第一焊点。本实用新型所提供的叠层封装结构，通过倒装键合的方式将第一器件和第二器件结合形成器件组，并将器件组叠置，使得器件组中的一个器件朝向器件所在平面上的不同方向伸出设置、并且露出的焊点不能位于器件同一边时，堆叠层数最高可以达到多边形器件的边数的两倍。

Description

一种叠层封装结构

技术领域

本实用新型涉及器件封装领域，具体涉及一种叠层封装结构。

背景技术

随着半导体制造技术以及立体封装技术的不断发展，电子器件和电子产品对多功能化和微型化的要求越来越高。叠层封装技术能够使得封装体积更小，引线距离缩短从而使信号传输更快。

现有技术公开了一种叠层封装结构，如图1所示，应用IC 10倒装芯片安装在封装基底20上，两个IC 50和52正装堆叠在应用IC 10上，并且两个IC同一侧的边伸出设置以露出焊点。IC 50伸出的一边54上设置有焊点，并通过导线58将该焊点与封装基底20表面的焊点30连接；IC 52伸出的一边56上设置有焊点，并通过导线60将该焊点与封装基底20表面的焊点 30连接。

然而，由于相邻两个IC同一侧的边伸出设置以露出焊点，对于每个多边形器件，若露出的焊点不能位于多边形器件同一边，则堆叠层数最多为多边形器件的边数，堆叠层数难以提高。

发明内容

有鉴于此，本实用新型实施例提供了一种叠层封装结构，以解决当露出的焊点不能位于器件同一侧时，现有叠层封装结构的堆叠层数难以提高的问题。

本实用新型第一方面提供了一种叠层封装结构，包括：至少两个器件组，每个器件组包括：第一器件和第二器件，所述第一器件和所述第二器件叠放，其中一者正装、一者倒装，二者焊点的位置相对应并电连接；所述至少两个器件组叠置，各器件组中的一个器件朝向器件所在平面上的不同方向伸出，并且伸出的一侧设置有第一焊点。

可选地，各器件组中正装的器件朝向器件所在平面上的不同方向伸出。

可选地，所述叠层封装结构还包括：封装基板或应用IC，正装设置；所述封装基板或所述应用IC上的表面的第二焊点通过导线连接至第一焊点。

可选地，所述器件组中，正装器件的部分与倒装器件重合。

可选地，所述器件组中正装器件为圆形。

可选地，所述器件组中正装器件为正多边形。

可选地，相邻器件组中，正装器件伸出的方向所呈的角度为360°/N 的整数倍，其中N为正多边形的边数。

可选地，所述器件组中倒装器件为四边形。

可选地，相邻器件组中，正装器件伸出的方向正交。

可选地，每个器件组中的一者为逻辑器件，另一者为存储器件；或者，每个器件组中的二者均为存储器件。

本实用新型实施例所提供的叠层封装结构，通过倒装键合的方式将第一器件和第二器件结合形成器件组，并将器件组叠置，使得器件组中的一个器件朝向器件所在平面上的不同方向伸出设置、并且露出的焊点不能位于器件同一边时，堆叠层数最高可以达到多边形器件的边数的两倍。

附图说明

通过参考附图会更加清楚的理解本实用新型的特征和优点，附图是示意性的而不应理解为对本实用新型进行任何限制，在附图中：

图1示出了现有叠层封装结构的示意图；

图2示出了器件组的纵向剖面示意图；

图3示出了一个器件组的示意图；

图4示出了根据本实用新型实施例的一种叠层封装结构的示意图；

图5示出了根据本实用新型实施例的另一种叠层封装结构的示意图；

图6示出了根据本实用新型实施例的又一种叠层封装结构的示意图；

具体实施方式

为了使本实用新型的目的、优点、制备方法更加清楚，下面将结合附图对本实用新型的实施示例进行详细描述，所述实施例的示例在附图中示出，其中附图中部分结构直接给出了优选的结构材料，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。需要说明的是，参考附图描述的实施例是示例性的，实施例中表明的结构材料也是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制，本实用新型各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供了一种叠层封装结构，如图4-6所示，包括至少两个器件组A(例如，图中的A1、A2)，以及封装基板或应用IC(如图中的B所示)。封装基板或应用IC正装设置。

如图2所示，每个器件组A包括第一器件11和第二器件12，第一器件11和第二器件12叠放，其中一者正装、一者倒装，二者焊点的位置相对应并电连接。例如，第一器件11倒装设置，13为第一器件11表面的焊球；第二器件12正装，14为第二器件表面的焊点。焊球13和焊点14相接触并电连接。

至少两个器件组叠置，各器件组中的一个器件(可以是正装的器件，也可以是倒装的器件)朝向器件所在平面上的不同方向伸出，并且伸出的一侧设置有第一焊点15。封装基板或应用IC上的表面的第二焊点通过导线连接至第一焊点15，如图6所示，图中粗实线为导线。

以各器件组中的正装的器件朝向器件所在平面上的不同方向伸出为例 (即正装的器件伸出)，第一焊点可以在正装器件朝向(与该正装器件位于同一器件组的)倒装器件的一面设置第一焊点，也可以在正装器件远离(与该正装器件位于同一器件组的)倒装器件的一面设置第一焊点。图2示出了前者的设置方式。

上述叠层封装结构，通过倒装键合的方式将第一器件和第二器件结合形成器件组，并将器件组叠置，使得器件组中的一个器件朝向器件所在平面上的不同方向伸出设置、并且露出的焊点不能位于器件同一边时，堆叠层数最高可以达到多边形器件的边数的两倍。例如，图5和图6中，倒装器件为正方形，堆叠层数最高可以为8层。

可选地，正装器件的部分与倒装器件重合。倒装器件可以是圆形，也可以是正多边形。当倒装器件为正多边形时，相邻器件组中，正装器件伸出的方向所呈的角度为360°/N的整数倍，其中N为正多边形的边数。

进一步地，器件组中倒装器件可以为四边形。相应地，正装器件伸出的方向正交。

需要补充说明的是，本申请中第一器件和第二器件中的一者为逻辑器件，另一者为存储器件；或者二者均为存储器件；或者也可以二者均为逻辑器件，本申请对此不做限定。

本申请中的倒装是指器件的焊点(如焊盘、焊球或凸点)设置在靠近封装基板或应用IC的一面，正装是指器件的焊点(如焊盘、焊球或凸点) 设置在远离封装基板或应用IC的一面。也即，本申请中的正装、倒装仅用于表述器件的焊点与封装基板或应用IC的相对位置关系，并不是绝对的设置。

本领域技术人员容易理解，本申请中封装基板或应用IC与器件之间的位置关系通过模封层或塑封层固定。在封装基板或应用IC的表面、模封层或塑封层外部还可以设置焊球或焊盘。

虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本实用新型的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本实用新型保护范围内的同时，工艺步骤的次序可以变化。

此外，本实用新型的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本实用新型的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本实用新型描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本实用新型可以对它们进行应用。因此，本实用新型所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种叠层封装结构，其特征在于，包括：

至少两个器件组，每个器件组包括：第一器件和第二器件，所述第一器件和所述第二器件叠放，其中一者正装、一者倒装，二者焊点的位置相对应并电连接；

所述至少两个器件组叠置，各器件组中的一个器件朝向器件所在平面上的不同方向伸出，并且伸出的一侧设置有第一焊点。

2.根据权利要求1所述的叠层封装结构，其特征在于，各器件组中正装的器件朝向器件所在平面上的不同方向伸出。

3.根据权利要求1所述的叠层封装结构，其特征在于，还包括：

封装基板或应用IC，正装设置；所述封装基板或所述应用IC上的表面的第二焊点通过导线连接至第一焊点。

4.根据权利要求1所述的叠层封装结构，其特征在于，所述器件组中，正装器件的部分与倒装器件重合。

5.根据权利要求4所述的叠层封装结构，其特征在于，所述器件组中正装器件为圆形。

6.根据权利要求4所述的叠层封装结构，其特征在于，所述器件组中正装器件为正多边形。

7.根据权利要求5所述的叠层封装结构，其特征在于，相邻器件组中，正装器件伸出的方向所呈的角度为360°/N的整数倍，其中N为正多边形的边数。

8.根据权利要求4所述的叠层封装结构，其特征在于，所述器件组中倒装器件为四边形。

9.根据权利要求8所述的叠层封装结构，其特征在于，相邻器件组中，正装器件伸出的方向正交。

10.根据权利要求1至9任一项所述的叠层封装结构，其特征在于，

每个器件组中的一者为逻辑器件，另一者为存储器件；或者，每个器件组中的二者均为存储器件。