CN110071085B - 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件 - Google Patents

半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件 Download PDF

Info

Publication number
CN110071085B
CN110071085B CN201910394459.7A CN201910394459A CN110071085B CN 110071085 B CN110071085 B CN 110071085B CN 201910394459 A CN201910394459 A CN 201910394459A CN 110071085 B CN110071085 B CN 110071085B
Authority
CN
China
Prior art keywords
pad
peripheral
center
package
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910394459.7A
Other languages
English (en)
Other versions
CN110071085A (zh
Inventor
权兴奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110071085A publication Critical patent/CN110071085A/zh
Application granted granted Critical
Publication of CN110071085B publication Critical patent/CN110071085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

提供了半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件。所述半导体芯片可以包括半导体基底、第一中心焊盘、第二中心焊盘、第一外围焊盘、第二外围焊盘、第一焊盘线和第二焊盘线。半导体基底可以具有有源面。第一中心焊盘和第二中心焊盘可以布置在有源面的中心区域上。第一外围焊盘和第二外围焊盘可以布置在有源面的边缘区域上。第一焊盘线可以连接在第一中心焊盘与第一外围焊盘之间。第二焊盘线可以连接在第二中心焊盘与第二外围焊盘之间。

Description

半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件
本申请是向中国国家知识产权局提交的申请日为2016年3月24日的标题为“半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件”的第201610171661.X号申请的分案申请。
技术领域
示例实施例涉及一种半导体芯片、包括半导体芯片的一种倒装芯片封装件和一种晶圆级封装件。更具体地，示例实施例涉及半导体芯片的焊盘布置、包括半导体芯片的倒装芯片封装件及晶圆级封装件。
背景技术
通常，半导体芯片可以包括布置在半导体芯片的边缘区域上的外围焊盘与布置在半导体芯片的中心区域上的中心焊盘。外围焊盘可以包括，例如，输入焊盘、输出焊盘、测试焊盘。中心焊盘可以包括信号焊盘。
根据相关技术，外围焊盘可以仅用于半导体封装件测试的测试焊盘或者导线的键合焊盘。中心焊盘可以用于倒装芯片封装件中的键合焊盘或晶圆级封装件中的再分布层的连接焊盘。即，外围焊盘可以不用于倒装芯片封装件中的键合焊盘或者晶圆级封装件中的再分布层的连接焊盘。在倒装芯片封装件中当中心焊盘之间的间隔与导电凸起之间的精细间距对应时，可能在导电凸起之间发生电短路。结果，为了防止导电凸起之间的电短路，倒装芯片封装件可以具有大的尺寸。具体地，在系统级封装件(SIP)中为了使半导体芯片与封装件基底电连接，封装件基底可以具有大的尺寸。
发明内容
半导体芯片被设置成包括外围焊盘和中心焊盘。外围焊盘和中心焊盘可以在倒装芯片封装件中用于半导体芯片与封装件基底之间的键合焊盘或者在晶圆级封装件中用于再分布层的连接焊盘。
提供了包括上述半导体芯片的倒装芯片封装件。
提供了包括上述半导体芯片的晶圆级封装件。
根据示例实施例的一方面，提供了半导体芯片。半导体芯片可以包括半导体基底、第一中心焊盘、第二中心焊盘、第一外围焊盘、第二外围焊盘、第一焊盘线和第二焊盘线。半导体基底可以具有有源面。第一中心焊盘和第二中心焊盘可以布置在有源面的中心区域上。第一外围焊盘和第二外围焊盘可以布置在有源面的边缘区域上。第一焊盘线可以使第一中心焊盘与第一外围焊盘电连接。第二焊盘线可以使第二中心焊盘与第二外围焊盘电连接。
在示例实施例中，第一中心焊盘与第二中心焊盘可以被布置成彼此相邻。第一外围焊盘与第二外围焊盘可以被布置成彼此相邻。
在示例实施例中，第一外围焊盘和第二外围焊盘可以沿与半导体基底的侧表面基本平行的第一方向以行的形式布置。
在示例实施例中，第一中心焊盘和第二中心焊盘可以沿第一方向以行的形式布置。
在示例实施例中，第一中心焊盘和第二中心焊盘可以沿与第一方向基本垂直的第二方向以行的形式布置。
在示例实施例中，第一中心焊盘和第二中心焊盘在第一方向和第二方向上彼此偏置地布置。
在示例实施例中，第一中心焊盘、第一外围焊盘和第一焊盘线可以具有彼此基本共面的上表面。
在示例实施例中，第二中心焊盘、第二外围焊盘和第二焊盘线可以具有彼此基本共面的上表面。
在示例实施例中，半导体芯片还可以包括形成在有源面上以覆盖第一焊盘线和第二焊盘线的钝化层。钝化层可以具有被构造为暴露第一中心焊盘、第二中心焊盘、第一外围焊盘和第二外围焊盘的开口。
根据示例实施例的另一方面，提供了一种倒装芯片封装件。所述倒装芯片封装件可以包括半导体芯片、封装件基底、第一导电凸起和第二导电凸起。半导体芯片可以包括半导体基底、第一中心焊盘、第一外围焊盘、第一焊盘线、第二中心焊盘、第二外围焊盘和第二焊盘线，第一焊盘线使第一中心焊盘与第一外围焊盘电连接，第二焊盘线使第二中心焊盘与第二外围焊盘电连接。半导体基底可以具有有源面。第一中心焊盘和第二中心焊盘可以布置在有源面的中心区域上。第一外围焊盘和第二外围焊盘可以布置在有源面的边缘区域上。钝化层形成在第一中心焊盘、第二中心焊盘、第一外围焊盘、第二外围焊盘、第一焊盘线和第二焊盘线上。封装件基底可以与半导体芯片的有源面相对地设置。第一导电凸起和第二导电凸起可以设置在半导体芯片与封装件基底之间以使半导体芯片与封装件基底电连接。第一中心焊盘、第二中心焊盘、第一外围焊盘、和第二外围焊盘包括相同的材料。
在示例实施例中，第一导电凸起可以设置在第一中心焊盘与封装件基底之间。第二导电凸起可以设置在第二中心焊盘与封装件基底之间。
在示例实施例中，第一导电凸起可以设置在第一外围焊盘与封装件基底之间。第二导电凸起可以设置在第二外围焊盘与封装件基底之间。
在示例实施例中，第一导电凸起可以设置在第一中心焊盘与封装件基底之间。第二导电凸起可以设置在第二外围焊盘与封装件基底之间。
在示例实施例中，倒装芯片封装件还可以包括形成在封装件基底上以覆盖半导体芯片的模塑构件。
在示例实施例中，倒装芯片封装件还可以包括叠置在半导体芯片上的第二半导体芯片。第二半导体芯片可以与封装件基底电连接。
在示例实施例中，倒装芯片封装件还可以包括使第二半导体芯片与封装件基底电连接的导线。
根据示例实施例的另一方面，提供了一种晶圆级封装件。所述晶圆级封装件可以包括半导体芯片、第一再分布层、第二再分布层和外部端子。半导体芯片可以包括半导体基底、第一中心焊盘、第一外围焊盘、第一焊盘线、第二中心焊盘、第二外围焊盘和第二焊盘线，第一焊盘线使第一中心焊盘与第一外围焊盘电连接，第二焊盘线使第二中心焊盘与第二外围焊盘电连接。半导体基底可以具有有源面。第一中心焊盘和第二中心焊盘可以布置在有源面的中心区域上。第一外围焊盘和第二外围焊盘可以布置在有源面的边缘区域上。第一再分布层可以从第一中心焊盘和第一外围焊盘中的任意一个延伸。第二再分布层可以从第二中心焊盘和第二外围焊盘中的任意一个延伸。第一外部端子可以形成在第一再分布层上，第二外部端子可以形成在第二再分布层上。
在示例实施例中，晶圆级封装件还可以包括形成在有源面上以覆盖第一焊盘线和第二焊盘线的钝化层。钝化层可以具有开口以暴露第一中心焊盘、第二中心焊盘、第一外围焊盘和第二外围焊盘。第一再分布层和第二再分布层可以形成在钝化层上。
在示例实施例中，晶圆级封装件还可以包括形成在钝化层的上表面上的绝缘图案。绝缘图案可以具有被构造为部分地暴露第一再分布层和第二再分布层的开口。
在示例实施例中，第二再分布层与第二中心焊盘和第二外围焊盘分隔开。
根据示例实施例的另一方面，半导体芯片可以包括：半导体基底，具有有源面；多个中心焊盘，设置在有源面的中心区域上；多个外围焊盘，设置在有源面的沿半导体基底的至少一个侧面的边缘区域上；和多个配对的电连接结构。每个配对的电连接结构可以由一个中心焊盘、一个对应的外围焊盘与使所述一个中心焊盘和所述一个对应的外围焊盘电连接的焊盘线来形成。
在示例实施例中，至少两个中心焊盘可以彼此相邻地布置并且至少两个外围焊盘可以彼此相邻地布置以形成两个相邻的配对的电连接结构。
根据示例实施例，第一中心焊盘和第一外围焊盘可以通过第一焊盘线彼此连接，第二中心焊盘和第二外围焊盘可以通过第二焊盘线彼此连接。因此，第一外围焊盘和第二外围焊盘以及第一中心焊盘和第二中心焊盘可以在倒装芯片封装件中用于键合焊盘或者在晶圆级封装件中用于再分布层的连接焊盘。结果，可以加宽导电凸起之间的间距使得半导体芯片可以用于倒装芯片封装件、晶圆级封装件、扇出型晶圆级封装件等，而不改变焊盘布置。
附图说明
通过下面结合附图详细的描述，将更清楚地理解示例实施例。图1至图19表示如这里所述的非限制性的示例实施例。
图1是示出根据示例实施例的半导体芯片的平面图。
图2是沿图1中的线II-II＇截取的剖视图。
图3是沿图1中的线III-III＇截取的剖视图。
图4是示出根据示例实施例的包括图1中的半导体芯片的倒装芯片封装件的剖视图。
图5是示出图4中的倒装芯片封装件的平面图。
图6是沿图5中的线VI-VI＇截取的剖视图。
图7是沿图5中的线VII-VII＇截取的剖视图。
图8是示出根据示例实施例的包括图1中的半导体芯片的倒装芯片封装件的剖视图。
图9是示出图8中的倒装芯片封装件的平面图。
图10是沿图9中的线X-X＇截取的剖视图。
图11是沿图9中的线XI-XI＇截取的剖视图。
图12是示出根据示例实施例的包括图1中的半导体芯片的倒装芯片封装件的剖视图。
图13是示出图12中的倒装芯片封装件的平面图。
图14是沿图13中的线XIV-XIV＇截取的剖视图。
图15是沿图13中的线XV-XV＇截取的剖视图。
图16是示出根据示例实施例的包括图1中的半导体芯片的晶圆级封装件的剖视图。
图17是沿图16中的线XVII-XVII＇截取的剖视图。
图18是沿图16中的线XVIII-XVIII＇截取的剖视图。
图19是示出根据示例实施例的包括图1中的半导体芯片的系统级封装件的剖视图。
具体实施方式
在下文中将参照附图更充分地描述各种示例实施例，在附图中示出了一些示例实施例。然而，本发明可以以许多不同的形式来实现，并且不应该被解释为受限于这里阐述的示例实施例。相反，提供这些示例实施例使得本公开将是完整的和彻底的，并且将向本领域的技术人员充分地传达本发明的范围。在附图中，为了清晰起见会夸大层和区域的尺寸和相对尺寸。
将理解的是，当元件或层被称作“在”另一元件或层“上”或者“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。同样的附图标号始终指示同样的元件。如在这里使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
将理解的是，尽管在这里可使用术语第一、第二、第三等来描述各种的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了易于描述，在这里可使用诸如“在……下方”、“在……下面”、“下”、“在……上方”、“上”等空间相对术语来描述如图中所示的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下面”或“下方”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在……下面”可包括“在……上方”和“在……下面”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并相应地解释这里使用的空间相对描述符。
这里使用的术语仅是出于描述具体的示例实施例的目的，并不意图对本发明进行限制。除非上下文另外明确指出，否则单数形式“一个(种)(者)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
这里参照作为理想示例实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样，预计将出现例如由制造技术和/或公差引起的图示的形状的变化。因此，示例实施例不应该被理解为受限于这里示出的区域的特定的形状，而将包括诸如由制造导致的形状上的偏差。例如，示出为矩形的注入区域在其边缘将通常具有圆形或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状并且不意图限制本发明的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确这样定义，否则术语(例如，在通用的字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或过于形式化的含义来解释。
在下文中，将参照附图详细地解释示例实施例。
半导体芯片
图1是示出根据示例实施例的半导体芯片的平面图，图2是沿图1中的线II-II＇截取的剖视图，图3是沿图1中的线III-III＇截取的剖视图。
参照图1至图3，该示例实施例的半导体芯片100可以包括半导体基底110、多个中心焊盘、多个外围焊盘、多条焊盘线以及钝化层120。
在一些实施例中，半导体基底110中的中心焊盘的数量可以是N。半导体基底110中的外围焊盘的数量也可以是N。焊盘线可以设置在中心焊盘与外围焊盘之间以使中心焊盘与外围焊盘电连接。因此，中心焊盘和外围焊盘可以彼此配对且电连接以形成配对的电连接结构。在示例实施例中，在N个中心焊盘之中，第一中心焊盘112和第二中心焊盘114可以彼此相邻，在N个外围焊盘之中，第一外围焊盘116和第二外围焊盘118可以彼此相邻。第一焊盘线130可以设置在第一中心焊盘112与第一外围焊盘116之间，第二焊盘线132可以设置在第二中心焊盘114与第二外围焊盘118之间。
半导体基底110可以包括电路结构。电路结构可以形成在半导体基底110中。半导体基底110可以具有电连接到电路结构的有源面。在图2和图3中，有源面可以与半导体基底110的上表面对应。
第一中心焊盘112和第二中心焊盘114可以在半导体基底110中位于有源面的中心区域上。中心区域可以是比半导体基底110的边缘区域更靠近半导体基底110的中心的区域。第一中心焊盘112和第二中心焊盘114可以彼此相邻布置。在一些实施例中，第一中心焊盘112与第二中心焊盘114之间没有设置其它的焊盘。在一个实施例中，第一中心焊盘112和第二中心焊盘114可以以与半导体基底110的一个侧面平行的行的形式布置。在另一个实施例中，第一中心焊盘112和第二中心焊盘114可以在彼此平行的两个方向上彼此偏置地布置。因此，第一中心焊盘112和第二中心焊盘114不能以行的形式布置。
第一外围焊盘116和第二外围焊盘118可以在半导体基底110中位于有源面的边缘区域上。第一外围焊盘116和第二外围焊盘118可以彼此相邻地布置。在一些实施例中，第一外围焊盘116与第二外围焊盘118之间没有设置其它的焊盘。此外，第一外围焊盘116和第二外围焊盘118可以沿与半导体基底110的侧表面基本平行的方向以行的形式布置。
在一些实施例中，由第一中心焊盘112和第二中心焊盘114形成的行可以平行于由第一外围焊盘116和第二外围焊盘118形成的行。在一些实施例中，由第一中心焊盘112和第二中心焊盘114形成的行可以基本垂直于由第一外围焊盘116和第二外围焊盘118形成的行。
第一焊盘线130可以布置在半导体基底110的有源面上。第一焊盘线130可以设置在第一中心焊盘112与第一外围焊盘116之间，并且可以使第一中心焊盘112与第一外围焊盘116电连接。因此，第一中心焊盘112和第一外围焊盘116可以形成由第一焊盘线130连接的一对电连接结构。
第一焊盘线130可以通过用于形成第一中心焊盘112和第一外围焊盘116的工艺来形成。例如，可以在半导体基底110的有源面上形成金属层。可以对金属层进行图案化以同时形成第一中心焊盘112、第一外围焊盘116和第一焊盘线130。因此，第一中心焊盘112、第一外围焊盘116和第一焊盘线130可以具有彼此基本共面的上表面。
可选择的是，第一焊盘线130的形成工艺可以不同于第一中心焊盘112和第一外围焊盘116的形成工艺。例如，在半导体基底110的有源面上形成第一中心焊盘112和第一外围焊盘116之后，可以在第一中心焊盘112与第一外围焊盘116之间形成第一焊盘线130。在这种情况下，第一焊盘线130的上表面可以高于或者低于第一中心焊盘112和第一外围焊盘116的上表面。
第二焊盘线132可以布置在半导体基底110的有源面上。第二焊盘线132可以设置在第二中心焊盘114与第二外围焊盘118之间，并且可以使第二中心焊盘114与第二外围焊盘118电连接。因此，第二中心焊盘114和第二外围焊盘118可以形成由第二焊盘线132连接的一对电连接结构。
第二焊盘线132可以通过用于形成第二中心焊盘114和第二外围焊盘118的工艺来形成。例如，可以在半导体基底110的有源面上形成金属层。可以对金属层进行图案化以同时形成第二中心焊盘114、第二外围焊盘118和第二焊盘线132。因此，第二中心焊盘114、第二外围焊盘118和第二焊盘线132可以具有彼此基本共面的上表面。即，第一中心焊盘112、第二中心焊盘114、第一外围焊盘116、第二外围焊盘118、第一焊盘线130和第二焊盘线132可以通过单一的图案化工艺同时形成。
可选择的是，第二焊盘线132的形成工艺可以不同于第二中心焊盘114和第二外围焊盘118的形成工艺。例如，在半导体基底110的有源面上形成第二中心焊盘114和第二外围焊盘118之后，可以在第二中心焊盘114与第二外围焊盘118之间形成第二焊盘线132。在这种情况下，第二焊盘线132的上表面可以高于或者低于第二中心焊盘114和第二外围焊盘118的上表面。
钝化层120可以形成在半导体基底110的有源面上。钝化层120可以被构造为覆盖第一焊盘线130和第二焊盘线132。钝化层120可以具有被构造为暴露第一中心焊盘112、第二中心焊盘114、第一外围焊盘116和第二外围焊盘118的开口。
根据示例实施例，第一中心焊盘112和第一外围焊盘116可以通过第一焊盘线130彼此连接，第二中心焊盘114和第二外围焊盘118可以通过第二焊盘线132彼此连接。因此，第一中心焊盘112和第一外围焊盘116中的任意一个与第二中心焊盘114和第二外围焊盘118中的任意一个可以用作用于半导体封装件的端部。结果，具有焊盘布置的半导体芯片100可以用于倒装芯片封装件、晶圆级封装件、扇出型晶圆级封装件等。
在一些实施例中，半导体芯片可以包括：半导体基底，具有有源面；多个中心焊盘，设置在有源面的中心区域上；多个外围焊盘，设置在有源面的沿半导体基底的至少一个侧面的边缘区域上；以及多个配对的电连接结构。每个配对的电连接结构可以由一个中心焊盘、一个对应的外围焊盘以及使所述一个中心焊盘和所述一个对应的外围焊盘电连接的焊盘线来形成。在一些实施例中，至少两个中心焊盘可以彼此相邻地布置并且至少两个外围焊盘可以彼此相邻地布置以形成至少两个相邻的配对的电连接结构。
倒装芯片封装件
图4是示出根据示例实施例的包括图1中的半导体芯片的倒装芯片封装件的剖视图，图5是示出图4中的倒装芯片封装件的平面图，图6是沿图5中的线VI-VI＇截取的剖视图，图7是沿图5中的线VII-VII＇截取的剖视图。
参照图4至图7，该示例实施例的倒装芯片封装件200可以包括半导体芯片100、封装件基底210、第一导电凸起140、第二导电凸起142、模塑构件220和外部端子230。倒装芯片封装件200可以利用第一中心焊盘112和第二中心焊盘114作为倒装芯片封装件200的端子。具体地，通过第一焊盘线130与第一外围焊盘116连接的第一中心焊盘112与通过第二焊盘线132与第二外围焊盘118连接的第二中心焊盘114可以用于倒装芯片封装件200的端子。
半导体芯片100可以包括与图1中的半导体芯片100的元件基本相同的元件。因此，相同的附图标号可以指示相同的元件，为了简洁起见这里可以省略关于相同元件的任何进一步的说明。
半导体芯片100的有源面可以是向下的。封装件基底210可以布置在半导体芯片100下方。因此，封装件基底210的上表面可以面对半导体芯片100的有源面。封装件基底210可以包括电路图案212。电路图案212可以具有通过封装件基底210的上表面暴露的上端和通过封装件基底210的下表面暴露的下端。
第一导电凸起140可以形成在第一中心焊盘112上。第一导电凸起140可以设置在第一中心焊盘112与电路图案212的上端之间以使第一中心焊盘112与电路图案212电连接。
第二导电凸起142可以形成在第二中心焊盘114上。第二导电凸起142可以设置在第二中心焊盘114与电路图案212的上端之间以使第二中心焊盘114与电路图案212电连接。
模塑构件220可以形成在封装件基底210的上表面上以覆盖半导体芯片100。模塑构件220可以用于保护半导体芯片免受外部环境的影响。模塑构件220可以包括环氧树脂模塑化合物(EMC)。
外部端子230可以形成在封装件基底210中的电路图案212的下端上。外部端子230可以包括焊球。
图8是示出根据示例实施例的包括图1中的半导体芯片的倒装芯片封装件的剖视图，图9是示出图8中的倒装芯片封装件的平面图，图10是沿图9中的线X-X＇截取的剖视图，图11是沿图9中的线XI-XI＇截取的剖视图。
除了第一导电凸起和第二导电凸起的位置外，该示例实施例的倒装芯片封装件200a可以包括与图4中的倒装芯片封装件200的元件基本相同的元件。因此，相同的附图标号可以指示相同的元件，为了简洁起见这里可以省略关于相同元件的任何进一步的说明。
参照图8至图11，该示例实施例的倒装芯片封装件200a可以利用第一外围焊盘116和第二外围焊盘118作为倒装芯片封装件200a的端子。具体地，通过第一焊盘线130与第一中心焊盘112连接的第一外围焊盘116与通过第二焊盘线132与第二中心焊盘114连接的第二外围焊盘118可以用于倒装芯片封装件200a的端子。
第一导电凸起140可以形成在第一外围焊盘116上。第一导电凸起140可以设置在第一外围焊盘116与电路图案212的上端之间以使第一外围焊盘116与电路图案212电连接。
第二导电凸起142可以形成在第二外围焊盘118上。第二导电凸起142可以设置在第二外围焊盘118与电路图案212的上端之间以使第二外围焊盘118与电路图案212电连接。
图12是示出根据示例实施例的包括图1中的半导体芯片的倒装芯片封装件的剖视图，图13是示出图12中的倒装芯片封装件的平面图，图14是沿图13中的线XIV-XIV＇截取的剖视图，图15是沿图13中的线XV-XV＇截取的剖视图。
除了第一导电凸起和第二导电凸起的位置外，该示例实施例的倒装芯片封装件200b可以包括与图4中的倒装芯片封装件200的元件基本相同的元件。因此，相同的附图标号可以指示相同的元件，为了简洁起见这里可以省略关于相同元件的任何进一步的说明。
参照图12至图15，该示例实施例的倒装芯片封装件200b可以利用第一中心焊盘112和第二外围焊盘118作为倒装芯片封装件200b的端子。具体地，通过第一焊盘线130与第一外围焊盘116连接的第一中心焊盘112与通过第二焊盘线132与第二中心焊盘114连接的第二外围焊盘118可以用于倒装芯片封装件200b的端子。
第一导电凸起140可以形成在第一中心焊盘112上。第一导电凸起140可以设置在第一中心焊盘112与电路图案212的上端之间以使第一中心焊盘112与电路图案212电连接。
第二导电凸起142可以形成在第二外围焊盘118上。第二导电凸起142可以设置在第二外围焊盘118与电路图案212的上端之间以使第二外围焊盘118与电路图案212电连接。
因此，第一导电凸起140与第二导电凸起142可以交替地形成在中心焊盘与外围焊盘上使得第一导电凸起140与第二导电凸起142之间可以形成足够宽的间距。因此，可以防止第一导电凸起140与第二导电凸起142之间的电短路。结果，可以完成用于形成凸起的焊盘的有效布置。
晶圆级封装件
图16是示出根据示例实施例的包括图1中的半导体芯片的晶圆级封装件的剖视图，图17是沿图16中的线XVII-XVII＇截取的剖视图，图18是沿图16中的线XVIII-XVIII＇截取的剖视图。
参照图16至图18，该示例实施例的晶圆级封装件300可以包括半导体芯片100、第一再分布层310、第二再分布层312、绝缘图案320、第一外部端子330和第二外部端子332。
半导体芯片100可以包括与图1中的半导体芯片100的元件基本相同的元件。因此，相同的附图标号可以指示相同的元件，为了简洁起见这里可以省略关于相同元件的任何进一步的说明。
第一再分布层310可以形成在钝化层120上。第一再分布层310可以电连接到第一中心焊盘112。在一个实施例中，第一再分布层310可以从第一中心焊盘112延伸并且可以电连接到第一中心焊盘112。可选择的是，第一再分布层310可以电连接到第一外围焊盘116。在一个实施例中，第一再分布层310可以从第一外围焊盘延伸并且可以电连接到第一外围焊盘116。因为第一中心焊盘112可以通过第一焊盘线130与第一外围焊盘116连接，所以第一再分布层310可以被构造为从第一中心焊盘112和第一外围焊盘116中的任意一个延伸。第一再分布层310可以设置在钝化层120上的任意合适的位置中。在一些实施例中，第一再分布层310可以与第一中心焊盘相邻地设置。在一些实施例中，第一再分布层310可以与第一中心焊盘分隔开地设置。
第二再分布层312可以形成在钝化层120上。第二再分布层312可以电连接到第二中心焊盘114。在一个实施例中，第二再分布层312可以从第二中心焊盘114延伸并且可以电连接到第二中心焊盘114。可选择的是，第二再分布层312可以电连接到第二外围焊盘118。在一个实施例中，第二再分布层312可以从第二外围焊盘118延伸并且可以电连接到第二外围焊盘118。因为第二中心焊盘114可以通过第二焊盘线132与第二外围焊盘118连接，所以第二再分布层312可以从第二中心焊盘114与第二外围焊盘118中的任意一个延伸。第二再分布层312可以设置在钝化层120上的任意合适的位置中。在一些实施例中，第二再分布层312可以与第二中心焊盘相邻地设置。在一些实施例中，第二再分布层312可以与第二中心焊盘分隔开。在一些实施例中，第二再分布层312可以与第二中心焊盘和第二外围焊盘分隔开。
此外，可以通过使第一再分布层310和第二再分布层312延伸到半导体芯片100的侧表面之外的位置来将晶圆级封装件300实现为扇出型晶圆级封装件。
绝缘图案320可以形成在钝化层120的上表面上。绝缘图案320可以具有开口，所述开口被构造成暴露第一再分布层310和第二再分布层312或者部分地暴露第一再分布层310和第二再分布层312。
第一外部端子330可以形成在通过绝缘图案320的开口暴露的第一再分布层310上。第一外部端子330可以包括焊球。
第二外部端子332可以形成在通过绝缘图案320的开口暴露的第二再分布层312上。第二外部端子332可以包括焊球。
可选择的是，晶圆级封装件300可以不包括再分布层。晶圆级封装件300可以包括形成在第一中心焊盘112和第一外围焊盘116中的任意一个以及第二中心焊盘114和第二外围焊盘118中的任意一个上的球形区域(ball land)。在这种情况下，第一外部端子330和第二外部端子332可以形成在球形区域上。
图19是示出根据示例实施例的包括图1中的半导体芯片的系统级封装件的剖视图。
除了还包括第二半导体芯片之外，该示例实施例的系统级封装件400可以包括与图4中的倒装芯片封装件200的元件基本相同的元件。因此，相同的附图标号可以指示相同的元件，为了简洁起见这里可以省略关于相同元件的任何进一步的说明。
参照图19，第二半导体芯片410可以叠置在半导体芯片100的上表面上。第二半导体芯片410可以利用粘合剂附着到半导体芯片100的上表面。第二半导体芯片410可以包括第二键合焊盘412。第二键合焊盘412可以布置在第二半导体芯片410的上表面的边缘部分上。因此，第二半导体芯片410的上表面可以对应于第二半导体芯片410的有源面。第二半导体芯片410可以包括控制芯片。可选择的是，第二半导体芯片100和第二半导体芯片410可以包括存储芯片。
第二半导体芯片410可以通过导线420与封装件基底210电连接。每个导线420可以包括连接到第二半导体芯片410的第二键合焊盘412的上端与连接到封装件基底210的电路图案212的上端的下端。
模塑构件430可以形成在封装件基底210的上表面上以覆盖半导体芯片100和第二半导体芯片410。模塑构件430可以保护半导体芯片100、第二半导体芯片410和导线420不受外界影响。模塑构件430可以包括EMC。
可选择的是，系统级封装件400可以包括图4中的倒装芯片封装件200或者图8中的倒装芯片封装件200a。
根据示例实施例，第一中心焊盘和第一外围焊盘可以通过第一焊盘线彼此连接，第二中心焊盘和第二外围焊盘可以通过第二焊盘线彼此连接。因此，第一外围焊盘和第二外围焊盘与第一中心焊盘和第二中心焊盘可以用于倒装芯片封装件中的键合焊盘或者晶圆级封装件中的再分布层的连接焊盘。结果，可以加宽导电凸起之间的间距使得半导体芯片可以用于倒装芯片封装件、晶圆级封装件、扇出型晶圆级封装件等，而不改变焊盘布置。
前述是对示例实施例的举例说明，并且不应被解释为对示例实施例的限制。虽然已经描述了一些示例实施例，但是本领域的技术人员将容易领会的是，在实质上不脱离本发明的新颖性教导和优点的情况下，能够在示例实施例中做出许多修改。因此，所有的这些修改意图被包括在本发明的如权利要求限定的范围之内。在权利要求书中，手段加功能条款意图覆盖在此被描述为执行所述功能的结构，而不仅是结构性等同物，而且还覆盖等同的结构。因此，将理解的是，前述是对各种示例实施例的举例说明，而不应被解释为受限于所公开的特定的示例实施例，并且对所公开的示例实施例及其它示例实施例的修改意图被包括在权利要求的范围之内。

Claims (20)

1.一种半导体芯片，所述半导体芯片包括：
半导体基底，具有有源面；
第一中心焊盘和第二中心焊盘，布置在有源面的中心区域上；
第一外围焊盘和第二外围焊盘，布置在有源面的边缘区域上且布置为彼此相邻；
第一焊盘线，使第一中心焊盘与第一外围焊盘电连接；
第二焊盘线，使第二中心焊盘与第二外围焊盘电连接；
钝化层，形成在第一中心焊盘、第二中心焊盘、第一外围焊盘、第二外围焊盘、第一焊盘线和第二焊盘线上，
其中，第一中心焊盘和第一外围焊盘位于同一水平上，并且第二中心焊盘和第二外围焊盘位于同一水平上，
其中，第一外围焊盘和第二外围焊盘中的一者以及第一中心焊盘和第二中心焊盘中的与第一外围焊盘和第二外围焊盘中的另一者对应的一者在倒装芯片封装件中用于半导体芯片与封装件基底之间的键合焊盘以通过设置在第一外围焊盘和第二外围焊盘中的所述一者以及第一中心焊盘和第二中心焊盘中的所述一者上的导电凸起电连接到封装件基底的电路图案，或者在晶圆级封装件中用于再分布层的连接焊盘以通过形成在再分布层上的外部端子电连接到封装件基底的电路图案。
2.根据权利要求1所述的半导体芯片，其中，第一中心焊盘被布置成与第二中心焊盘相邻。
3.根据权利要求2所述的半导体芯片，其中，第一外围焊盘和第二外围焊盘沿与半导体基底的侧面平行的第一方向以行的形式布置。
4.根据权利要求3所述的半导体芯片，其中，第一中心焊盘和第二中心焊盘沿第一方向以行的形式布置。
5.根据权利要求3所述的半导体芯片，其中，第一中心焊盘和第二中心焊盘沿与第一方向垂直的第二方向以行的形式布置。
6.根据权利要求2所述的半导体芯片，其中，第一中心焊盘和第二中心焊盘在与半导体基底的侧面平行的第一方向和与第一方向垂直的第二方向上彼此偏置地布置。
7.根据权利要求1所述的半导体芯片，其中，第一中心焊盘和第一外围焊盘与第一焊盘线具有彼此共面的上表面。
8.根据权利要求1所述的半导体芯片，其中，第二中心焊盘和第二外围焊盘与第二焊盘线具有彼此共面的上表面。
9.根据权利要求1所述的半导体芯片，其中，钝化层具有被构造为暴露第一中心焊盘、第二中心焊盘、第一外围焊盘和第二外围焊盘的开口。
10.一种半导体封装件，所述半导体封装件包括：
半导体芯片，包括半导体基底、第一中心焊盘、第一外围焊盘、第一焊盘线、第二中心焊盘、第二外围焊盘和第二焊盘线，第一焊盘线使第一中心焊盘与第一外围焊盘电连接，第二焊盘线使第二中心焊盘与第二外围焊盘电连接，其中，半导体基底具有有源面，第一中心焊盘和第二中心焊盘布置在有源面的中心区域上，第一外围焊盘和第二外围焊盘布置在有源面的边缘区域上且布置为彼此相邻，钝化层形成在第一中心焊盘、第二中心焊盘、第一外围焊盘、第二外围焊盘、第一焊盘线和第二焊盘线上；
封装件基底，与半导体芯片的有源面相对地设置；以及
第一导电凸起和第二导电凸起，第一导电凸起和第二导电凸起设置在第一外围焊盘和第二外围焊盘中的一者以及第一中心焊盘和第二中心焊盘中的与第一外围焊盘和第二外围焊盘中的另一者对应的一者上以使半导体芯片与封装件基底的电路图案电连接，
其中，第一外围焊盘和第二外围焊盘中的所述一者以及第一中心焊盘和第二中心焊盘中的所述一者在倒装芯片封装件中用于半导体芯片与封装件基底之间的键合焊盘以通过第一导电凸起和第二导电凸起电连接到封装件基底的电路图案。
11.根据权利要求10所述的半导体封装件，其中，第一导电凸起设置在第一外围焊盘与封装件基底之间，第二导电凸起设置在第二外围焊盘与封装件基底之间。
12.根据权利要求10所述的半导体封装件，其中，第一导电凸起设置在第一中心焊盘与封装件基底之间，第二导电凸起设置在第二外围焊盘与封装件基底之间。
13.根据权利要求10所述的半导体封装件，所述半导体封装件还包括形成在封装件基底上以覆盖半导体芯片的模塑构件。
14.根据权利要求10所述的半导体封装件，所述半导体封装件还包括叠置在半导体芯片上的第二半导体芯片，第二半导体芯片与封装件基底电连接。
15.根据权利要求14所述的半导体封装件，所述半导体封装件还包括使第二半导体芯片与封装件基底电连接的导线。
16.根据权利要求10所述的半导体封装件，其中，第一中心焊盘、第二中心焊盘、第一外围焊盘和第二外围焊盘包括相同的材料。
17.一种半导体封装件，所述半导体封装件包括：
半导体芯片，包括半导体基底、第一中心焊盘、第一外围焊盘、第一焊盘线、第二中心焊盘、第二外围焊盘和第二焊盘线，第一焊盘线使第一中心焊盘与第一外围焊盘电连接，第二焊盘线使第二中心焊盘与第二外围焊盘电连接，其中，半导体基底具有有源面，第一中心焊盘和第二中心焊盘布置在有源面的中心区域上，第一外围焊盘和第二外围焊盘布置在有源面的边缘区域上且布置为彼此相邻；
第一再分布层，从第一外围焊盘延伸；
第二再分布层，从第二中心焊盘延伸；
形成在第一再分布层上的第一外部端子以及形成在第二再分布层上的第二外部端子，
其中，第一外部端子和第二外部端子被构造为电连接到封装件基底的电路图案，
其中，第一外围焊盘和第二中心焊盘在晶圆级封装件中用于第一再分布层和第二再分布层的连接焊盘以通过第一外部端子和第二外部端子电连接到封装件基底的电路图案盘。
18.根据权利要求17所述的半导体封装件，所述半导体封装件还包括形成在有源面上以覆盖第一焊盘线和第二焊盘线的钝化层，其中，钝化层具有开口以暴露第一中心焊盘、第二中心焊盘、第一外围焊盘和第二外围焊盘，其中，第一再分布层和第二再分布层形成在钝化层上。
19.根据权利要求17所述的半导体封装件，所述半导体封装件还包括形成在钝化层的上表面上的绝缘图案，绝缘图案具有被构造为部分地暴露第一再分布层和第二再分布层的开口。
20.根据权利要求17所述的半导体封装件，其中，第二再分布层与第二中心焊盘和第二外围焊盘分隔开。
CN201910394459.7A 2015-03-25 2016-03-24 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件 Active CN110071085B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150041264A KR102387541B1 (ko) 2015-03-25 2015-03-25 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
KR10-2015-0041264 2015-03-25
CN201610171661.XA CN106024742B (zh) 2015-03-25 2016-03-24 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610171661.XA Division CN106024742B (zh) 2015-03-25 2016-03-24 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件

Publications (2)

Publication Number Publication Date
CN110071085A CN110071085A (zh) 2019-07-30
CN110071085B true CN110071085B (zh) 2021-08-03

Family

ID=56975646

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610171661.XA Active CN106024742B (zh) 2015-03-25 2016-03-24 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件
CN201910394459.7A Active CN110071085B (zh) 2015-03-25 2016-03-24 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610171661.XA Active CN106024742B (zh) 2015-03-25 2016-03-24 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件

Country Status (3)

Country Link
US (1) US9640499B2 (zh)
KR (1) KR102387541B1 (zh)
CN (2) CN106024742B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170026701A (ko) * 2015-08-26 2017-03-09 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
CN207369413U (zh) * 2017-09-27 2018-05-15 京东方科技集团股份有限公司 一种线路板、显示驱动装置及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700457A (zh) * 2004-05-04 2005-11-23 三星电子株式会社 用于测试凸点的倒装芯片半导体封装及其制造方法
CN101090100A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 具有凸块的芯片结构及其制造方法
CN102842558A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
US5952726A (en) 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
WO2000044041A1 (en) * 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
JP3839323B2 (ja) * 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4746770B2 (ja) 2001-06-19 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4072141B2 (ja) * 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
KR100871709B1 (ko) * 2007-04-10 2008-12-08 삼성전자주식회사 칩 스택 패키지 및 그 제조방법
JP5342154B2 (ja) 2008-02-25 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010206053A (ja) 2009-03-05 2010-09-16 Panasonic Corp 半導体装置
US8373073B2 (en) 2009-05-29 2013-02-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
CN201936879U (zh) * 2011-02-16 2011-08-17 苏州日月新半导体有限公司 无外引脚的芯片堆叠封装构造
JP2012204575A (ja) 2011-03-25 2012-10-22 Panasonic Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700457A (zh) * 2004-05-04 2005-11-23 三星电子株式会社 用于测试凸点的倒装芯片半导体封装及其制造方法
CN101090100A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 具有凸块的芯片结构及其制造方法
CN102842558A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法

Also Published As

Publication number Publication date
US20160284655A1 (en) 2016-09-29
CN110071085A (zh) 2019-07-30
CN106024742B (zh) 2019-06-07
CN106024742A (zh) 2016-10-12
KR20160114852A (ko) 2016-10-06
US9640499B2 (en) 2017-05-02
KR102387541B1 (ko) 2022-04-18

Similar Documents

Publication Publication Date Title
US7807512B2 (en) Semiconductor packages and methods of fabricating the same
US7872343B1 (en) Dual laminate package structure with embedded elements
US8153521B2 (en) Wafer-level stack package
CN104685622B (zh) Bva中介结构
EP1929524B1 (en) Microelectronic device packages, and stacked microlecetronic device packages
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
US8164189B2 (en) Multi-chip semiconductor device
US20150021761A1 (en) Multi-chip package
US20140191397A1 (en) Package substrate and semiconductor package including the same
US8928150B2 (en) Multi-chip package and method of manufacturing the same
TW201733062A (zh) 具有多列引線框互連的覆晶堆疊
US9219050B2 (en) Microelectronic unit and package with positional reversal
US8084359B2 (en) Semiconductor package and methods of manufacturing the same
CN110071085B (zh) 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件
US8354744B2 (en) Stacked semiconductor package having reduced height
JP2008501231A (ja) ２つのチップコンタクト群を備えるチップ
US20070164446A1 (en) Integrated circuit having second substrate to facilitate core power and ground distribution
KR100808582B1 (ko) 칩 적층 패키지
US8399998B2 (en) Semiconductor package requiring reduced manufacturing processes
US20150091168A1 (en) Multi-chip package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant