KR100218996B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100218996B1
KR100218996B1 KR1019960006516A KR19960006516A KR100218996B1 KR 100218996 B1 KR100218996 B1 KR 100218996B1 KR 1019960006516 A KR1019960006516 A KR 1019960006516A KR 19960006516 A KR19960006516 A KR 19960006516A KR 100218996 B1 KR100218996 B1 KR 100218996B1
Authority
KR
South Korea
Prior art keywords
anisotropic conductive
conductive sheet
wiring pattern
semiconductor device
semiconductor
Prior art date
Application number
KR1019960006516A
Other languages
English (en)
Other versions
KR960035987A (ko
Inventor
미찌오 호리우찌
요이찌 하라야마
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시기가이샤 filed Critical 모기 쥰이찌
Publication of KR960035987A publication Critical patent/KR960035987A/ko
Application granted granted Critical
Publication of KR100218996B1 publication Critical patent/KR100218996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 간단한 구성으로 제조가 용이하고, 저가로 제조할 수 있는 반도체장치에 관한 것으로, 본발명은 반도체칩(32)의 비활성화막(34)상에 이방성도전시트(38)가 배치되고, 상기 이방성도전시트(38)상에 배선패턴(40)이 형성되고, 상기 배선패턴(40)과 상기 반도체칩(32)의 전극(36)이 상기 이방성도전시트(38)가 가압됨으로서 전기적도통이 되고, 상기 이방성도전시트(38) 및 전기배선패턴(40)상에 상기 배선패턴(40)의 외부접속단자접합부(40a)를 노출하여 전기적절연피막(42)이 형성되고, 상기 노출된 외부접속단자접합부(40a)에 외부접속단자(46)가 형성되어 있는 것을 특징으로 한다.

Description

반도체장치
제1도는 제1실시예를 나타낸 단면도.
제2도는 제1도의 부분확대도.
제3도는 다른 실시예를 나타낸 부분단면도.
제4도는 배선패턴을 형성한 이방성 도전시트의 설명도.
제5도는 이방성 도전시트를 열압착하는 압착기구의 설명도.
제6도는 또 다른 다른 실시예를 나타낸 부분단면도.
제7도는 종래의 반도체장치의 일례를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
30 : 반도체장치 32 : 반도체칩
34 : 비활성화막 36 : Al패드
37 : 금범프 38 : 이방성 도전시트
40 : 배선패턴 40a : 외부접속단자 접합부
42 : 전기적 절연피막 44 : 투공
48 : 보호막
본 발명은 칩사이즈의 반도체장치에 관한 것이다.
반도체칩이 탑재된 반도체장치는 그 실장밀도를 높이기 위해서 소형화에 대한 요구가 강하게 일고 있다. 이러한 반도체장치의 소형화는 다름아닌 반도체칩을 봉입하는 패키지의 소형화로 이어진다.
이러한 요구를 만족시키기 위해서, 최근에 CSP 타입, 즉 칩사이즈 패키지가 출현하고 있다. CSP 타입에는 여러가지가 있으며, 제7도에 그 일례를 나타냈다.
10은 반도체칩, 12는 세라믹기판이다. 이 세라믹기판(12)은 반도체칩(10)과 거의 같은 사이즈로 형성되어 있다. 세라믹기판(10)상에는 배선패턴(14)이 형성되고, 상기 배선패턴(14)은 비아(16)를 거쳐서 세라믹기판(12) 하면측에 소정의 배치로 형성된 랜드(외부단자)(18)에 접속되어 있다.
반도체칩(10)은 Au 범프(20)와 AgPd 페이스트(22)를 거쳐서 배선패턴(14)에 접속되고, 반도체칩(10)과 세라믹기판(12)의 사이의 빈틈에는 수지(24)가 봉지된다.
상기 반도체장치에 의하면 소형화는 달성할 수 있지만, 세라믹기판(10)을 사용하거나, Au 범프(20)를 사용하고 있기 때문에 고가로 된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 간단한 구성으로 제조가 용이하고 저가로 제조할 수 있는 반도체장치를 제공하는 데 있다.
븐 발명은 상기 목적을 달성하기 위해서 다음 구성을 구비한다.
즉, 비활성화막이 형성된 반도체칩 면상에 한쪽 면에 배선패턴이 형성된 이방성 도전시트의 다른쪽 면이 고착되고, 상기배선 패턴과 상기 반도체칩의 전극이 상기 이방성 도전시트를 기처서 전기적으로 좁속되어 있고, 상기 배선패턴의 외부접속단자 접합부를 노출하여 전기적 절연피막이 형성되고, 또 상기 외부접속단자 접합부에 외부접속단자가 형성되어 있는 것을 특징으로 하고 있다.
상기 배선패턴에 의해서 상기 이방성 도전시트를 밀어누름으로써 전기적으로 접속할 수 있다.
또, 상기 반도체칩의 전극에 상기 비활성화막보다 더 바깥쪽으로 돌출하는 범프를 형성하여, 상기 범프에 의해 상기 이방성 도전시트를 밀어누름으로써 전기적으로 접속할 수 있다.
상기 전기적 절연피막을 감광성 솔더레지스트막으로 형성할수 있다.
상기 외부접속단자 접합부에 형성되는 외부접속단자를 범프로 형성할 수 있다.
상기 반도체칩을 복수개 설비하여, 상기 복수의 반도체칩상에 공통의 상기 이방성 도전시트를 고착하고, 상기 복수의 반도체칩의 소요의 전극끼리를 상기 배선패턴에 의해 좁속하여, 상기 배선패턴상에 공통의 상기 전기적 절연피막울 형성하도록 하면 좋다.
본 발명에 따른 반도체장치에 의하면, 인터포저(interposer)로 된 이방성 도전시트 및 전기적 절연피막을 얇게 형성할 수 있기 때문에 얇은 반도체장치로 형성할 수 있고, 비용의 절감화도 도모할 수 있다.
이방성 도전시트, 전기적 절연피막은 경도가 그렇게 높지 않기 때문에, 반도체칩 표면을 보호한다던지, 반도체칩과 실장기판의 사이에 생기는 열적 또는 기계적 응력을 완화하는 완충층으로서도 기능하는 효과를 거둘 수 있다.
또 복수의 반도체칩의 소요전극을 전기적으로 접속함으로써 신호의 지연방지 등 전기적 특성의 향상을 도모할 수 있고, 또 이방성 도전시트 및 전기적 절연피막을 공통으로 형성함으로써 제조도 용이해진다.
[실시예]
이하, 본 발명의 양호한 실시예를 첨부 도면에 따라서 상세히 설명하겠다.
제1도는 반도체장치(30)의 단면도를 나타낸다.
32는 반도체칩, 34는 SiO2등으로 된 비활성화막, 36은 반도체칩(32)에 제조해 넣은 전극인 Al패드(패드부)이다. Al패드(36)의 부위에는 비활성화막(34)이 형성되지 않고, Al패드(36)가 노출되어 있다. Al패드(36)는 소요의 패턴으로 반도체칩(32)상에 다수 형성되어 있다.
38은 공지의 이방성 도전시트이고, 비활성화막(34)을 덮어 형성되어 있다. 이방성 도전시트(38)는 수지중에 금속분 등의 도전필러(39)(제2도)가 배합되어 있고, 가압함으로써 이들 도전필러(39)가 가압방향으로 연속되어 가압방향으로 도전성이 생기는 것이다.
40은 배선패턴이고, 소요의 패턴으로 이방성 도전시트(38)상에 형성되어 있다. 배선패턴(40)은 제2도에 나타낸 바와 같이 이방성 도전시트(38)쪽으로 파고들도록 밀어눌려지고, 이것에 의해 상기 부위의 이방성 도전시트(38)가 가압되어, 상기 부위의 이방성 도전시트(38)가 도통되고, AI 패드(36)와 배선패턴(40)이 전기적으로 접속된다.
배선패턴(40)은 동박등의 금속박을 이방성 도전시트(38)상에 점착하고, 이 금속박을 에칭하여 소요패턴으로 형성된다. 또 스퍼터 등에 의해 동 또는 알루미늄 등의 금속박을 형성하고, 에칭하여 패턴을 형성해도 좋다.
42는 감광성 레지스트막(전기적 절연피막)이고, 이방성 도전시트(38) 및 배선패턴(40)을 덮어 형성되어 있다.
감광성 레지스트막(42)은 배선패턴(40)의 보호막으로, 여러가지 재질의 감광성 솔더레지스트를 사용할 수 있다.
감광성 레지스트막(42)의 각 배선패턴(40)에 대응하는 적정부위에는, 예컨대 감광성 레지스트막(42)상에 매트릭스상의 배치가 되도록 투공(44)이 형성되어 있다(투공(44)에 의해 노출되는 배선패턴(40)의 부분이 외부접속단자 접합부(40a)임).
46은 외부접속단자인 범프로서 각 투공(44)을 통하여 각 외부접속단자 접합부(40a)에 전기적으로 접속하여 배치되고, 감광성 레지스트막(42)상으로 돌출하어 외부접속단자에 형성되어 있다.
범프(46)는 도시한 바와 같이 땜납 볼 등의 볼범프로 형성할 수도 있지만, 평탄한 랜드상 또는 기타 형상으로 형성할 수 있다. 또 리드핀을 접속하여 외부접속단자로 해도 좋다.
48은 보호막으로 반도체칩(32), 비활성화막(34), 이방성 도전시트(38)의 측벽을 덮어 형성되고, 각 층의 경계에서의 습기의 진입 등을 방지한다. 보호막(48)은 적당한 재질의 수지 등의 레지스트를 사용하여 항성할 수 있지만, 반드시 구비하지 않더라도 좋다. 또한, 보호막(48) 대신에 금속 등으로 된 프레임을 고착해도 좋다.
상기한 바와 같이 형성되어 있으므로, 반도체칩(32)과 동일사이즈의 반도체장치(30)로 형성할 수 있다.
또한 인터포저로 된 이방성 도전시트(38) 및 감광성 레지스트막(42)을 얇게 형성할 수 있기 때문에, 얇은 반도체장치(30)로 형성할 수 있다.
이방성 도전시트(38) 및 감광성 레지스트막(42)은 경도가 그렇게 높지 않기 때문에, 반도체칩(32) 표면을 보호하는 완층층으로서도 기능한다.
또, 반도체칩(32)의 반대측의 면은 노출시켜 방열성을 높이도록 하면 좋다. 또 방열성을 향상시키기 위해서, 히트싱크 또는 히트스프레더(heat spreader)(도시하지 않음)를 고착하여도 좋다.
제3도는 다른 실시예를 나타낸다.
본 실시예에서는 반도체칩(32)의 Al 패드(36)상에 예컨대 Au에 의해 범프(37)를 비활성화막(34)보다 높게 돌출하도록 설비하고, 이방성 도전시트(38)를 비활성화막(34)상에 고정할 때, 상기 돌출하는 범프(37)에 의해 이방성 도전시트(38)가 가압되어 상기 부위의 이방성 도전시트(38)가 도통해서 Al 패드(36)와 배선패턴(40)이 전기적으로 접속하게 되어 있다.
본 실시예의 다른 부위는 제1도에 나타낸 실시예와 동일하므로 도시를 생략한다.
본 실시예에서도 상기와 같은 효과를 거둘 수 있다.
제4도 및 제5도는 제1도에 나타낸 반도체장치(30)를 제조하는 제조공정을 나타낸다.
제4도에 나타낸 바와 같이, 이방성 도전시트(38)상에 동박등의 금속박을 점착하고, 이 금속막을 공기의 포토리소그래피 공정에 의해 에칭가공하여 배선패턴(40)을 형성한다. 또, 스퍼터 등에 의해 금속층을 형성하고, 이 금속층을 에칭가공하여 배선패턴(40)을 형성해도 좋다.
이 배선패턴(40)을 형성한 이방성 도전시트(38)를 제5도에 나타낸 바와 같이 반도체칩(32)의 비활성화막(34)상에 배선패턴(40)이 대응하는 Al패드(36)와 겹치도록 위치맞춤하여 배치한다.
이어서, Al 패드(36)의 배열패턴에 따라서 누름돌기(41)가 형성된 압착기구(43)를 사용하여 배선패턴(40) 및 이방성 도전시트(38)를 밀어누름과 동시에 가열하여 이방성 도전시트(38)를 비활성화막(34)상에 열압착한다.
이때 배선패턴(40)은 누름돌기(41)로 밀어눌려져 제2도에 나타낸 상태로 변형되어, 이 부위의 이방성 도전시트(38)가 가압되고, Al패드(36)에 접촉함과 동시에 도통하여, 배선패턴(40)과 Al 패드(36)가 전기적으로 접속된다.
다음에 전기적 절연피막(42)을 형성할 이방성 도전시트(38)의 배선패턴(40)상에 감광성 레지스트(감광성 솔더레지스트)를 도포하고, 노광, 현상하여 투공(44)을 형성한다. 또, 전기적 절연피막(42)은 미리 이방성 도전시트(38) 및 배선패턴(40)상에 형성하고, 이러한 후에 이방성 도전시트(38)를 반도체칩(32)상에 고착하여 좋다.
이 투공(44)내에 땜납 볼(범프(46))을 배치하고, 리플로하여 땜납 볼을 배선패턴(40)상에 고정한다.
상기한 바와 같이 하여 반도체장치(30)를 완성할 수 있다.
또, 필요에 따라서 반도체장치(30)의 측벽에 레지스트를 도포하고 건조시켜 보호막(48)을 형성한다.
상기 실시예에서는 각편으로 된 반도체칩(32)을 사용했지만, 반도체칩(32)이 다수 제작되어 넣어진 웨이퍼를 사용하고, 상기와 같이 하여 웨이퍼상에 이방성 도전시트(38), 배선패턴(40), 감광성 레지스트막(42), 범프(46)를 제조해 넣은 후, 슬라이스하여 각편으로 분리함으로써, 일시에 다수의 반도체장치(30)를 형성할 수 있어 비용의 절감화를 도모할 수 있다. 또한, 배선패턴(40)은 이방성 도전시트(38)를 반도체칩(32)에 고착한 후에 형성하여도 좋다.
다음에 제3도에 나타낸 실시예의 반도체장치(30)를 제조하는 방법을 설명한다. 우선, 반도체칩(32)의 Al 패드(36)상에 금범프(37)를 미리 형성하여, 이 금범프(37)의 위에 제4도에 나타낸 배선패턴(40)을 형성한 이방성 도전시트(37)를 포개어, 열압착시키는 것이 좋다. 이 경우에 제5도에 나타낸 바와 같이 누름돌기(41)를 갖는 압착기구(43)를 사용할 필요가 없다.
즉, 열압착할 때 이방성 도전시트(38)를 전체적으로 밀어누름으로써 금범프(37)가 이방성 도전시트(38)내로 밀려 들어가고, 이것에 의해 상기 부위의 이방성 도전성시트(38)가 가압되어, 도통되기 때문이다. 감광성 레지스트막(42)과 범프(46)는 상기 실시예와 동일하게 형성할 수 있다.
또, 배선패턴(40)은 이방성 도전시트(38)를 열압착한 후에 형성하여도 좋다. 또 전기적 절연피막(42)은 미리 이방성 도전시트(38) 및 배선패턴(40)상에 형성하고, 그 후에 이방성 도전시트(38)를 반도체칩(32)상에 고착하여도 좋다.
제6도는 반도체장치(30)의 또 다른 실시예를 나타낸다.
본 실시예에서는 복수의 반도체칩(32)을 히트스프레더 등의 공통의 기판(47)상에 탑재하고, 상기 복수의 반도체칩(32)상에, 상기와 같이 하여 공통의 이방성 도전시트(38)를 형성하고, 상기 이방성 도전시트(38)상에 각 반도체칩(32)에 대응하는 각 배선패턴(40)과, 인접하는 반도체칩(32)을 전기적으로 접속하기 위한 소요의 전극(36)끼리를 접속하는 배선패턴(45)을 상기 실시예와 동일하게 형성하고, 그 위에 상기와 동일하게 하여 공통의 전기적 절연피막(42)을 형성하여, 각 배선패턴(40)의 외부접속단자 접합부(40a)에 범프(46)를 형성하도록 한 것이다.
즉 복수의 반도체칩(32)을 사용한 1개의 반도체장치(멀티칩모듈)(30)로 형성한 것이다.
복수의 반도체칩(32)으로서는, 예컨대 MPU와 캐쉬 메모리, 복수의 메모리끼리 등을 연접할 수 있다.
본 실시예에서는 복수의 반도체칩을 공통의 기판(47)상에 탑재하여, 전극 사이를 배선패턴에 의해 적으로 접속했기 때문에, 배선을 짧게 할 수 있어 신호의 지연방지 등의 전기적 특성이 우수한 반도체장치를 제공할 수 있다. 또한 이방성 도전시트 및 전기적 절연피막을 공통으로 형성함으로씨 제조도 용이해진다. 또, 복수의 반도체칩(32)을 공통의 프레임(도시하지 않음)으로 유지하도록 하면 기판(47)은 필요없게 된다. 또 복수의 반도체칩을 공통의 웨이퍼상에 형성할 수도 있다.
본 실시예의 반도체장치(30)도 상기와 같은 공정으로 제조할 수 있다.
또, 상기 각 실시예에서는 배선패턴(40)을 동박 등의 금속박에 의해 형성했지만, 이방성 도전시트(38)를 미리 배선패턴(40)의 형상으로 프레스 등으로 밀어눌러, 그 부위에 도통성을 갖게 한 것을 그대로 사용하더라도 좋다, 이와 같이 함으로써 공정의 단축을 도모할 수 있어 비용을 한층더 절감할 수 있다. 본 발명에 있어서의 배선패턴은 이방성 도전시트를 가압하여 형성한 경우도 포함하는 것이다.
이상 본 발명에 관하어 양호한 실시예를 들어 여러가지 설명했지만, 본 발명은 이들 실시예에 한정되는 것은 아니고, 발명의 정신을 일탈하지 않는 범위내에서 여러가지 변경을 헹하여 얻을 수 있는 것은 물론 이다.
본 발명에 의한 반도체장치에 의하면, 상술한 바와 같이, 인터포저로 된 이방성 도전시트 및 전기적 절연피막을 얇게 형성할 수 있기 때문에, 얇은 반도체장치로 할 수 있어 비용의 절감화도 도모할 수 있다.
이방성 도전시트, 전기적 절연피막은 경도가 그렇게 높지 않기 때문에, 반도체칩 표면을 보호하거나, 반도체칩과 실장기판과의 사이에 생기는 열적 또는 기계적 응력을 완화하는 완충층으로서도 기능하는 효과를 거둘 수 있다.
또한 복수의 반도체칩의 소요전극을 전기적으로 접속함으로써 신호의 지연방지 등의 전기적 특성의 향상을 도모하고, 또 이방성 도전시트 및 전기적 절연피막을 공통으로 형성함으로써 제조도 용이해진다.

Claims (6)

  1. 반도체장치에 있어서, 반도체칩의 비활성화막이 형성된 면상에만, 한쪽 면에 배선패턴이 형성된 이방성 도전시트의 다른쪽 면이 고착되고, 상기 배선패턴과 상기 반도체칩의 전극이 상기 이방성 도전시트를 거쳐서 전기적으로 접속되고, 상기 배선패턴의 외부접속단자 접합부를 노출하여 전기적 절연피막이 형성되고, 상기 외부접속단자 접합부에 외부접속단자가 형성되며, 상기 반도체장치는 상기 반도체칩과 거의 동일한 크기의 칩 사이즈로 된 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 배선패턴에 의해서 상기 이방성 도전시트가 밀어눌려짐으로써 전기적으로 접속된 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 반도체칩의 전극에 상기 비활성화막보다ㄷㅎ 바깥쪽으로 돌출하는 범프가 형성되며, 상기 범프에 의해 상기 이방성 도전시트가 밀어눌려짐으로써 전기적으로 접속된 것을 특징으로 하는 반도체장치.
  4. 제1항 내지 제3항중 어느 한항에 있어서, 상기 전기적 절연피막이 감광성 솔더레지스트막으로 형성된 것을 특징으로 하는 반도체장치.
  5. 제1항 내지 제3항중 어느 한항에 있어서, 상기 외부접속단자 접합부에 형성되는 외부접속단자가 범프인 것을 특징으로 하는 반도체장치.
  6. 제1항 내지 제3항중 어느 한항에 있어서, 상기 반도체칩을 복수개 구비하고, 상기 복수의 반도체칩상에 공통의 상기 이방성 도전시트가 고착되고, 상기 복수의 반도체칩의 소요의 전극끼리 상기 배선패턴에 의해 접속되며, 상기 배선패턴상에 공통의 상기 전기적 절연피막이 형성된 것을 특징으로 하는 반도체장치.
KR1019960006516A 1995-03-24 1996-03-12 반도체장치 KR100218996B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-065609 1995-03-24
JP6560995 1995-03-24

Publications (2)

Publication Number Publication Date
KR960035987A KR960035987A (ko) 1996-10-28
KR100218996B1 true KR100218996B1 (ko) 1999-09-01

Family

ID=13291934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006516A KR100218996B1 (ko) 1995-03-24 1996-03-12 반도체장치

Country Status (4)

Country Link
US (1) US5677576A (ko)
EP (1) EP0734065B1 (ko)
KR (1) KR100218996B1 (ko)
DE (1) DE69621863T2 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5834335A (en) * 1995-09-28 1998-11-10 Texas Instruments Incorporated Non-metallurgical connection between an integrated circuit and a circuit board or another integrated circuit
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US6169329B1 (en) 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
JPH1056099A (ja) 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
KR100352112B1 (ko) * 1996-12-06 2003-01-08 앰코 테크놀로지 코리아 주식회사 칩싸이즈반도체패키지의구조및그제조방법
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
DE19701163C2 (de) * 1997-01-15 2001-12-06 Siemens Ag Elektrische Schaltung insbesondere für eine Chipkarte
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6204564B1 (en) * 1997-11-21 2001-03-20 Rohm Co., Ltd. Semiconductor device and method for making the same
US6468830B1 (en) * 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
JP3420706B2 (ja) * 1998-09-22 2003-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6242283B1 (en) * 1999-12-30 2001-06-05 Siliconware Precision Industries Co., Ltd. Wafer level packaging process of semiconductor
JP2001196524A (ja) * 2000-01-12 2001-07-19 Seiko Epson Corp 接続用基板の製造方法および接続用基板、ならびに半導体装置の製造方法および半導体装置
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures
JP3578964B2 (ja) * 2000-03-21 2004-10-20 富士通株式会社 半導体装置及びその製造方法
JP2001308095A (ja) * 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6388204B1 (en) 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6900532B1 (en) 2000-09-01 2005-05-31 National Semiconductor Corporation Wafer level chip scale package
US6521970B1 (en) 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
US8089142B2 (en) 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6921860B2 (en) 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
JP4072141B2 (ja) * 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
FR2863767B1 (fr) * 2003-12-12 2006-06-09 Commissariat Energie Atomique Support memoire irreversible a deformation plastique et procede de realisation d'un tel support
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
JP3976043B2 (ja) * 2004-10-25 2007-09-12 セイコーエプソン株式会社 半導体装置及びその製造方法
US20060170096A1 (en) * 2005-02-02 2006-08-03 Yang Jun Y Chip scale package and method for manufacturing the same
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
JP4105202B2 (ja) 2006-09-26 2008-06-25 新光電気工業株式会社 半導体装置の製造方法
WO2008075521A1 (ja) * 2006-12-19 2008-06-26 Murata Manufacturing Co., Ltd. 多層配線基板
KR100905779B1 (ko) * 2007-08-20 2009-07-02 주식회사 하이닉스반도체 반도체 패키지
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
TWI543327B (zh) * 2010-08-31 2016-07-21 先進封裝技術私人有限公司 半導體承載元件
US9502270B2 (en) * 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
KR102387541B1 (ko) * 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116157A (ja) * 1983-11-29 1985-06-22 Matsushita Electric Ind Co Ltd 半導体装置
JPS634633A (ja) * 1986-06-25 1988-01-09 Hitachi Ltd バンプレスフイルムキヤリア
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH01122128A (ja) * 1987-11-05 1989-05-15 Fuji Electric Co Ltd 半導体装置
SG49842A1 (en) * 1988-11-09 1998-06-15 Nitto Denko Corp Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
JPH0724270B2 (ja) * 1989-12-14 1995-03-15 株式会社東芝 半導体装置及びその製造方法
JPH03244140A (ja) * 1990-02-22 1991-10-30 Sony Corp 半導体装置
FR2673043B1 (fr) * 1991-02-20 1997-07-04 Telecommunications Sa Systeme de composants electriques, d'un reseau d'interconnexion et d'une embase.
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0734065A2 (en) 1996-09-25
DE69621863D1 (de) 2002-07-25
EP0734065B1 (en) 2002-06-19
US5677576A (en) 1997-10-14
DE69621863T2 (de) 2002-11-21
EP0734065A3 (en) 1997-03-05
KR960035987A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
KR100218996B1 (ko) 반도체장치
KR100274333B1 (ko) 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
US6153448A (en) Semiconductor device manufacturing method
US6958537B2 (en) Multiple chip semiconductor package
JP3526788B2 (ja) 半導体装置の製造方法
US7271024B2 (en) Method for fabricating sensor semiconductor device
US20030057534A1 (en) Semiconductor package
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
KR20080031119A (ko) 반도체 장치
US20020079594A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP3927783B2 (ja) 半導体部品
US6858932B2 (en) Packaged semiconductor device and method of formation
JP3569585B2 (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JPH09326450A (ja) 半導体装置およびその製造方法
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP3529507B2 (ja) 半導体装置
JP2810130B2 (ja) 半導体パッケージ
JP2001094228A (ja) 半導体装置の実装構造
JPH09331004A (ja) 半導体装置
JP3055496B2 (ja) 半導体装置の実装構造
JPH10321670A (ja) 半導体装置
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess
JPH08213497A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee