JPH09331004A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09331004A
JPH09331004A JP16664096A JP16664096A JPH09331004A JP H09331004 A JPH09331004 A JP H09331004A JP 16664096 A JP16664096 A JP 16664096A JP 16664096 A JP16664096 A JP 16664096A JP H09331004 A JPH09331004 A JP H09331004A
Authority
JP
Japan
Prior art keywords
circuit board
heat
sub
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16664096A
Other languages
English (en)
Inventor
Shinji Wakizaka
伸治 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP16664096A priority Critical patent/JPH09331004A/ja
Publication of JPH09331004A publication Critical patent/JPH09331004A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップをサブ回路基板を介してメイン
回路基板上に実装するとともに、半導体チップとサブ回
路基板との間に樹脂封止材を設けてなる半導体装置にお
いて、半導体チップの下面から発する熱の放熱性を良く
する。 【解決手段】 半導体チップ５１下におけるサブ回路基
板３１上には熱吸収部３３が設けられている。そして、
半導体チップ５１の下面から発する熱は、熱吸収部３３
に吸収された後、サブ回路基板３１内に設けられた熱伝
導部３７やメイン回路基板６１内に設けられた熱伝導部
６７等を介してメイン回路基板６１の下面に設けられた
熱放出部６５に伝導される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特に、半導体チップをサブ回路基板を介してメイン
回路基板上に実装してなる半導体装置に関する。
【０００２】
【従来の技術】例えばフリップチップ方式と呼ばれるＬ
ＳＩ等からなる半導体チップの実装技術では、半導体チ
ップの下面に設けられた複数個のバンプを回路基板の上
面に設けられた複数個の接続パッドにそれぞれ接合する
ことにより、半導体チップを回路基板上に実装してい
る。ところで、半導体チップは、一般的に、直方体形状
であって、その一の面の周辺部に複数個のバンプが配列
形成された構造となっている。したがって、ユーザー側
において、半導体チップのバンプの配列パターン（バン
プの配列位置、バンプのサイズ、バンプの配列ピッチ
等）を変更することはできない。
【０００３】そこで、従来では、以上のような問題点を
解決するために、半導体チップを回路基板（メイン回路
基板）上に直接実装するのではなく、サブ回路基板を介
して実装する方法が考えられている。図６は従来のこの
ような半導体装置の一例を示したものである。サブ回路
基板１は複数枚（一例として３枚、以下同じ）のセラミ
ック基板１ａを積層したものからなっている。このサブ
回路基板１の上面周辺部には、図７に示すように、銀と
パラジウムの混合ペーストを焼成硬化してなる複数個
（合計４２個）の第１の接続パッド２が配列形成されて
いる。サブ回路基板１の下面全体には、図８に示すよう
に、銀とパラジウムの混合ペーストを焼成硬化してなる
複数個（４２個）の第２の接続パッド３が格子状（６行
７列）に配列形成されている。第１の接続パッド２と第
２の接続パッド３の相対応するもの同士は、それぞれ、
サブ回路基板１内に形成された、銀とパラジウムの混合
ペーストを焼成硬化してなる内部導通部４を介して接続
されている。第１の接続パッド２の上面にはニッケルメ
ッキ層５及び金メッキ層６がこの順で形成されている。
第２の接続パッド３の下面にはニッケルメッキ層７、金
メッキ層８及びハンダバンプ９がこの順で形成されてい
る。
【０００４】半導体チップ１１は、チップ本体１２の下
面周辺部に複数個（合計４２個）の接続パッド１３が配
列形成され、接続パッド１３を除くチップ本体１２の下
面全体に保護膜１４が形成され、接続パッド１３の露出
面下にハンダバンプ１５が形成された構造となってい
る。そして、半導体チップ１１は、そのハンダバンプ１
５をサブ回路基板１の第１の接続パッド２上の金メッキ
層６に接合されていることにより、サブ回路基板１上に
搭載されている。この場合、半導体チップ１１とサブ回
路基板１との間にはエポキシ樹脂等からなる樹脂封止材
１６が設けられている。この樹脂封止材１６は、主とし
て、半導体チップ１１の下面の接続パッド１３によって
囲まれたアクティブエリアを外部雰囲気からの汚染や破
損等から保護するためのものである。
【０００５】メイン回路基板２１は複数枚（３枚）のガ
ラスエポキシ基板２１ａを積層したものからなってい
る。このメイン回路基板２１の上面の所定の個所には銅
箔をエッチングしてなる複数個（４２個）の接続パッド
２２が格子状（６行７列）に配列形成されている。メイ
ン回路基板２１の下面には銅箔をエッチングしてなる所
定の配線パターン２３が形成されている。接続パッド２
２と配線パターン２３とは、メイン回路基板２１内に形
成されたメッキ等からなる内部導通部２４を介して接続
されている。そして、サブ回路基板１は、そのハンダバ
ンプ９をメイン回路基板２１の接続パッド２２に接合さ
れていることにより、メイン回路基板２１上に搭載され
ている。これにより、半導体チップ１１はサブ回路基板
１を介してメイン回路基板２１上に実装されている。
【０００６】このように、この半導体装置では、半導体
チップ１１をサブ回路基板１上に搭載し、サブ回路基板
１の下面全体に格子状に配列形成された複数個の第２の
接続パッド３下にハンダバンプ９を形成しているので、
半導体チップ１１のハンダバンプ１５の配列パターンを
変更することができなくても、サブ回路基板１のハンダ
バンプ９の配列パターンを自由に変更することができ、
したがって実質的なバンプの配列パターンを変更するこ
とができる。この場合、サブ回路基板１の平面サイズは
半導体チップ１１の平面サイズとほぼ同じとなってい
る。このようなサブ回路基板１と半導体チップ１１の組
合わせは、ＣＳＰ(chip size package)と呼ばれてい
る。
【０００７】
【発明が解決しようとする課題】ところで、従来のこの
ような半導体装置では、上述したように、主として半導
体チップ１１の下面の接続パッド１３によって囲まれた
アクティブエリアを外部雰囲気からの汚染や破損等から
保護するために、半導体チップ１１とサブ回路基板１と
の間にエポキシ樹脂等からなる樹脂封止材１６を設けて
いる。しかるに、エポキシ樹脂等からなる樹脂封止材１
６の熱伝導性はきわめて悪い。このため、半導体チップ
１１の下面の接続パッド１３によって囲まれたアクティ
ブエリアから発する熱が樹脂封止材１６の部分にこも
り、このこもった熱に起因して半導体チップ１１が誤動
作することがあるという問題があった。この発明の課題
は、半導体チップの下面から発する熱の放熱性を良くす
ることである。
【０００８】
【課題を解決するための手段】この発明は、半導体チッ
プをサブ回路基板を介してメイン回路基板上に実装して
なる半導体装置において、前記半導体チップ下における
前記サブ回路基板上に熱吸収部を設け、この熱吸収部に
吸収された熱を前記サブ回路基板内に設けられた熱伝導
部及び前記メイン回路基板内に設けられた熱伝導部を介
して前記メイン回路基板下に設けられた熱放出部に伝導
するようにしたものである。
【０００９】この発明によれば、半導体チップの下面か
ら発する熱をサブ回路基板上の熱吸収部、サブ回路基板
内の熱伝導部及びメイン回路基板内の熱伝導部を介して
メイン回路基板下の熱放出部に伝導することができるの
で、半導体チップの下面から発する熱の放熱性を良くす
ることができる。
【００１０】
【発明の実施の形態】図１はこの発明の第１実施形態に
おける半導体装置を示したものである。サブ回路基板３
１は複数枚（３枚）のセラミック基板３１ａを積層した
ものからなっている。このサブ回路基板３１の上面に
は、図２に示すように、周辺部に銀とパラジウムの混合
ペーストを焼成硬化してなる複数個（合計４２個）の第
１の接続パッド３２が配列形成され、その内側の中央部
に同じく銀とパラジウムの混合ペーストを焼成硬化して
なる正方形状（ベタ形状）の熱吸収部３３が形成されて
いる。サブ回路基板３１の下面全体には、図３に示すよ
うに、銀とパラジウムの混合ペーストを焼成硬化してな
る複数個（４２個）の第２の接続パッド３４と複数個
（７個）のダミー接続パッド３５とが格子状（７行７
列）に配列形成されている。この場合、第２の接続パッ
ド３４とダミー接続パッド３５の配置位置は適宜に選定
することができるが、後で説明する理由から、ダミー接
続パッド３５の配置位置は熱吸収部３３と対応する位置
が望ましい。第１の接続パッド３２と第２の接続パッド
３４の相対応するもの同士は、それぞれ、サブ回路基板
３１内に形成された、銀とパラジウムの混合ペーストを
焼成硬化してなる内部導通部３６を介して接続されてい
る。熱吸収部３３とすべて（７個）のダミー接続パッド
３５は、サブ回路基板３１内に形成された、同じく銀と
パラジウムの混合ペーストを焼成硬化してなる熱伝導部
３７を介して接続されている。この場合、ダミー接続パ
ッド３５の配置位置を熱吸収部３３と対応する位置とし
ておくと、熱伝導部３７を直線状とすることにより、そ
の長さを最小とすることができる。第１の接続パッド３
２の上面にはニッケルメッキ層３８及び金メッキ層３９
がこの順で形成されている。第２の接続パッド３４の下
面にはニッケルメッキ層４０、金メッキ層４１及びハン
ダバンプ４２がこの順で形成されている。ダミー接続パ
ッド３５の下面にはニッケルメッキ層４３、金メッキ層
４４及びダミーハンダバンプ４５がこの順で形成されて
いる。
【００１１】半導体チップ５１は、従来の場合と同じで
あって、チップ本体５２の下面周辺部に複数個（合計４
２個）の接続パッド５３が配列形成され、接続パッド５
３を除くチップ本体５２の下面全体に保護膜５４が形成
され、接続パッド５３の露出面下にハンダバンプ５５が
形成された構造となっている。そして、半導体チップ５
１は、そのハンダバンプ５５をサブ回路基板３１の第１
の接続パッド３２上の金メッキ層３９に接合されている
ことにより、サブ回路基板３１上に搭載されている。こ
の状態では、熱吸収部３３は、半導体チップ５１の下面
の接続パッド５３によって囲まれたアクティブエリアと
ほぼ対向する位置に配置されている。また、半導体チッ
プ５１とサブ回路基板３１との間にはエポキシ樹脂等か
らなる樹脂封止材５６が設けられている。この場合も、
サブ回路基板３１の平面サイズは半導体チップ５１の平
面サイズとほぼ同じとなっているので、この部分はＣＳ
Ｐとなっている。
【００１２】メイン回路基板６１は複数枚（３枚）のガ
ラスエポキシ基板６１ａを積層したものからなってい
る。このメイン回路基板６１の上面の所定の個所には銅
箔をエッチングしてなる複数個（４２個）の接続パッド
６２と複数個（７個）のダミー接続パッド６３とが格子
状（７行７列）に配列形成されている。メイン回路基板
６１の下面には銅箔をエッチングしてなる所定の配線パ
ターン６４と複数個（７個）の熱放出部６５とが形成さ
れている。この場合も、配線パターン６４と熱放出部６
５の配置位置は適宜に選定することができるが、後で説
明する理由から、熱放出部６５の配置位置は熱吸収部３
３と対応する位置が望ましい。接続パッド６２と配線パ
ターン６４とは、メイン回路基板６１内に形成されたメ
ッキ等からなる内部導通部６６を介して接続されてい
る。ダミー接続パッド６３と熱放出部６５とは、メイン
回路基板６１内に形成されたメッキ等からなる熱伝導部
６７を介して接続されている。この場合も、熱放出部６
５の配置位置を熱吸収部３３と対応する位置としておく
と、熱伝導部６７を直線状とすることにより、その長さ
を最小とすることができる。そして、サブ回路基板３１
は、そのハンダバンプ４２をメイン回路基板６１の接続
パッド６２に接合され、かつそのダミーハンダバンプ４
５をメイン回路基板６１のダミー接続パッド６３に接合
されていることにより、メイン回路基板６１上に搭載さ
れている。これにより、半導体チップ５１はサブ回路基
板３１を介してメイン回路基板６１上に実装されてい
る。
【００１３】ところで、この半導体装置では、サブ回路
基板３１上の熱吸収部３３は、サブ回路基板３１の熱伝
導部３７、ダミー接続パッド３５、ダミーハンダバンプ
４５等及びメイン回路基板６１のダミー接続パッド６
３、熱伝導部６７を介して、メイン回路基板６１下の熱
放出部６５に接続されている。しかも、熱吸収部３３
は、半導体チップ５１の下面の接続パッド５３によって
囲まれたアクティブエリアとほぼ対向する位置に配置さ
れている。このため、半導体チップ５１の下面の接続パ
ッド５３によって囲まれたアクティブエリアから発する
熱は、熱吸収部３３に速やかにかつ効率良く吸収された
後、サブ回路基板３１の熱伝導部３７、ダミー接続パッ
ド３５、ダミーハンダバンプ４５等及びメイン回路基板
６１のダミー接続パッド６３、熱伝導部６７を介して熱
放出部６５に伝導され、この熱放出部６５から放出され
ることになる。したがって、半導体チップ５１の下面か
ら発する熱の放熱性を良くすることができ、半導体チッ
プ５１に熱に起因する誤動作が生じにくいようにするこ
とができる。
【００１４】なお、上記第１実施形態では、メイン回路
基板６１の下面に複数個の熱放出部６５を設けた場合に
ついて説明したが、これに限定されるものではない。例
えば、図４に示す第２実施形態のように、メイン回路基
板６１の下面に連続する１個の熱放出部６５を設けるよ
うにしてもよい。このようにした場合には、熱放出部６
５の面積が大きくなるので、放熱性をより良くすること
ができる。なお、熱放出部６５をメッシュ状や部分的に
開口部を有する平板状等としても、上記第１実施形態の
場合よりも面積を大きくすれば、放熱性をより良くする
ことができることはもちろんである。
【００１５】また、上記第１実施形態では、サブ回路基
板３１上に設けた熱吸収部３３をサブ回路基板３１上に
おいて電気的に浮いた状態として、電気的接続に寄与し
ていない場合について説明したが、これに限定されるも
のではない。例えば、図５に示す第３実施形態のよう
に、半導体チップ５１の接続パッド５３のうちのグラン
ド電位電極５３ａの下面に形成されたハンダバンプ５５
ａに接合されたサブ回路基板３１の第１の接続パッド３
２ａに熱吸収部３３を接続させることにより、熱吸収部
３３を半導体チップ５１のグランド電位電極５３ａに接
続させるようにしてもよい。このようにした場合には、
グランド配線となる導体面積が増大するので、グランド
配線の抵抗値が下がり、耐ノイズ性が良くなり、半導体
チップ５１の動作がより安定することになる。この場
合、メイン回路基板６１の下面の熱放出部６５は個々に
分割するよりも連続する１個の方が望ましい。
【００１６】また、上記第１実施形態では、半導体チッ
プ５１のハンダバンプ５５をサブ回路基板３１の第１の
接続パッド３２上の金メッキ層３９に接合した場合につ
いて説明したが、これに限定されるものではない。例え
ば、図示していないが、半導体チップ５１に金バンプを
設け、この金バンプをサブ回路基板３１の第１の接続パ
ッド３２上の金メッキ層３９に接合するようにしてもよ
い。また、このような金−金接合に限らず、その他の金
属間合金接合としてもよいことはもちろんである。ま
た、サブ回路基板３１は、セラミック基板に限らず、ガ
ラスエポキシ基板等を用いてもよく、またポリイミド基
板等のフレキシブル基板を用いてもよい。さらに、半導
体チップ５１とサブ回路基板３１との組合わせは、ＣＳ
Ｐに限らず、ＢＧＡ(ball grid array)やＬＧＡ(land g
rid array)等としてもよい。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップの下面から発する熱の放熱性を良くす
ることができるので、半導体チップに熱に起因する誤動
作が生じにくいようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における半導体装置の
断面図。
【図２】図１に示すサブ回路基板の一部を省略した平面
図。
【図３】図１に示すサブ回路基板の一部を省略した底面
図。
【図４】この発明の第２実施形態における半導体装置の
断面図。
【図５】この発明の第３実施形態における半導体装置の
断面図。
【図６】従来の半導体装置の一例の断面図。
【図７】図６に示すサブ回路基板の一部を省略した平面
図。
【図８】図６に示すサブ回路基板の一部を省略した底面
図。
【符号の説明】
３１ サブ回路基板 ３３ 熱吸収部 ３５ ダミー接続パッド ３７ 熱伝導部 ４５ ダミーハンダバンプ ５１ 半導体チップ ５６ 樹脂封止材 ６１ メイン回路基板 ６３ ダミー接続パッド ６５ 熱放出部 ６７ 熱伝導部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップをサブ回路基板を介してメ
    イン回路基板上に実装してなる半導体装置において、前
    記半導体チップ下における前記サブ回路基板上に熱吸収
    部を設け、この熱吸収部に吸収された熱を前記サブ回路
    基板内に設けられた熱伝導部及び前記メイン回路基板内
    に設けられた熱伝導部を介して前記メイン回路基板下に
    設けられた熱放出部に伝導するようにしたことを特徴と
    する半導体装置。
  2. 【請求項２】 請求項１記載の発明において、前記熱吸
    収部は前記半導体チップのアクティブエリアにほぼ対応
    するベタ形状であることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の発明において、
    前記サブ回路基板の平面サイズは前記半導体チップの平
    面サイズとほぼ同じであることを特徴とする半導体装
    置。
  4. 【請求項４】 請求項１〜３のいずれかに記載の発明に
    おいて、前記熱吸収部は前記サブ回路基板上に設けられ
    た接続パッドと同一の材料からなり、前記サブ回路基板
    の熱伝導部は前記サブ回路基板内に設けられた内部導通
    部と同一の材料からなり、前記メイン回路基板の熱伝導
    部は前記メイン回路基板内に設けられた内部導通部と同
    一の材料からなることを特徴とする半導体装置。
  5. 【請求項５】 請求項１〜４のいずれかに記載の発明に
    おいて、前記半導体チップと前記サブ回路基板との間に
    樹脂封止材が設けられていることを特徴とする半導体装
    置。
  6. 【請求項６】 請求項１〜５のいずれかに記載の発明に
    おいて、前記熱吸収部は前記半導体チップのグランド電
    位電極に接続されていることを特徴とする半導体装置。
JP16664096A 1996-06-07 1996-06-07 半導体装置 Pending JPH09331004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16664096A JPH09331004A (ja) 1996-06-07 1996-06-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16664096A JPH09331004A (ja) 1996-06-07 1996-06-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH09331004A true JPH09331004A (ja) 1997-12-22

Family

ID=15835029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16664096A Pending JPH09331004A (ja) 1996-06-07 1996-06-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH09331004A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123591A (ja) * 2003-09-25 2005-05-12 Rohm Co Ltd 半導体装置及びこれを実装した電子機器
US7045900B2 (en) 1999-02-08 2006-05-16 Rohm Co., Ltd Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
US20080211079A1 (en) * 2006-12-27 2008-09-04 Masanori Onodera Heat dissipation methods and structures for semiconductor device
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
KR101341435B1 (ko) * 2011-12-29 2014-02-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
WO2016080333A1 (ja) * 2014-11-21 2016-05-26 株式会社村田製作所 モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045900B2 (en) 1999-02-08 2006-05-16 Rohm Co., Ltd Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
JP2005123591A (ja) * 2003-09-25 2005-05-12 Rohm Co Ltd 半導体装置及びこれを実装した電子機器
US20080211079A1 (en) * 2006-12-27 2008-09-04 Masanori Onodera Heat dissipation methods and structures for semiconductor device
US8531019B2 (en) * 2006-12-27 2013-09-10 Spansion Llc Heat dissipation methods and structures for semiconductor device
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
KR101341435B1 (ko) * 2011-12-29 2014-02-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
WO2016080333A1 (ja) * 2014-11-21 2016-05-26 株式会社村田製作所 モジュール
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール
US10535581B2 (en) 2014-11-21 2020-01-14 Murata Manufacturing Co., Ltd. Module for heat generating electronic component

Similar Documents

Publication Publication Date Title
US5835355A (en) Tape ball grid array package with perforated metal stiffener
KR100218996B1 (ko) 반도체장치
US5646828A (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US20060249852A1 (en) Flip-chip semiconductor device
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JP4828164B2 (ja) インタポーザおよび半導体装置
WO2006132151A1 (ja) インタポーザおよび半導体装置
US20070080443A1 (en) Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers
TW201411788A (zh) 集成電路封裝件及其裝配方法
JPH08213506A (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
US20070205495A1 (en) Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means
KR20030021895A (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
JP3724954B2 (ja) 電子装置および半導体パッケージ
US7388286B2 (en) Semiconductor package having enhanced heat dissipation and method of fabricating the same
US5969417A (en) Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
JP3148718B2 (ja) 熱的及び電気的に増強された半導体パッケージ
US6710438B2 (en) Enhanced chip scale package for wire bond dies
JPH09331004A (ja) 半導体装置
JP2000232186A (ja) 半導体装置およびその製造方法
JP3587043B2 (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
JP3634048B2 (ja) 半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH09115956A (ja) 半導体装置
JPH1117064A (ja) 半導体パッケージ