JP2008501231A - ２つのチップコンタクト群を備えるチップ - Google Patents

Abstract

チップ（１）は、基板（２）と、基板（２）上に設けられた集積回路（３）と、複数の導体領域（ＭＥ１、ＭＥ２、ＭＥ３、ＭＥ４、ＭＥ５）と、導体領域および集積回路を保護するために設けられた保護層（５）とを備え、保護層（５）にはスルーホール（６、７）が設けられ、それらを介してチップコンタクト（８、９）がアクセス可能であり、追加のチップコンタクト（１０、１１）および接続導体（１２、１３）が保護層（５）上に設けられ、各追加のチップコンタクトが、接続導体を介したチップコンタクトとの導電接続部を有する。

Description

本発明は、少なくとも１つのチップパッケージで使用するように意図され構成され、そのチップパッケージがいくつかの（a number of）パッケージコンタクトを有し、そのパッケージコンタクトがチップパッケージの外部からアクセス（接触）可能であるチップに関し、このチップは、基板と、基板上に設けられた集積回路と、チップの外部からアクセス可能でありかつ集積回路に接続されているいくつかのチップコンタクト（ｃｈｉｐ ｃｏｎｔａｃｔ）と、集積回路を保護する保護層（ｐａｓｓｉｖａｔｉｎｇ ｌａｙｅｒ）とを備え、保護層にはスルーホールが設けられ、各スルーホールを介してチップコンタクトがアクセス可能である。

本発明はさらに、チップを備えるチップパッケージにも関する。

本発明はさらに、チップパッケージを備えるチップカードにも関する。

上記の最初の段落に記載の設計のチップと、チップを備えるチップパッケージは、多くの異なるバージョンで販売されており、一般に当業者にはよく知られている。既知の解決法では、その設計は、チップのチップコンタクトが、いわゆるフリップチップ技術やワイヤボンディング技術によって、パッケージのパッケージコンタクトに接続されうるまたは接続されるようになっている。また、多くの異なるバージョンでは、その設計は、チップパッケージが単一の既知のチップしか含まないようになっており、チップは、当該の見込まれる用途のために特に選択された設計のものである。したがって、知られている事例では、異なるチップパッケージにおける異なるバージョンの既知のチップの用途をあいにく限定する制約があり、それにより、既知の異なるバージョンで製作されうる用途が減少することになる。

本発明の目的は、上述の制約を簡単な方法でかつ簡単な手段を用いて克服するとともに、改良型チップおよび改良型チップパッケージを製造することである。

上に詳述の目的を達成できるようにするには、本発明による機能が本発明によるチップに備えられ、したがって、本発明によるチップが以下に指定されるように特徴付けられることが可能になる。

少なくとも１つのチップパッケージで使用するように意図され構成され、そのチップパッケージがいくつかのパッケージコンタクトを有し、そのパッケージコンタクトがチップパッケージの外部からアクセス可能であるチップであり、このチップは、基板と、基板上に設けられた集積回路と、チップの外部からアクセス可能でありかつ集積回路に接続されているいくつかのチップコンタクトと、集積回路を保護する保護層とを備え、保護層にはスルーホールが設けられ、各スルーホールを介してチップコンタクトがアクセス可能であり、保護層上には追加のチップコンタクトおよび接続導体が設けられ、各追加のチップコンタクトが、接続導体を介したチップコンタクトとの導電接続部を有する。

上に詳述の目的を達成できるようにするには、前の段落に記載の設計のチップが、チップを備えるチップパッケージ内に設けられる。

上に詳述の目的を達成できるようにするには、前の段落に記載の設計のチップパッケージが、チップパッケージを備えるチップカード内に設けられる。

本発明による機能の手段により、事前設定された割当てすなわち電圧への割当てまたは単一信号もしくは複数信号への割当てが各パッケージコンタクトに対して行われて、チップコンタクトをワイヤボンディング技術によってパッケージコンタクトに接続できるようにするのに適するとともに、チップコンタクトをフリップチップ技術によって接続導体および追加のチップコンタクトを介して同じパッケージコンタクトに接続できるようにするのにも適したチップが、簡単にかつ大きな追加のコストまたは労力なしに得られ、これが行われて、これらのパッケージコンタクトの事前設定された割当てが可能となる、というのは、いわゆる交差接続が、接続導体および追加のチップコンタクトによって得られるからである。本発明による手段を行うことによってやはり実現されることは、チップ上に事前設定されたレイアウトで設けられたチップコンタクトを有する本発明によるチップが、フリップチップ技術によって接続導体および追加のチップコンタクトを介して第２のチップのチップコンタクトに容易に接続されうることであり、第２のチップのチップコンタクトは、事前設定されたコンタクトパターンで設けられており、追加のチップコンタクトは、本発明によるチップ上に事前設定されたコンタクトパターンのミラーイメージとして設けられている。このように、本発明による手段を行った結果、ダブルチップパッケージ（ｄｏｕｂｌｅ−ｃｈｉｐ ｐａｃｋａｇｅ）が容易に製造されることが可能になる。本発明による手段を行った結果としてやはり可能になることは、所与の第１のチップパッケージで使用するように意図され構成されたチップコンタクトを有するチップが、接続導体および追加のチップコンタクトを用いて、追加のチップコンタクトが第２または第３あるいは第４のチップパッケージ上のそれぞれのパッケージコンタクトに容易かつ確実に接続されることを可能にする位置を選択することによって、所与の第２または第３あるいは第４のチップパッケージでの使用に適したものにされうることである。

本発明によるチップの場合、チップコンタクトがチップすなわちチップの保護層の中心領域に配置され、その中心領域がチップすなわちチップの保護層の２つの互いに対向する縁部の間のほぼ中心に位置する場合、ならびに、追加のチップコンタクトがチップすなわちチップの保護層の少なくとも一方の縁部に隣接して配置された場合に、非常に有利であることが分かった。この種の設計は特に有利であることが分かった、というのは、この種の設計では、ほぼ中心に位置するチップコンタクトがフリップチップ接続部の製作に特に適しており、追加のチップコンタクトがワイヤボンディング接続部の製作に特に適しており、ワイヤボンディング接続部において短絡がボンドワイヤによってもたらされるリスクが実質的に排除されるからである。

前の段落に記載のチップでは、チップコンタクトが、１列に配置され、チップすなわちチップの保護層の鏡面対称面に対してほぼ対称であり、その鏡面対称面が、チップすなわちチップの保護層の２つの互いに対向する縁部と平行に延び、チップすなわちチップの保護層をほぼ鏡面対称に分割（divide）している場合に、非常に有利であることも分かった。この種の設計は、できるだけ簡単かつ単純な形でのフリップチップ接続部の生成に関して有利であることが分かった。

本発明によるチップでは、チップコンタクトのそれぞれがパッドで形成され、すべてのパッドのうちの少なくともいくつかがそれぞれ、バンプ形成プロセスによって付着された公称高さ（nominal height）のバンプに接続している場合に、非常に有利であることが分かった。このようにして確実にされることは、フリップチップ技術が使用されたときに、動作中に特に信頼性のある導電接続部が保証されうることである。

前の段落に記載の本発明によるチップでは、追加のチップコンタクトのそれぞれが追加のバンプで形成され、接続導体のそれぞれが細長の接続バンプで形成され、追加のバンプの高さが公称高さであり、細長の接続バンプの高さが公称高さである場合に、非常に有利であることも分かった。これは、追加のチップコンタクトとこれらの追加のチップコンタクトに導電接続されたまたは導電接続される対コンタクトとの間の、動作中にできるだけ信頼性の高い導電接続部の生成に関しても同様に有利である。

上述の本発明によるチップでは、追加のバンプおよび細長の接続バンプが、バンプをパッドに付着させるために使用されたバンプ形成プロセスと同じバンプ形成プロセスによって保護層に付着される場合に、特に有利であることが分かった。これは、バンプも追加のバンプも、バンプと追加のバンプとの間の細長の接続バンプも、同じバンプ形成プロセスによって生成されうるという大きな利点を与え、そのことは、できるだけ簡単な設計および低製造コストという目的から有利である。

前の段落に記載の本発明によるチップでは、バンプの高さ、細長の接続バンプの高さおよび追加のバンプの高さが、公称上は同じサイズである場合に、有利であることが分かった。これは、特に単純な製造という目的から有利である。

しかし、本発明によるチップでは、追加のバンプの高さが細長の接続バンプの高さおよびバンプの高さよりも高い場合にも非常に有利であることが分かった。この種の設計は、本発明によるチップがダブルチップパッケージ内で第２のチップとともに使用され、かつ追加のバンプが第２のチップのチップコンタクトに接続されるまたは接続されたときに特に有利である、というのは、追加のバンプの高さが高くなると、次いで、低い接続バンプおよびバンプにより、第２のチップの領域に短絡が起こりえないからである。

本発明によるチップパッケージでは、２つの本発明によるチップが互いに隣接して配置され、互いに隣接して横たわる２つのチップの間の導電接続部が、互いに隣接して横たわるチップの追加のチップコンタクトを用いて生成され、ボンドワイヤを用いて２つの追加のチップコンタクトの間に導電接続部がその都度形成される設計が提供されうる。

本発明によるチップパッケージでは、請求項１から８のいずれか一項に記載のチップに加えて、チップパッケージがいくつかのチップコンタクトを有する第２のチップも含み、第２のチップのチップコンタクトと本発明によるチップの追加のチップコンタクトが互いに対向して配置され、かつ第２のチップの少なくとも１つのチップコンタクトが追加のチップコンタクトとの導電接続部を有する場合に、特に有利であることが分かった。このようにして、２つのチップの間の導電接続部がフリップチップ技術によって単純かつ信頼性の高い方法で製造された、２つのチップを備える小面積のチップパッケージを得ることが可能である。

言及されるべきは、本発明によるチップパッケージが３つ以上のチップ、例えば３つまたは４つのチップを含んでもよいことである。

本発明のこれらおよびその他の態様は、後述の実施形態から明らかであるとともに、その実施形態を参照して明らかにされるであろうが、本発明は、それらの実施形態に限定されない。

図１は、シリコンをベースにして製造されたチップ１の一部を示す。言及されるべきは、そのようなチップが高分子材料をベースにして生成されてもよいことである。チップ１は、それ自体が知られる形で、少なくとも１つのチップパッケージで使用するように意図され構成される。この種のチップパッケージは、同じくそれ自体が知られる形で、パッケージの外部からアクセス可能ないくつかのパッケージコンタクトを有しており、これについては以下に詳細に検討される。

チップ１は、基板部材と呼ばれることもある基板２を備える。基板２上には、図１に非常に概略的にしか示されていない集積回路３が生成される。この種の集積回路３の生成および構成は、一般に当業者によく知られており、したがって、この関連でより詳細に説明される必要はない。集積回路３は複数の回路素子４を含み、回路素子４は図１に極めて概略的な形で示されている。

チップ１には、基板２から遠く離れたその表面領域に保護層５が設けられる。保護層５は、しばしば保護層または被覆層とも呼ばれる。保護層５は、その下方に位置するチップ１の部品を保護するように意図され構成される。保護層５は、窒化ケイ素（ＳｉＮ）からなることが好ましいが、他の材料から生成されてもよい。保護層５にはスルーホールが設けられ、このスルーホールを介してコンタクト領域の形をとる、すなわちいわゆるパッドである導電性チップコンタクトがアクセス可能であり、それは、同じく一般によく知られていることである。２つのかかるスルーホール６および７は、図１の保護層５内に示されている。言及されるべきは、チップ１はこの種の他のスルーホールも有するが、これらが図１内に見えないことである。

チップ１は、集積回路３と保護層５との間に合計５つの層状導体領域ＭＥ１、ＭＥ２、ＭＥ３、ＭＥ４およびＭＥ５を備える。導体領域ＭＥ１を集積回路３から電気的に分割し、かつ導体領域ＭＥ１〜ＭＥ５を互いに電気的に分割するために、層状分割領域ＩＳ１、ＩＳ２、ＩＳ３、ＩＳ４およびＩＳ５が設けられる。分割領域ＩＳ１、ＩＳ２、ＩＳ３、ＩＳ４およびＩＳ５はそれぞれ、非導電性酸化物の分割層からなり、この分割層は、平坦化するためのものでもある。

導体領域ＭＥ１〜ＭＥ５には、有用な導体Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９、Ｌ１０、Ｌ１１、Ｌ１２、Ｌ１３、Ｌ１４およびＬ１５が設けられる。最上部に位置する第５の導体領域ＭＥ５内に位置する２つの有用な導体Ｌ１４およびＬ１５には、それぞれチップコンタクト８および９が接続される。２つのチップコンタクト８および９は、この場合いわゆるパッドで形成され、このパッドは、長方形の平面形状である。それらは、正方形の平面形状でもよい。各導体領域ＭＥ１〜ＭＥ５内の有用な導体は、一方向に互いに平行に延びていることが好ましい。２つの互いに隣接する導体領域内の有用な導体は、この場合、互いに直交して延びていることが好ましい。この有用な導体は、分割領域ＩＳ１〜ＩＳ５によって互いに分割される。この有用な導体は、集積回路３の回路素子４を接続するとともに有用な信号を伝えるためのものである。これらの機能が発揮されることを可能にするには、異なる導体領域ＭＥ１〜ＭＥ５内の有用な導体のいくつかが、必要とされる場所で互いに接続される。

このためには、分割領域ＩＳ１〜ＩＳ５にスルーホールが設けられるが、これらには、図面が不必要に見難くならないように、図１において参照符号が与えられていない。分割領域ＩＳ１〜ＩＳ５内のスルーホール内には、当業者によってしばしば「バイア」と呼ばれている貫通導体が設けられる。図１では、一部のバイアだけが参照符号ＴＬで識別されている。バイアＴＬを用いて、導体領域ＭＥ１〜ＭＥ５にすぐに隣接して位置する２つの有用な導体が導電接続部で互いに接続される。有用な導体Ｌ１〜Ｌ１５およびバイアＴＬが既知の手法によって生成されるのは、長い間知られていることであり、したがってここで詳細には説明されない。言及されるべきは、有用な導体およびバイアがアルミニウムを用いて生成されることである。しかし、有用な導体は、他の金属または金属合金で生成されてもよい。

図１および２に示されるチップ１は、それぞれがパッドで形成されている複数のチップコンタクトを備える。すべてのチップコンタクトのうちの２つ８および９だけが、図１に示されている。チップコンタクト（パッド）８、９がチップ１の外部から直接的にまたはバンプを介して間接的にアクセス可能であることについては、以下でより詳細に考察される。チップコンタクト８、９は集積回路３に接続され、この接続は、ともに上記で参照された有用な導体およびバイアを用いて行われる。設けられたチップコンタクト（パッド）８、９のそれぞれは、この場合、保護層５内のスルーホール６、７を介してアクセス可能である。保護層５は、導体領域ＭＥ１〜ＭＥ５とそれらの下方に位置する集積回路３とを保護する。

チップ１は、保護層５上に設けられた追加のチップコンタクトおよび接続導体を好都合に備え、各追加のチップコンタクトは、接続導体を介したチップコンタクトすなわちパッドとの導電接続部を有する。保護層５上に設けられた２つのかかる追加のコンタクト１０、１１と、保護層５上に設けられた２つの接続導体１２、１３だけが、図１および２内に見られる。追加のチップコンタクト１０は、この場合、接続導体１２を介したチップコンタクト８との導電接続部を有し、追加のチップコンタクト１１は、接続導体１３を介したチップコンタクト９との導電接続部を有する。

既に上述されたように、チップコンタクト８、９のそれぞれは、パッドで形成される。図１および２に示されたチップ１の場合、特定のパッドがそれぞれ、バンプ形成プロセスによって関係するパッドに付着されたバンプに接続しており、バンプの高さは公称高さｈであり、公称高さｈの部分は、保護層５の露出する主表面とバンプの自由端との間を延びる。チップ１上に設けられたすべてのバンプのうちの２つ１４および１５が、図１および２内に見られる。バンプ１４、１５は、チップコンタクト（パッド）８、９との電気的にも機械的にも優れた接続部を有し、チタン−タングステン（ＴｉＷ）でできた接続層がチップコンタクト８、９とバンプ１４、１５との間に設けられて、それ自体が知られるような優れた機械的接続部にする。

図１および２に示されたチップ１の場合、追加のチップコンタクト１０、１１のそれぞれは追加のバンプで形成され、接続導体１２、１３のそれぞれは細長の接続バンプで形成され、追加のバンプの高さは公称高さｈであり、細長の接続バンプの高さも同じく公称高さｈである。したがって、図１および２に示されたチップ１の場合に存在する状態では、バンプ１４、１５の高さｈ、接続導体として設けられた細長の接続バンプの高さｈ、および追加のチップコンタクト１０、１１として設けられた追加のバンプの高さｈが、通常は同等であり、すべて同一サイズである。

言及されるべきは、追加のバンプおよび細長の接続バンプが、バンプ１４、１５がチップコンタクト（パッド）８、９に付着されるのに用いられたバンプ形成プロセスと同じバンプ形成プロセスによって付着されることである。これは、できるだけ簡単にかつ安価に生成されたすべてのバンプをしたがってチップ１を備えるという目的から有利である。バンプ形成プロセスの実施、すなわちバンプ、細長の接続バンプおよび追加のバンプの生成は、チップ生成プロセスとは異なるバンプ形成プロセスによって、チップ生成場所とは異なる場所で行われる。

しかし、明確に言及されるべきは、バンプが第１のバンプ形成プロセスによって生成され、追加のバンプおよび接続バンプが第２のバンプ形成プロセスによって生成されることも可能であるとともに、特定の場合に有益であることである。このようにして、一方のバンプと他方の追加のバンプおよび接続バンプとが、第１に異なるときに生成され、第２に異なる材料で生成されることが可能となり、そのことは、例えば、追加のバンプおよび接続バンプが特に優れた機械的接続部を保護層にする材料で生成されうるという利点を与え、それによって、特に優れた耐老化性の機械的接続部を保護層にし、荷重を十分に支えることができるものが得られうるまたは確保される。

図１および２に示されたチップ１の場合、これらの図では分からないが、８、９などのすべてのチップコンタクト（パッド）は、１４、１５などのバンプに接続されるとともに、１２、１３などの接続導体を介して１０、１１などの追加のチップコンタクト（パッド）に接続される。これは、必ずしもそうである必要はない、というのは、一部のパッドにのみ、細長の接続バンプを介した追加のバンプとの導電接続部を有するバンプが設けられることも可能であるからである。次に、他のパッドは、バンプで覆われず、元のパッドとして利用可能であり、その場合、次いで、ワイヤボンド接続と呼ばれることが行われてもよく、あるいは、次いで、これらの元のパッドとパッケージコンタクトとの間に設けられてもよい。

図３は、別のチップ１の一部を示し、その設計は、図１および２に示されたチップ１の設計とほぼ同じである。しかし、図３に示されたチップ１の場合、追加のチップコンタクト１０および１１の設計は、図１に示されたチップ１の追加のチップコンタクト１０および１１の設計とは異なる。図３に示されたチップ１の場合、追加のチップコンタクト１０、１１の設計では、追加のチップコンタクトはやはり追加のバンプで形成されるが、これらの追加のバンプは、細長の接続バンプの高さｈおよびバンプ１４、１５の高さｈよりも高い高さＨになっている。この種の設計は、様々な用途で有利であることが分かった。

図１、２および３に示されたチップ１上のバンプ、細長の接続バンプおよび追加のバンプに関する設計構成について述べたことに加え、言及されるべき他の点は、他の用途の場合に、バンプが細長の接続バンプおよび追加のバンプよりも高さが高い場合にも有利であることが分かったということである。

図４は、本発明によるチップカード２０を示し、チップカード２０内には、本発明によるチップパッケージ２１が収容されている。カードすなわちデータキャリア２０のチップパッケージ２１は、図５に倍尺でより詳細に示されている。言及されるべきは、チップパッケージ２１に関して、前記チップパッケージ２１が規格ＩＳＯ７８１６にほぼ準拠するように設計されていることである。

チップパッケージ２１は、チップキャリア２２を備える。チップキャリア２２の一方の主表面（図５内に見えない面）には、８つのコンタクト領域Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７およびＣ８が、上述の規格に準拠して付着される。これらの８つのコンタクト領域Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７およびＣ８のそれぞれは、例えばチップカードのリード／ライトステーションのコンタクトピンに対する、パッケージ外部からアクセス可能なパッケージコンタクトを形成する。反対側の主表面（図５内に見える面）には、本発明によるチップ１が機械的に確実に接続される。チップ１は、図５内に見えない５つのチップコンタクト（パッド）２３、２４、２５、２６および２７を有する。５つのチップコンタクト２３〜２７のそれぞれは、それに接続されたバンプ２８、２９、３０、３１または３２を有する。

チップ１はまた、チップ１の保護層５上に位置するとともに、それぞれが追加のバンプで形成されている５つのチップコンタクト３３、３４、３５、３６および３７も有し、追加のチップコンタクト３３、３４、３５、３６および３７は、それぞれ細長の接続導体で形成された接続導体３８、３９、４０、４１および４２を介したそれぞれのバンプ２８、２９、３０、３１および３２との導電接続部を有する。

チップキャリア２２にはスルーホール４３、４４、４５、４６および４７が設けられ、スルーホール４３〜４７は、コンタクトＣ１、Ｃ２、Ｃ３、Ｃ５およびＣ７にアクセスできるようにする。前記スルーホール４３〜４７を経由して、追加のチップコンタクト３３〜３７は、それらのそれぞれの関連コンタクトＣ１、Ｃ５、Ｃ２、Ｃ７およびＣ３との、それぞれのボンドワイヤ４８、４９、５０、５１および５２を介した導電接続部を有する。

図５に示されたチップ１およびチップパッケージ２１の設計の利点は、追加のチップコンタクト３３〜３７とそれぞれのパッケージコンタクトＣ１、Ｃ５、Ｃ２、Ｃ７およびＣ３との間に設けられたボンドワイヤ４８〜５２が極めて短くなっていて、追加のチップコンタクト３３〜３７がチップ１の縁部Ｒ１およびＲ２に隣接して配置され、したがって、物理的アクセスがボンドワイヤ４８〜５２とチップ１の縁部Ｒ１およびＲ２との間で起こりえないことである。実際には、そのような物理的アクセスが、かかるボンドワイヤを損傷させるまたは破壊する可能性があることを考慮して回避されることが極めて重要である。追加のチップコンタクト３３〜３７が図５に示されたチップ１上に設けられなければ、ボンドワイヤ４８〜５２は、パッケージコンタクトＣ１、Ｃ５、Ｃ２、Ｃ７およびＣ３からバンプ２８〜３２まで（または、バンプが設けられなかった場合にそれらの下方に位置するパッドまで）通されなければならず、その場合、ボンドワイヤの長さが約２倍になり、したがって、ボンドワイヤがチップ１の縁部Ｒ１およびＲ２と物理的にアクセスするリスクが大幅に増大するであろう。

図５に示されたチップパッケージ２１で使用されるチップ１は、図６に示される他のチップパッケージ２１でも有利に使用されることができる。図６に示された他のチップパッケージ２１は、同様にチップキャリア２２を備え、チップキャリア２２は、同様にチップパッケージ２１に貼り付けられており、図６内に見えないチップキャリア２２の主表面上には８つのパッケージコンタクトＣ１〜Ｃ８が付着されている。この場合は長方形形状のチップキャリア２２に５つのスルーホール４３〜４７も設けられる。５つのスルーホール４３〜４７からチップパッケージ２１の中心領域まで、図６内に見える主表面に付着されたトレース５３、５４、５５、５６および５７がそれぞれ延び、その結果、スルーホール４３〜４７から遠く離れたトレース５３〜５７の端部は、チップ１すなわちチップ１の保護層５の中心領域に配置され、その領域は、チップ１の２つの互いに対向する縁部Ｒ１およびＲ２の間のほぼ中央に位置している。トレース５３、５４、５５、５６および５７は、それぞれスルーホール４３〜４７を通るパッケージコンタクトＣ１、Ｃ５、Ｃ２、Ｃ７およびＣ３との導電接続部を有する。

図６に示されたチップパッケージ２１の場合、チップ１は、フリップチップ技術と呼ばれるものによってチップパッケージ２１に接続される。これが意味することは、チップパッケージ２１の場合、チップ１は、それが図５に示されている位置から１８０度反転された位置にあるチップキャリア２２に接続されるということである。これが行われたとき、導電接続部は、バンプ２８〜３２とトレース５３〜５７との間に製作される。この解決法では、バンプ２８〜３２は、接続導体３８〜４２として設けられた細長の接続バンプならびに追加のチップコンタクト３３〜３７として設けられた追加のバンプよりも高く、したがって、追加のチップコンタクト３３は、導電接続部をトレース５４にすることができなくなり、追加のチップコンタクト３７は、導電接続部をトレース５６にすることができなくなる。上述の相対的な高さは、もちろん、同じチップ１が両方の場合に設けられる場合、図５に示されたチップパッケージ２１内のチップ１の場合にも存在する。しかし、図５および６に示されたチップパッケージの場合に提供される設計は、バンプ、細長の接続バンプおよび追加のバンプがすべて同じ高さのものでもよいが、その場合、図６に示されたチップパッケージの場合に、追加のチップコンタクト３３および３７で短絡が起こらないように少なくともトレース５４および５６にはチップキャリア２２から遠く離れたそれらの表面上に分割層が設けられていることを確認するよう、注意が払われなければならない。選択された設計は、短絡が起こる可能性のある重複部分が導電体間に生じないものでもよい。

図５および６に示されたチップパッケージ２１内のチップ１の場合、その設計は、チップコンタクト（パッド）２３〜２７およびそれらに接続されたバンプ２８〜３２が、チップ１すなわちチップ１の保護層５の中心領域に配置され、その領域は、チップ１すなわちチップ１の保護層５の２つの互いに対向する縁部Ｒ１およびＲ２の間のほぼ中央に位置するようなものであり、また、追加のチップコンタクト３３〜３７が、チップすなわちチップの保護層の２つの縁部Ｒ１およびＲ２に隣接して配置されるようなものでもある。その設計は、チップコンタクト２３〜２７およびそれらに接続されたバンプ２８〜３２が、１列に配置され、チップ１すなわちチップ１の保護層５の鏡面対称面ＭＳＰに対してほぼ対称になるように配置されるようなものでもある。鏡面対称面は、この場合、チップすなわちチップ１の保護層５の互いに対向する縁部Ｒ１およびＲ２と平行に延び、チップ１すなわちチップ１の保護層５を互いにほぼミラーイメージに中分する。

図５および６のチップ１向けに示された設計と類似のチップの設計は、図７に見られることができる。図７には、本発明による別のチップパッケージ２１が示されている。チップパッケージ２１はチップ１を含み、チップ１には、チップコンタクトおよびこれらのチップコンタクトに付着されたバンプ６０〜６８が、同じくチップ１の２つの互いに対向する縁部Ｒ１およびＲ２の間の中央に位置する中心領域に配置され、追加のバンプで形成された追加のチップコンタクト６９〜７７が、チップ１の２つの縁部Ｒ１およびＲ２に隣接して配置されている。しかし、この場合は、図７から分かるように、チップコンタクトおよびそれらに接続されたバンプ６０〜６８が２列に配置される。図７に示された設計では、追加のチップコンタクト６９〜７７はそれぞれ、ボンドワイヤ７８を介してパッケージコンタクト７９に接続される。図７に示された設計の場合でもやはり、特に短いボンドワイヤ７８で処理することが可能であり、短いボンドワイヤで可能にされる利点は、このようにして得られる。

別のチップパッケージ２１が図８に示されており、このチップパッケージ２１に関する特別なことは、本発明による２つのチップ１がチップキャリア２２上に設けられていることである。２つのチップ１は、この場合、互いに隣接して配置され、いくつかのチップコンタクトにはそれぞれにバンプ８０〜８７が設けられ、これらのバンプ８０〜８７のそれぞれが、この場合は細長の接続バンプで形成された接続導体９６〜１０３を介した、追加のバンプで形成された追加のチップコンタクト８８〜９５との導電接続部を有する。追加のチップコンタクト８８〜９５として意図された追加のバンプは、導電接続部によって、この場合はボンドワイヤ１０４、１０５、１０６および１０７によって互いに接続される。チップ１は、この場合は互いに隣接して位置しており、導電接続部によってすなわち４本のボンドワイヤ１０４〜１０７によって接続される。実際には４本のボンドワイヤだけでなくより多くの数のそのようなボンドワイヤも設けられることが、明確に指摘される。しかし、本質的なことは、ボンドワイヤの数ではなく、２つのチップ１を接続するためにボンドワイヤ１０４〜１０７が特に短い形になっており、したがって、短いボンドワイヤによって可能にされる利点がこの場合に存在することである。

図９は、別のチップパッケージ２１を示す。このチップパッケージ２１の場合、複数のチップコンタクト（パッド）１１１を有する従来型チップ１１０が、チップキャリア２２に実装される。チップキャリア２２上にはパッケージコンタクト１１３が設けられていて、チップコンタクト１１１は、それぞれボンドワイヤ１１２によってパッケージコンタクト１１３に接続される。従来型チップ１１０には、その中心領域に１列に配置された合計８つの接続コンタクトが設けられる。接続コンタクト１１４は、本発明によるチップ１に接続するために使用される。

本発明によるチップ１は、それ自体が知られるとともに、利用可能なバージョンでは８つのチップコンタクト（パッド）１１５を有する市販のメモリチップである。それ自体が利用可能なこのメモリチップの、記憶容量に関して異なる様々な設計が利用可能である。第１の設計は図９に示されており、第２の設計は図１０に示されている。

本発明によれば、それ自体が利用可能なメモリチップには、回顧的に、バンプ１１６が付加され、追加のバンプ１１７が付加され、接続バンプ１１８が付加され、それによって、本発明によるメモリチップ１を生成した。追加のバンプ１１７の設計および配置は、この場合、それらのサイズにかかわらず、本発明によるメモリチップ１が、フリップチップ技術によって従来型チップ１１０の接続コンタクトに容易に接続されうるように行われた。したがって、このようにして、それらの記憶容量およびサイズに関して異なる市販のメモリチップが、本発明に従って設計されたメモリチップに転換されることが容易に可能であり、それによって、本発明によるメモリチップが、容易なかつチップサイズの影響を受けない方法で従来型チップ１１０に接続されることが可能となる。この種の可能性は、特に、本発明のチップ１１０が様々な記憶容量を有するメモリチップで機能するように意図され構成されたいわゆるプロセッサチップである場合に、大きな利点である。

本発明による手段の特に重要な用途について、以下に簡単に説明される。この用途は、好ましくは所与の規格または所与の標準仕様に準拠し、かつ既存のチップを含む既存のチップパッケージを含むように想定されるべきである。既存のチップパッケージと比較して修正された新型チップパッケージに対する需要が生まれるということが頻繁に起こり、この新型チップパッケージ内のチップコンタクトに対する、結果として満足されなければならない様々な位置的な要件がある。これの結果、既存のチップは、現在、新型チップパッケージで容易には使用されることができない。これまでは、この問題は、部分的に新規であるとともに、少なくとも新規レイアウトがチップコンタクトのために生成されたチップを開発し製作することによって解決された。こうした手順は、比較的大きな開発事業と比較的高いコストとを必要とし、それは、もちろん不利であり望ましくない。本発明による手段を適用することにより、上述の問題は、チップを部分的に再開発する労力およびコストを伴わずに、したがって相当容易な方法で解決されることができる、すなわち、既存のチップに追加のバンプおよび細長の接続バンプが、それらがまだ既存のチップ上に存在していない場合には存在するパッド上にバンプが、単一のバンプマスクだけを用いて設けられることによって、追加のバンプのために選択された位置条件が、新型チップパッケージ内のパッケージコンタクトの位置条件と一致し、それによって、非常に容易な方法で追加のパンプからパッケージコンタクトまでの導電接続部が製作されることが可能となる。したがって、これは、既存のチップが様々な異なる新型チップパッケージ用に容易に構成されうるようにする容易な方法であり、そのためには、単一の追加のバンプ形成プロセスだけが必要である。

本発明による手段は、他の応用目的で、すなわち、それが同じチップパッケージ内に異なるサイズとなりうる様々なチップを使用するという問題である場合に有利に使用されることができる、というのは、本発明による手段を用いて、次いで、異なるチップのそれぞれが、バンプ、細長の接続バンプおよび追加のバンプを使用して、異なるチップ上に設けられるチップ接続コンタクトの位置的な場所を、それぞれの関連するパッケージコンタクトに対する容易かつ確実な接続が可能であり保証されうる場所に移動させることが容易に可能であるからである。

本発明に関連して上述されたものは、合計８つのパッケージコンタクトを有するチップパッケージが設けられたチップカードである。したがって、このチップカードは、コンタクトを有するチップカードである。市販されており、同様にチップパッケージを使用している多くの非アクセス型チップカードも存在するが、これらの非アクセス型チップカードに使用されるチップパッケージは、非アクセス型伝送手段に接続するための２つまたは４つあるいは６つのパッケージコンタクトしか有していない。本発明による手段は、そのような非アクセス型チップカードの場合にも有利に行われることができる。本発明による手段がやはり適用されうる他の用途が、多数のパッケージコンタクトを有するチップパッケージである。

本発明の第１の実施形態によるチップを示す、図２のＩ−Ｉ線断面図である。 図１に示されたチップの一部を示す、図１のＩＩ−ＩＩ線断面図である。 本発明の第２の実施形態によるチップの一部を示す、図１と類似の図である。 本発明の一実施形態によるチップカードの上面図であり、このチップカードには本発明の第１の実施形態によるチップパッケージが含まれ、このチップパッケージは、本発明の第３の実施形態によるチップを含む。 図４に示されたチップカード内に含まれかつ本発明の第３の実施形態によるチップを含むチップパッケージの底面図である。 本発明の第２の実施形態によるチップパッケージを示す、図５と類似の図であり、このチップパッケージは、本発明の第３の実施形態によるチップを含んでいる。 本発明の第３の実施形態によるチップパッケージの上面図であり、このチップパッケージは、本発明の第４の実施形態によるチップを含む。 本発明の第４の実施形態によるチップパッケージを示す、図７と類似の図であり、このチップパッケージは、２つのチップ、すなわち本発明の第５の実施形態によるチップと本発明の第６の実施形態によるチップとを含む。 本発明の第５の実施形態によるチップパッケージを示す、図７および８と類似の図であり、このチップパッケージは、本発明の第７の実施形態によるチップを含む。 本発明の第６の実施形態によるチップパッケージを示す、図９と類似の図であり、このチップパッケージは、本発明の第８の実施形態によるチップを含む。

Claims (11)

1. 少なくとも１つのチップパッケージ（２１）で使用するように意図され構成され、前記チップパッケージ（２１）がいくつかのパッケージコンタクト（Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、７９、１１３）を有し、前記パッケージコンタクトが前記チップパッケージの外部からアクセス可能であるチップ（１）であって、基板（２）と、前記基板（２）上に設けられた集積回路（３）と、前記チップの外部からアクセス可能でありかつ前記集積回路に接続されているいくつかのチップコンタクト（８、９、２３、２４、２５、２６、２７、１１５）と、前記集積回路を保護する保護層（５）とを備え、前記保護層（５）にはスルーホールが設けられ、各スルーホールを介してチップコンタクト（８、９、２３、２４、２５、２６、２７）がアクセス可能であり、前記保護層（５）上には追加のチップコンタクト（１０、１１、３３、３４、３５、３６、３７、６９、７０、７１、７２、７３、７４、７５、７６、７７、７８、８８、８９、９０、９１、９２、９３、９４、９５、１１７）および接続導体（１２、１３、３８、３９、４０、４１、４２、９６、９７、９８、９９、１００、１０１、１０２、１０３、１１８）が設けられ、各追加のチップコンタクトが、接続導体を介したチップコンタクトとの導電接続部を有する、チップ（１）。
2. 前記チップコンタクト（２３、２４、２５、２６、２７、１１７）が前記チップ（１）すなわち前記チップ（１）の保護層（５）の中心領域に配置され、前記中心領域が前記チップ（１）すなわち前記チップ（１）の前記保護層（５）の２つの互いに対向する縁部（Ｒ１、Ｒ２）の間のほぼ中央に位置し、前記追加のチップコンタクト（３３、３４、３５、３６、３７、６９、７０、７１、７２、７３、７４、７５、７６、７７、７８）が前記チップ（１）すなわち前記チップ（１）の保護層（５）の少なくとも一方の縁部（Ｒ１、Ｒ２）に隣接して配置される、請求項１に記載のチップ（１）。
3. 前記チップコンタクト（２３、２４、２５、２６、２７）が、１列に配置され、前記チップ（１）すなわち前記チップ（１）の保護層（５）の鏡面対称面（ＭＳＰ）に対してほぼ対称であり、前記鏡面対称面（ＭＳＰ）が、前記チップ（１）すなわち前記チップ（１）の前記保護層（５）の２つの互いに対向する縁部と平行に延び、前記チップすなわち前記チップの保護層をほぼ鏡面対称に分割している、請求項２に記載のチップ（１）。
4. 前記チップコンタクト（８、９、２３、２４、２５、２６、２７）のそれぞれがパッドで形成され、すべての前記パッドのうちの少なくともいくつかがそれぞれ、バンプ形成プロセスによって付着された公称高さ（ｈ）のバンプ（１４、１５）に接続している、請求項１に記載のチップ（１）。
5. 前記追加のチップコンタクト（１０、１１、３３、３４、３５、３６、３７、６９、７０、７１、７２、７３、７４、７５、７６、７７、７８、８８、８９、９０、９１、９２、９３、９４、９５、１１７）のそれぞれが追加のバンプで形成され、前記接続導体（１２、１３、３８、３９、４０、４１、４２、９６、９７、９８、９９、１００、１０１、１０２、１０３、１１８）のそれぞれが細長の接続バンプで形成され、前記追加のバンプの高さが公称高さ（ｈ）であり、前記細長の接続バンプの高さが公称高さ（ｈ）である、請求項４に記載のチップ（１）。
6. 前記追加のバンプおよび前記細長の接続バンプが、前記バンプを前記パッドに付着させるために使用されたバンプ形成プロセスと同じプロセスによって前記保護層（５）に付着される、請求項５に記載のチップ（１）。
7. 前記バンプの高さ（ｈ）、前記細長の接続バンプの高さ（ｈ）および前記追加のバンプの高さ（ｈ）が、公称上同じサイズである、請求項６に記載のチップ（１）。
8. 前記追加のバンプの高さ（Ｈ）が、前記細長の接続バンプの高さ（ｈ）および前記バンプの高さ（ｈ）よりも高い、請求項６に記載のチップ（１）。
9. 請求項１から８のいずれか一項に記載のチップ（１）が設けられたチップパッケージ（２１）。
10. 請求項１から８のいずれか一項に記載のチップ（１）に加えて、前記チップパッケージ（２１）がいくつかのチップコンタクトを有する第２のチップ（１１０）を含み、前記第２のチップ（１１０）の前記チップコンタクト（１１４）と請求項１から８のいずれか一項に記載の前記チップ（１）の前記追加のチップコンタクト（１１７）が、互いに対向して配置され、前記第２のチップ（１１０）の少なくとも１つのチップコンタクト（１１４）が追加のチップコンタクト（１１７）との導電接続部を有する、請求項９に記載のチップパッケージ（２１）。
11. 請求項９に記載のチップパッケージ（２１）が設けられたチップカード（２０）。

Images