KR20060074089A - 칩 스택 패키지 - Google Patents

Abstract

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 스택된 칩들과 기판간의 전기적 연결이 용이하도록 한 칩 스택 패키지에 관한 것이다. 이 패키지는, 본드핑거를 구비한 기판; 상기 기판 상에 페이스 업 타입으로 부착된 바텀 칩; 상기 기판의 본딩핑거를 포함한 가장자리를 제외하고, 상기 바텀 칩을 포함한 기판의 상부 영역상에 부착되며, 상기 바텀 칩의 본딩패드와 전기적으로 연결하는 와이어가 내부에 구비된 스페이서 테이프; 상기 스페이서 테이프를 개재하여 상기 바텀 칩 상에 페이스 업 타입으로 부착된 탑 칩; 상기 탑 칩의 본딩패드 및 상기 스페이서 테이프 끝단에 노출된 와이어를 기판의 본드핑거와 전기적으로 연결한 금속 와이어; 상기 바텀 칩과 탑 칩 및 금속 와이어를 포함한 기판의 상부면을 밀봉한 봉지제; 및 상기 기판의 하부면에 부착되어 외부 회로와 전기적으로 접속되는 솔더 볼을 포함한다.

Description

칩 스택 패키지{Chip stack package}

도 1은 종래 기술에 따른 칩 스택 패키지의 일예를 도시한 단면도.

도 2는 본 발명의 실시예에 따른 스페이서 테이프를 도시한 단면도.

도 3은 스페이서 테이프가 부착된 칩 스택 패키지를 보여주는 단면도.

도 4 내지 도 7은 본 발명의 실시예에 따른 칩 스택 패키지의 제조 과정을 설명하기 위한 단면도.

도 8은 본 발명의 다른 실시예에 따른 칩 스택 패키지를 도시한 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

20: 스페이서 테이프 30: 기판

40: 바텀 칩 50: 탑 칩

60: 금속 와이어

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 스택된 칩들과 기판간의 전기적 연결이 용이하도록 한 칩 스택 패키지에 관한 것이다.

전기/전자 제품의 고성능화가 진행됨에 따라 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 제안 및 연구되고 있다. 그런데, 패키지는 하나의 반도체 칩이 탑재되는 것을 기본으로 하기 때문에 용량 증가에 한계가 있다.

여기서, 메모리 칩의 용량 증대, 즉, 고집적화를 이룰 수 있는 방법으로는 한정된 공간 내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려져 있다. 그런데, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등, 고난도의 공정 기술과 많은 개발 시간을 필요로 한다. 따라서, 보다 용이하게 고집적화를 이룰 수 있는 방법으로서 스택킹(stacking) 기술이 개발되었고, 현재 이에 대한 연구가 활발히 진행되고 있다.

반도체 업계에서 말하는 스택킹이란, 적어도 2개 이상의 반도체 칩을 스택하여 메모리 용량을 배가시키는 기술이다. 이러한 스택킹 기술에 의하면, 2개의 64M DRAM급 칩을 스택하여 128M DRAM급으로 구성할 수 있고, 또한, 2개의 128M DRAM급 칩을 스택하여 256M DRAM급으로 구성할 수 있다. 게다가, 스택킹 기술에 의하면, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점을 갖는다.

상기 2개의 반도체 칩을 스택하는 방법으로는 스택된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징된 2개의 패키지를 스택하는 방법이 있으며, 효율면에서는 하나의 패키지 내에 2개의 칩을 내장시킨 칩 스택 패키지가 더 우수하다.

도 1은 종래 기술에 따른 칩 스택 패키지의 일예를 도시한 단면도이다.

도시된 바와 같이, 바텀 칩(4)과 탑 칩(6)은 패드 형성면이 위쪽에 배치되도록 접착제(3)에 의해 스택되어 회로패턴(2)을 구비한 기판(1) 상에 부착되어 있으며, 각 칩(4, 6)의 본딩패드들(도시안됨)은 금속 와이어(7)에 의해 기판(1)의 회로패턴(2)과 전기적으로 연결되어져 있다.

또한, 바텀 칩(4) 및 탑 칩(6)과 금속 와이어(7)를 포함한 기판(1)의 상부면은 봉지제(8)로 밀봉되어 있으며, 상기 기판(1)의 하부면에는 외부 회로와 전기적으로 접속되는 솔더 볼(9)이 부착되어져 있다.

그러나, 전술한 종래의 칩 스택 패키지는 바텀 칩 및 탑 칩 모두가 각각 와이어 본딩 공정을 통해 기판 회로패턴과의 전기적 연결이 이루어져야 하므로, 제조 공정상의 어려움이 있다.

또한, 종래의 칩 스택 패키지는 바텀 칩으로서 가장자리 패드형의 칩만이 적용될 수 있을 뿐, 센터패드형 칩은 적용할 수 없다.

게다가, 바텀 칩과 탑 칩간의 스택은 금속 와이어의 공간을 충분히 확보해 주어야 하므로, 구조상, 패키지의 높이를 줄이는데 한계가 있다.

따라서, 본 발며은 상기한 바와 같은 선행기술에 내재되었던 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 칩들과 기판간의 전기적 연결이 용이하도록 하면서 센터패드 형 칩도 적용할 수 있는 칩 스택 패키지를 제공함에 있다.

상기 목적을 달성하기 위해, 본 발명의 일면에 따라 칩 스택 패키지가 제공되며: 이러한 칩 스택 패키지는, 본드핑거를 구비한 기판; 상기 기판 상에 페이스 업 타입으로 부착된 바텀 칩; 상기 기판의 본딩핑거를 포함한 가장자리를 제외하고, 상기 바텀 칩을 포함한 기판의 상부 영역상에 부착되며, 상기 바텀 칩의 본딩패드와 전기적으로 연결하는 와이어가 내부에 구비된 스페이서 테이프; 상기 스페이서 테이프를 개재하여 상기 바텀 칩 상에 페이스 업 타입으로 부착된 탑 칩; 상기 탑 칩의 본딩패드 및 상기 스페이서 테이프 끝단에 노출된 와이어를 기판의 본드핑거와 전기적으로 연결한 금속 와이어; 상기 바텀 칩과 탑 칩 및 금속 와이어를 포함한 기판의 상부면을 밀봉한 봉지제; 및 상기 기판의 하부면에 부착되어 외부 회로와 전기적으로 접속되는 솔더 볼을 포함하는 것을 특징으로 한다.

상기 구성에 있어서, 상기 바텀 칩 및 탑 칩은 에지패드 형 또는 센터패드 형의 반도체 칩이다.

(실시예)

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 상술하기로 한다.

도 2 및 도 3은 본 발명의 실시예에 따른 칩 스택 패키지를 설명하기 위한 단면도로서, 도 2는 본 발명의 실시예에 따른 스페이서 테이프를 도시한 단면도이고, 도 3은 상기 스페이서 테이프가 부착된 칩 스택 패키지를 보여주는 단면도이다.

도 2를 참조하면, 본 발명의 실시예에 따른 스페이서 테이프(20)는, 내부에 구리(cu) 재질의 와이어(21)가 삽입되어 있고, 상기 와이어(21)를 기준으로 상부 스페이서(22) 및 하부 스페이서(23)로 구분되며, 상부 스페이서(22)의 끝부분에는상기 와이어(21)가 노출되어 있다. 여기서, 하부 스페이서(22)는, 상부 스페이서(23)에 비해 상대적으로 얇은 두께를 갖는데, 이는 반도체 칩(도시안됨)의 본딩패드 상에 형성된 볼(도시안됨)이 하부 스페이서(23) 속의 와이어(21)와 용이하게 접촉될 수 있도록 하기 위한 것이다.

도 3을 참조하면, 에지패드 형 바텀 칩(40)은, 본드핑거(31)를 구비한 기판(30) 상에, 테이프 또는 에폭시 등의 접착성 물질(32)을 매개로 부착된다. 스페이서 테이프(20)는, 상기 기판(30)의 본드핑거(31)를 제외하고, 상기 바텀 칩(40)을 포함한 기판(30)의 상부 영역에 부착된다. 이 때, 바텀 칩(40)의 본딩패드(41)는, 스페이서 테이프(20) 내부에 삽입된 와이어(21)와 전기적으로 접속된다. 에지패드 형 탑 칩(50)은, 상기 스페이서 테이프(20)를 개재하여 상기 바텀 칩(40) 상에 페이스 업 타입으로 부착되며, 상기 탑 칩(50)의 본딩패드(51) 및 상기 스페이서 테이프(20) 끝단에 노출된 와이어(20)는, 금속 와이어(60)를 통해 전기적으로 접속되어 있다. 또한, 상기 바텀 칩(40)과 탑 칩(50) 및 금속 와이어(60)를 포함한 기판(30)의 상부면은 봉지제(도시안됨)로 밀봉된 구조를 갖고, 기판(20) 하부면에는 외부 회로와 건기적으로 접속되는 솔더 볼(도시안됨)이 부착되어 있다.

이하, 도 4 내지 도 7을 참조하여 본 발명의 실시예에 따른 칩 스택 패키지의 제조 과정을 설명하기로 한다.

도 4를 참조하면, 바텀 칩(40)이 기판(30) 상에 접착성 물질(32)을 매개로 부착되고, 바텀 칩(40)의 본딩패드(41) 상에 볼(42)을 형성한다. 이후, 스페이서 테이프(20) 내부의 와이어(21)와 상기 볼(42)이 접촉될 수 있도록, 상기 바텀 칩(40) 상에 정확하게 정렬시킨다.

도 5를 참조하면, 상기 바텀 칩(40) 상에 정렬된 스페이서 테이프(20)는, 마운팅 툴(70)에 의해 일정 압력 및 온도가 가해져 바텀 칩(40)의 상부 및 측면에 부착된다. 여기서, 마운팅 툴(70)은 상기 본딩패드(41) 상의 볼(42)이 스페이서 테이프(20)의 하부 스페이서(23)를 뚫을 수 있는 압력을 가해, 스페이서 테이프(20) 내부에 삽입된 와이어(21)와 상기 본딩패드(41)가 전기적으로 연결되게 한다. 또한, 스페이서 테이프(20)의 상부 스페이서(22)는, 탑 칩(50)이 부착될 수 있도록 공간을 유지하는 역할을 한다.

도 6을 참조하면, 이 과정에서 스페이서 테이프(20)의 노출된 와이어(21)는 바텀 칩(40)의 옆면을 따라 꺽여지면서, 상기 기판(30)의 본드핑거(31)와 연결할 수 있는 구조가 된다.

도 7을 참조하면, 탑 칩(50)은, 상기 스페이서 테이프(20)를 개재하여 바텀 칩(40) 상에 부착되며, 탑 칩(50)의 본딩패드(51) 및 스페이서 테이프(20) 끝단에 노출된 와이어(21)는 금속 와이어(60)를 통해 기판(30)의 본드핑거(31)와 전기적으로 연결된다.

상기한 바와 같은 과정의 공정이 완료되면, 상기 바텀 칩(40)과 탑 칩(50) 및 금속 와이어(60)를 포함한 기판(30)의 상부면이, 봉지제(도시안됨)에 의해 밀봉 되며, 기판(30)의 하부면에는, 외부 회로와의 전기적 접속을 위한 솔더 볼(도시안됨)이 부착되어 본 발명의 실시예에 따른 칩 스택 패키지가 완성된다.

도 8은 본 발명의 다른 실시예에 따른 칩 스택 패키지의 도시한 단면도로서,

본 발명의 다른 실시예에 따른 칩 스택 패키지는, 도 3에 도시한 이전 실시예에 따른 칩 스택 패키지와 동일한 구성 및 제조과정을 갖는다. 단, 본 발명의 다른 실시예에서는, 이전 실시예의 에지패드 형 바텀 칩(40) 대신 센터패드 형 바텀 칩(70)을 사용한다.

이상에서 살펴 본 바와 같이, 본 발명에 따른 칩 스택 패키지는, 와이어가 삽입된 스페이서 테이프를 사용함으로써, 반도체 칩의 스택구조에서 발생하는 칩과 금속 와이어 간의 원하지 않는 접촉 현상을 방지할 수 있다. 또한, 금속 와이어가 차지하는 공간을 줄임으로써, 패키지의 높이를 작게할 수 있다.

특히, 종래에는 센터패드형 반도체 칩을 사용할 경우, 불가피 하게 금속 와이어의 길이가 길어지게 되어, 쇼트 방지를 위해 금속 와이어에 실리콘을 코팅해야 했다. 그러나, 본 발명에서는 실리콘 코팅과 같은 추가적인 공정이 필요없으므로, 공정시간의 단축 및 비용을 절감할 수 있다.

본 발명의 상기한 바와 같은 구성에 따라, 반도체 칩들과 기판 간의 전기적 연결이 용이하며, 센터패드 형 반도체 칩을 사용한 칩 스택 패키지에도 적용할 수 있다. 또한, 금속 와이어가 차지하는 공간이 줄어듦에 따라, 패키지의 높이를 줄일 수 있다

본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위에 의해 마련되는 본 발며의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (2)

1. 본드핑거를 구비한 기판;

   상기 기판 상에 페이스 업 타입으로 부착된 바텀 칩;

   상기 기판의 본딩핑거를 포함한 가장자리를 제외하고, 상기 바텀 칩을 포함한 기판의 상부 영역상에 부착되며, 상기 바텀 칩의 본딩패드와 전기적으로 연결하는 와이어가 내부에 구비된 스페이서 테이프;

   상기 스페이서 테이프를 개재하여 상기 바텀 칩 상에 페이스 업 타입으로 부착된 탑 칩;

   상기 탑 칩의 본딩패드 및 상기 스페이서 테이프 끝단에 노출된 와이어를 기판의 본드핑거와 전기적으로 연결한 금속 와이어;

   상기 바텀 칩과 탑 칩 및 금속 와이어를 포함한 기판의 상부면을 밀봉한 봉지제; 및

   상기 기판의 하부면에 부착되어 외부 회로와 전기적으로 접속되는 솔더 볼을 포함하는 것을 특징으로 하는 칩 스택 패키지.
2. 제 1 항에 있어서,

   상기 바텀 칩 및 탑 칩은 에지패드 형 또는 센터패드 형의 반도체 칩인 것을 특징으로 하는 칩 스택 패키지.

Images