KR20060133805A - 칩 스택 패키지 - Google Patents

칩 스택 패키지 Download PDF

Info

Publication number
KR20060133805A
KR20060133805A KR1020050053648A KR20050053648A KR20060133805A KR 20060133805 A KR20060133805 A KR 20060133805A KR 1020050053648 A KR1020050053648 A KR 1020050053648A KR 20050053648 A KR20050053648 A KR 20050053648A KR 20060133805 A KR20060133805 A KR 20060133805A
Authority
KR
South Korea
Prior art keywords
chip
substrate
insulating tape
metal wire
semiconductor chips
Prior art date
Application number
KR1020050053648A
Other languages
English (en)
Inventor
최형석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050053648A priority Critical patent/KR20060133805A/ko
Publication of KR20060133805A publication Critical patent/KR20060133805A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 패키지의 높이를 감소시킨 칩 스택 패키지에 관한 것이다. 본 발명에 따른 칩 스택 패키지는, 상부면에 본드 핑거가 구비되며, 하부면에 볼 랜드가 구비된 기판; 상기 기판에 이격되어 페이스 업 타입으로 적층 배치되며, 각각 상부면에 본딩 패드 및 상기 본딩 패드 상에 형성된 범프를 포함하는 제 1 및 제 2 반도체 칩; 상기 제 2 반도체 칩의 측면을 포함한 상하부면을 감싸며, 상기 제 1 및 제 2 반도체 칩의 범프와 접속되는 부분에서 내부에 삽입된 도전성 패턴을 노출시키고, 아울러 상기 제 2 반도체 칩의 상부면 가장자리 부분에 상기 도전성 패턴을 노출시키는 절연성 테이프; 상기 제 2 반도체 칩의 상부면 가장자리 부분에 노출된 상기 도전성 패턴과 상기 기판의 본드 핑거를 전기적으로 연결하는 금속 와이어; 상기 기판의 상부면 및 상기 금속 와이어를 포함하는 영역을 밀봉하는 봉지제; 및 상기 기판의 하부면에 형성된 볼 랜드 상에 부착되는 솔더볼; 을 구비하는 것을 특징으로 한다.

Description

칩 스택 패키지{CHIP STACK PACKAGE}
도 1은 종래의 일예에 따른 칩 스택 패키지의 단면도.
도 2는 종래의 다른 일예에 따른 칩 스택 패키지의 단면도.
도 3은 본 발명에 따른 칩 스택 패키지의 단면도.
도 4a 내지 도 4f는 본 발명에 따른 칩 스택 패키지의 제조 공정을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
301 : 센터 패드형 바텀 칩 302 : 센터 패드형 탑 칩
303, 304 : 본딩 패드 305, 306 : 범프
307 : 절연성 테이프 308 : 도전성 패턴
309 : 기판 310 : 회로패턴
311 : 본드 핑거 312 : 볼 랜드
313 : 접착제 314 : 금속 와이어
315 : 봉지제 316 : 솔더 볼
본 발명은 반도체 패키지에 관한 것으로, 특히, 절연성 테이프를 통하여 금속 와이어 길이를 줄이도록 한 칩 스택 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. 그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(stack) 기술이 제안되었다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩, 또는, 반도체 패키지를 수직으로 쌓아 올리는 것으로서, 이러한 스택 기술에 의하면, 예를들어, 2개의 64M DRAM을 스택하여 128M DRAM으로 구성할 수 있고, 또, 2개의 128M DRAM을 스택하여 256M DRAM으로 구성할 수 있다. 또한, 스택 패키지는 메모리 용량 증대는 물론, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점이 있기 때 문에, 이러한 스택 패키지에 대한 연구 및 개발은 가속화되고 있는 실정이다.
도 1은 종래의 일예에 따른 칩 스택 구조의 단면도이다.
도시한 바와 같이, 서로 다른 크기를 가지면서 가장자리에 본딩패드(도시안됨)들이 배열된 2개의 칩들(101,102)이 페이스 업(face-up) 타입으로 적층되며, 금속 와이어(104)를 통해 각 칩(101,102)의 본딩 패드들은 기판(103)의 회로패턴(103a)과 전기적으로 연결된다. 또한, 칩들(101,102) 및 금속 와이어(104)를 포함한 기판(103)의 상부면이 봉지제(105)로 밀봉되며, 기판(103)의 하부면에는 솔더 볼(106)이 부착된다.
도 2는 종래의 다른 일예에 따른 칩 스택 구조의 단면도이다.
도시한 바와 같이, 바텀 칩(201)은 바텀 칩(201) 상에 위치한 본딩패드(도시안됨)상에 범프(204)가 형성되며, ACF(Anisotropic Conductive Film : 25)에 의해 기판(203)상에 부착됨과 동시에 기판(203)의 회로패턴(203a)과 전기적으로 연결된다. 그리고, 탑 칩(202)은 NCF(Non Conductive Film : 26)에 의해 바텀 칩(201) 상에 부착되며, 탑 칩(202) 상에 위치한 본딩패드는 금속 와이어(207)를 통하여 기판(203)의 회로패턴(203a)과 전기적으로 연결된다. 또한, 칩들(201,202) 및 금속 와이어(207)를 포함한 기판(203)의 상부면은 봉지제(28)로 밀봉된다.
그러나, 전술한 바와 같은 종래의 칩 스택 구조들은 각 칩의 본딩패드를 가장자리에만 배치시켜야 하는 한계가 있다. 또한, 종래의 칩 스택 구조들은 기판과 전기적 연결이 금속 와이어를 통해 이루어지므로, 금속 와이어의 길이가 길어져 신호 전송 효율이 저하됨과 동시에, 루프(loop)로 인해 패키지가 높아지는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 선행기술에 내재된 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은 센터 패드형 칩이 적용 가능하고, 패키지의 높이를 감소시킨 칩 스택 패키지를 제공함에 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 상부면에 본드 핑거가 구비되며, 하부면에 볼 랜드가 구비된 기판; 상기 기판에 이격되어 페이스 업 타입으로 적층 배치되며, 각각 상부면에 본딩 패드 및 상기 본딩 패드 상에 형성된 범프를 포함하는 제 1 및 제 2 반도체 칩; 상기 제 2 반도체 칩의 측면을 포함한 상하부면을 감싸며, 상기 제 1 및 제 2 반도체 칩의 범프와 접속되는 부분에서 내부에 삽입된 도전성 패턴을 노출시키고, 아울러 상기 제 2 반도체 칩의 상부면 가장자리 부분에 상기 도전성 패턴을 노출시키는 절연성 테이프; 상기 제 2 반도체 칩의 상부면 가장자리 부분에 노출된 상기 도전성 패턴과 상기 기판의 본드 핑거를 전기적으로 연결하는 금속 와이어; 상기 기판의 상부면 및 상기 금속 와이어를 포함하는 영역을 밀봉하는 봉지제; 및 상기 기판의 하부면에 형성된 볼 랜드 상에 부착되는 솔더볼; 로 구성된 칩 스택 패키지를 제공한다.
여기서, 상기 제 1 및 제 2 반도체 칩은 센터 패드형 또는 에지 패드형 반도체 칩 모두 적용된다.
상기 제 1 반도체 칩 상부에는 상기 절연성 테이프에 의해 측면을 포함한 상 하부면이 감싸여진 다수의 제 2 반도체 칩이 적층 배치된다.
(실시예)
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명하도록 한다.
본 발명은 다수의 반도체 칩들을 절연성 테이프를 통하여 하나의 칩처럼 동작할 수 있도록 연결한 후, 이를 기판에 장착된 칩과 부착하고, 이후, 몰딩 및 솔더 볼 부착을 하여 칩 스택 패키지를 구현하며, 그 자세한 구조 및 제조 공정은 다음과 같다.
도 3은 본 발명에 따른 칩 스택 패키지의 단면도이다.
도시한 바와 같이, 본 발명에 따른 칩 스택 패키지는 상부면에 본드 핑거(311)가 구비되며, 하부면에 볼 랜드(312)가 구비된 기판(309); 기판(309)에 이격되어 페이스 업 타입으로 적층 배치되며, 각각 상부면에 본딩 패드(303,304) 및 본딩 패드(303,304) 상에 형성된 범프(305,306)를 포함하는 바텀 칩 및 탑 칩(301,302); 탑 칩(302)의 측면을 포함한 상하부면을 감싸며, 바텀 칩 및 탑 칩(301,302)의 범프(305,306)와 접속되는 부분에서 내부에 삽입된 도전성 패턴(308)을 노출시키고, 아울러 탑 칩(302)의 상부면 가장자리 부분에 도전성 패턴(308)을 노출시키는 절연성 테이프(307); 탑 칩(302)의 상부면 가장자리 부분에 노출된 도전성 패턴(308)과 기판(309)의 본드 핑거(311)를 전기적으로 연결하는 금속 와이어(314); 기판(309)의 상부면 및 금속 와이어(314)를 포함하는 영역을 밀봉하는 봉지제(315); 및 기판(309)의 하부면에 형성된 볼 랜드(312) 상에 부착되는 솔더볼(316)로 구성된다.
도 4a 내지 도 4f는 본 발명에 따른 칩 스택 패키지 제조방법을 설명하기 위한 공정별 단면도이다.
우선, 도 4a를 참조하면, 센터 패드형 바텀 칩 및 탑 칩(301,302)은 본딩 패드(303,304) 상에 범프(305,306)를 형성한다.
다음, 도 4b를 참조하면, 내부에 도전성 패턴(308)을 구비한 절연성 테이프(307)를 마련한다. 여기서, 절연성 테이브(307)는 센터 패드형 바텀 칩 및 탑 칩(301,302)의 범프(305,306)와 접속되는 부분이 노출된 구조이며, 또한, 센터 패드형 탑 칩(302)의 범프(306)와 기판(309)의 회로패턴(310)과 콘택될 부분이 노출된 구조를 갖는다.
다음, 도 4c를 참조하면, 절연성 테이프(307)는 센터 패드형 탑 칩(302)의 하부면에 부착되고, 이후, 절연성 테이프(307)를 구부려서, 센터 패드형 탑 칩(302)의 측면을 포함한 상하부면을 감싸도록 부착된다. 여기서, 절연성 테이프(307)는 센터 패드형 탑 칩(302)의 범프(306)와 접속되는 부분에 도전성 패턴(308)을 노출시키므로, 범프(306) 및 도전성 패턴(308)을 통하여 센터 패드형 탑 칩(302)과 전기적으로 연결된다.
다음, 도 4d를 참조하면, 센터 패드형 탑 칩(302)의 측면을 포함한 상하부면을 감싸도록 부착된 절연성 테이프(307)는, 접착제(313)를 통하여 기판(309)에 부착된 센터 패드형 바텀 칩(301)의 상부면과 접합한다. 여기서, 절연성 테이프(307)는 센터 패드형 바텀 칩(301)의 범프(305)와 접속되는 부분에 도전성 패턴(308)을 노출시키므로, 범프(305) 및 도전성 패턴(308)을 통하여 센터 패드형 탑 칩(302)의 본딩 패드(304)가 센터 패드형 바텀 칩(301)의 본딩 패드(303)와 전기적으로 연결된다.
다음, 도 4e를 참조하면, 절연성 테이프(307)는 센터 패드형 탑 칩(302)의 상부면 가장자리 부분에 도전성 패턴(308)을 노출시키므로, 금속 와이어(314)를 통하여 센터 패드형 탑 칩(302)의 본딩 패드(304)가 기판(309)의 본드 핑거(311)와 전기적으로 연결된다.
다음, 도 4f를 참조하면, 외부 영향으로부터 절연성 테이프(307)와 센터 패드형 바텀 및 탑 칩(301,302)이 보호되도록, 절연성 테이프(307)와 센터 패드형 바텀 및 탑 칩(301,302)을 포함한 기판(309)의 상부면을 에폭시 몰딩 컴파운드와 같은 봉지제(315)로 밀봉된다. 이후, 기판(309) 하부면의 볼 랜드(312) 상에 솔더 볼(316)을 부착하여, 최종적으로 본 발명에 따른 칩 스택 패키지를 완성한다.
전술한 바와 같이, 본 발명에 따른 칩 스택 패키지는 절연성 테이프를 통하여 다수의 칩을 전기적으로 연결함으로써, 한번의 와이어 본딩으로 완성된다. 따라서, 본 발명에 따른 칩 스택 패키지는 와이어 본딩을 한번만 실시하므로, 금속 와이어의 길이가 줄어들어 단선될 염려가 줄어들고, 이에 따라, 금속 와이어 루프의 높이를 낮출 수 있다. 즉, 본 발명에 따른 칩 스택 패키지는 짧은 길이의 금속 와이어를 통하여 패키지의 높이를 줄일 수 있다.
본 발명의 상기한 바와 같은 구성에 따라, 칩 스택 패키지에서 절연성 테이프를 통하여, 센터 패드형 칩이 적용 가능한 동시에, 금속 와이어의 길이가 줄어들 어 패키지의 높이를 감소시키는 효과가 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (3)

  1. 상부면에 본드 핑거가 구비되며, 하부면에 볼 랜드가 구비된 기판;
    상기 기판에 이격되어 페이스 업 타입으로 적층 배치되며, 각각 상부면에 본딩 패드 및 상기 본딩 패드 상에 형성된 범프를 포함하는 제 1 및 제 2 반도체 칩;
    상기 제 2 반도체 칩의 측면을 포함한 상하부면을 감싸며, 상기 제 1 및 제 2 반도체 칩의 범프와 접속되는 부분에서 내부에 삽입된 도전성 패턴을 노출시키고, 아울러 상기 제 2 반도체 칩의 상부면 가장자리 부분에 상기 도전성 패턴을 노출시키는 절연성 테이프;
    상기 제 2 반도체 칩의 상부면 가장자리 부분에 노출된 상기 도전성 패턴과 상기 기판의 본드 핑거를 전기적으로 연결하는 금속 와이어;
    상기 기판의 상부면 및 상기 금속 와이어를 포함하는 영역을 밀봉하는 봉지제; 및
    상기 기판의 하부면에 형성된 볼 랜드 상에 부착되는 솔더볼; 을 구비하는 것을 특징으로 하는 칩 스택 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 반도체 칩은 센터 패드형 또는 에지 패드형 반도체 칩인 것을 특징으로 하는 칩 스택 패키지.
  3. 제 1 항에 있어서,
    상기 제 1 반도체 칩 상부에 상기 절연성 테이프에 의해 측면을 포함한 상하부면이 감싸여진 다수의 제 2 반도체 칩이 적층 배치되는 것을 특징으로 하는 칩 스택 패키지.
KR1020050053648A 2005-06-21 2005-06-21 칩 스택 패키지 KR20060133805A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050053648A KR20060133805A (ko) 2005-06-21 2005-06-21 칩 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053648A KR20060133805A (ko) 2005-06-21 2005-06-21 칩 스택 패키지

Publications (1)

Publication Number Publication Date
KR20060133805A true KR20060133805A (ko) 2006-12-27

Family

ID=37812537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053648A KR20060133805A (ko) 2005-06-21 2005-06-21 칩 스택 패키지

Country Status (1)

Country Link
KR (1) KR20060133805A (ko)

Similar Documents

Publication Publication Date Title
KR100260997B1 (ko) 반도체패키지
KR101070913B1 (ko) 반도체 칩 적층 패키지
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR101623880B1 (ko) 반도체 패키지
KR101219086B1 (ko) 패키지 모듈
KR100743649B1 (ko) 멀티 칩 패키지
KR20030059459A (ko) 칩 적층 패키지
KR20080067891A (ko) 멀티 칩 패키지
US20080237832A1 (en) Multi-chip semiconductor package structure
KR20010027266A (ko) 적층 패키지
KR20060133800A (ko) 칩 스택 패키지
KR20110050028A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20060133805A (ko) 칩 스택 패키지
KR20120023972A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR100376884B1 (ko) 스택 패키지
KR20080029273A (ko) 스택 패키지 및 이를 이용한 고밀도 멀티 패키지
KR20010068781A (ko) 반도체 칩 패키지
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR20090011966A (ko) 스택 패키지 및 그의 제조 방법
KR100401502B1 (ko) 칩 스택 패키지
KR100826982B1 (ko) 메모리 모듈
KR20060074089A (ko) 칩 스택 패키지
KR20050104960A (ko) 칩 스택 패키지
KR20120093580A (ko) 반도체 패키지
KR20060136155A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination