KR20220048129A - 서포터를 포함한 스택 패키지 - Google Patents

서포터를 포함한 스택 패키지 Download PDF

Info

Publication number
KR20220048129A
KR20220048129A KR1020200130909A KR20200130909A KR20220048129A KR 20220048129 A KR20220048129 A KR 20220048129A KR 1020200130909 A KR1020200130909 A KR 1020200130909A KR 20200130909 A KR20200130909 A KR 20200130909A KR 20220048129 A KR20220048129 A KR 20220048129A
Authority
KR
South Korea
Prior art keywords
supporter
semiconductor die
disposed
sub
bonding pads
Prior art date
Application number
KR1020200130909A
Other languages
English (en)
Inventor
김태훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200130909A priority Critical patent/KR20220048129A/ko
Priority to US17/203,354 priority patent/US11600599B2/en
Priority to CN202110540988.0A priority patent/CN114361152A/zh
Priority to TW110119460A priority patent/TW202215617A/zh
Publication of KR20220048129A publication Critical patent/KR20220048129A/ko
Priority to US18/103,968 priority patent/US20230170332A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

스택 패키지를 제시한다. 패키지 기판 상에 제1반도체 다이과 서포터가 배치된다. 서포터는 제1반도체 다이의 제1측면를 마주보는 제2측면이 경사면으로 포함할 수 있다. 제2반도체 다이가 제1반도체 다이와 서포터에 걸쳐 스택된다. 밀봉층이 서포터와 제1반도체 다이 사이 부분을 채우도록 형성된다.

Description

서포터를 포함한 스택 패키지{Stack packages including supporter}
본 개시는 반도체 패키지 기술에 관한 것으로, 특히, 서포터를 포함한 스택 패키지에 관한 것이다.
복수의 반도체 다이(semiconductor die)들을 하나의 패키지 구조 내에 통합하는 시도들이 다양하게 이루어지고 있다. 하나의 반도체 다이 상에 다른 반도체 다이가 수직하게 스택된 스택 패키지 구조가 제시되고 있다. 스택 패키지에 복수의 요소들이 내장되면서, 밀봉재(encapsulant)로 내장된 요소들 사이의 갭(gap)을 채울 수 있다.
본 개시는 밀봉재의 갭 채움(gap filling)을 개선하는 형상을 가지면서 반도체 다이를 지지하는 서포터를 도입한 스택 패키지 구조를 제시하고자 한다.
본 개시의 일 관점은, 패키지 기판 상에 배치된 제1반도체 다이; 상기 패키지 기판 상에 배치되고 상기 제1반도체 다이의 제1측면를 마주보는 제2측면이 경사면을 포함한 서포터; 상기 제1반도체 다이 및 상기 서포터에 걸쳐지면서 스택된 제2반도체 다이; 및 상기 서포터와 상기 제1반도체 다이 사이 부분을 채우는 밀봉층을 포함한 스택 패키지를 제시한다.
본 개시의 일 관점은, 패키지 기판 상에 배치된 제1반도체 다이; 상기 패키지 기판 상에 배치되고, 상기 제1반도체 다이의 제1측면과 마주보는 제2측면이 계단 형상을 이루는 제1서브 측면 부분 및 제2서브 측면 부분을 포함하고, 상기 제2서브 측면 부분은 상기 제1서브 측면 부분이 상기 제1반도체 다이의 제1측면에 이격된 제1간격 보다 좁은 제2간격으로 상기 제1측면에 이격된 서포터; 상기 제1반도체 다이 및 상기 서포터에 걸쳐지면서 스택된 제2반도체 다이; 및 상기 서포터와 상기 제1반도체 다이 사이 부분을 채우는 밀봉층을 포함한 스택 패키지를 제시한다.
본 개시의 일 관점은, 패키지 기판 상에 배치된 제1반도체 다이; 상기 패키지 기판 상에 배치되고, 상기 제1반도체 다이의 제1측면과 마주보는 제2측면이 제1서브 측면 부분 및 제2서브 측면 부분을 포함하고, 상기 제1서브 측면 부분은 상기 제1반도체 다이의 상기 제1측면과의 제1간격이 점차 좁아지는 경사면이고, 상기 제2서브 측면 부분은 상기 제1간격 보다 좁은 제2간격으로 상기 제1측면에 나란하게 이격된 서포터; 상기 제1반도체 다이 및 상기 서포터에 걸쳐지면서 스택된 제2반도체 다이; 및 상기 서포터와 상기 제1반도체 다이 사이 부분을 채우는 밀봉층을 포함한 스택 패키지를 제시한다.
본 개시의 실시예들에 따르면, 밀봉재의 갭 채움을 개선하는 형상을 가지면서 반도체 다이를 지지하는 서포터를 도입한 스택 패키지 구조를 제시할 수 있다.
도 1은 일 예에 따른 스택 패키지를 보여주는 개략적인 평면도이다.
도 2는 도 1의 스택 패키지의 서포터 배치 형상을 보여주는 개략적인 평면도이다.
도 3 및 도 4는 도 1의 스택 패키지의 단면 형상들을 보여주는 개략적인 단면도들이다.
도 5는 도 1의 스택 패키지의 위치 마크들의 평면 배치 형상을 보여주는 개략적인 평면도이다.
도 6은 일 예에 따른 스택 패키지를 보여주는 개략적인 평면도이다.
도 7은 도 6의 스택 패키지를 일 측면 방향에서 바라본 개략적인 측면도이다.
도 8은 일 예에 따른 스택 패키지를 보여주는 개략적인 평면도이다.
도 9는 도 8의 스택 패키지의 일 단면 형상을 보여주는 개략적인 단면도이다.
도 10은 일 예에 따른 스택 패키지를 보여주는 개략적인 평면도이다.
도 11은 도 10의 스택 패키지의 서포터 배치 형상을 보여주는 개략적인 평면도이다.
도 12는 도 10의 스택 패키지의 일 단면 형상을 보여주는 개략적으로 단면도이다.
도 13은 도 10의 스택 패키지를 일 측면 방향에서 바라본 개략적인 측면 투시도이다.
도 14는 일 예에 따른 스택 패키지를 보여주는 개략적인 평면도이다.
도 15는 도 14의 스택 패키지의 서포터 배치 형상을 보여주는 개략적인 평면도이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다.
본 출원의 예의 기재에서 "제1" 및 "제2", "측면(side)", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
반도체 장치는 반도체 기판 또는 복수의 반도체 기판들이 스택된 구조를 포함할 수 있다. 반도체 장치는 반도체 기판들이 스택된 구조가 패키징(packaging)된 반도체 패키지 구조를 지시할 수 있다. 반도체 기판들은 전자 부품 및 요소들이 집적된 반도체 웨이퍼, 반도체 다이 또는 반도체 칩을 지시할 수 있다. 반도체 칩은 DRAM이나 SRAM, NAND FLASH, NOR FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩, 어플케이션 프로세서(AP: Application Processor), 그래픽 처리 장치(GPU: Graphic Processing Unit), 중앙 처리 장치(CPU: Central Processing Unit), 또는 시스템 온 칩(SoC: System On Chip)과 같은 프로세서를 지시할 수 있다. 반도체 장치는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다. 반도체 장치는 사물 인터넷에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 일 예에 따른 스택 패키지(10)를 보여주는 개략적인 평면도이다.
도 1을 참조하면, 일 예에 따른 스택 패키지(10)는 패키지 기판(100), 제1반도체 다이(200), 서포터(supporter: 300), 및 제2반도체 다이(400)를 포함하여 구성될 수 있다. 제1반도체 다이(200)와 제2반도체 다이(400)는 메모리 소자를 집적한 반도체 다이들일 수 있다. 제1반도체 다이(200)와 제2반도체 다이(400)는 서로 다른 종류의 반도체 다이들일 수 있다. 제2반도체 다이(400)는 제1반도체 다이(200)와 다른 크기를 가질 수 있다. 패키지 기판(100)은 제1 및 제2반도체 다이들(200, 400)을 외부 기기와 전기적으로 연결시키는 배선 구조체일 수 있다. 패키지 기판(100)은 인쇄회로기판(PCB)이나 인터포저(interposer) 형태로 구비될 수 있다.
제1반도체 다이(200)는 패키지 기판(100) 상에 배치될 수 있다. 서포터(300)는 제1반도체 다이(200)에 측방향으로 이격되면서 패키지 기판(100) 상에 배치될 수 있다. 서포터(300)는 제1반도체 다이(200)의 제1측면(201)과 마주보는 제2측면(310)을 경사면으로 포함할 수 있다. 제2측면(310)은 경사 방향(D)을 따라 연장되는 측면일 수 있다. 경사 방향(D)은 X-Y 평면에서 X축 방향과 이에 직교하는 Y축 방향 사이로 연장되는 방향일 수 있다. 경사 방향(D)은 X축 방향에 대해 0도(ㅀ) 보다 크고 90도(ㅀ) 보다 작은 각도를 가지는 방향일 수 있다. 제1반도체 다이(200)의 제1측면(201)은 X축 방향을 따라 연장된 측면일 수 있다. 서포터(300)와 제1반도체 다이(200)는 패키지 기판(100) 상에서 동일한 높이 레벨(level)에 배치될 수 있다. 제2반도체 다이(400)는 제1반도체 다이(200)와 서포터(300)에 함께 걸쳐지면서 스택될 수 있다. 제2반도체 다이(400)는 제1반도체 다이(200)와 서포터(300)에 함께 지지될 수 있다. 제2반도체 다이(400)는 제1반도체 다이(200)와 서포터(300)에 동시에 접할 수 있다.
도 2는 도 1의 스택 패키지(10)의 서포터(300)의 배치 형상을 보여주는 개략적인 평면도이다.
도 2를 참조하면, 제1반도체 다이(200)의 제1측면(201)이 플랫(flat)한 측면이고 서포터(300)의 제2측면(310))이 경사면을 가진다. 제1반도체 다이(200)의 제1측면(201)은 X축 방향에 평행하고, Y축 방향에 직교하는 측면일 수 있다. 서포터의 제2측면(310)은 경사 방향(D)을 따라 연장되는 경사면이므로, X축 또는 Y축과 교차되도록 연장될 수 있다. 다시 말해, 제1반도체 다이(200)의 제1측면(201)과 서포터(300)의 제2측면(310) 사이의 이격 간격은 제1반도체 다이(200)의 제1측면(201)을 따라 일정하게 증가하거나, 일정하게 감소할 수 있다. 서포터(300)의 제2측면(310)은 제1서브 측면 부분(sub side portion: 311)과 제2서브 측면 부분(312)을 포함할 수 있다.
제2측면(310)의 제1서브 측면 부분(311)은, 제1반도체 다이(200)의 제1측면(201)과 제1간격(W1)으로 이격되도록 위치할 수 있다. 서포터(300)의 제2측면(310)의 제2서브 측면 부분(312)은, 제1반도체 다이(200)의 제1측면(201)과 제2간격(W2)으로 이격될 수 있다. 제2간격(W2)은 제1간격(W1)에 비해 상대적으로 더 좁은 간격일 수 있다. 이와 같이 서포터(300)의 제2측면(310)은 제2간격(W2)에서 제1간격(W1)으로 일정하게 이격 간격이 좁아지는 경사면을 가질 수 있다.
서포터(300)는 제2측면(310)과, 제3측면(330), 및 제4측면(350)을 포함하는 삼각형 형상 또는 삼각형 플레이트(triangle plate) 형상을 가질 수 있다. 서포터(300)의 제3측면(330)은 제2측면(310)에 이어지는 측면이고, 제4측면(350)은 제2측면(310)과 제3측면(330)을 이어주는 측면일 수 있다. 서포터(300)의 제4측면(350)이 제1반도체 다이(200)의 제1측면(201)과 실질적으로 나란히 평행하도록, 서포터(300)가 제1반도체 다이(200) 옆에 배치될 수 있다. 서포터(300)와 제1반도체 다이(200)는 서포터(300)의 제2측면(310)의 연장선이 제1반도체 다이(200)의 제1측면(201)의 연장선과 서로 90도(ㅀ) 미만의 각도를 이루면서 교차하도록 배치될 수 있다.
서포터(300)는 반도체 웨이퍼로부터 절단되어 분리된 일종의 반도체 다이일 수 있다. 일 예에서, 서포터(300)는 유전 물질이나 절연 물질을 더 포함하여 형성될 수 있다. 서포터(300)는 더미 다이(dummy die)일 수 있다. 서포터(300)가 반도체 물질로 형성되면, 제2반도체 다이(400)나 제1반도체 다이(200)와 유사하거나 실질적으로 동일한 열팽창계수(thermal expansion coefficient)를 가질 수 있다. 이에 따라, 반도체 다이들(200, 400)과 서포터(300)의 열팽창계수 차이에 의한 스트레스(stress)가 스택 패키지(10)에 유발되는 것을 실질적으로 감소시키거나 억제할 수 있다. 스택 패키지(10)의 열적 안정성을 개선할 수 있다.
도 3 및 도 4는 도 1의 스택 패키지(10)를 보여주는 개략적인 단면도들이다. 도 3은 도 2의 서포터(300)의 제1서브 측면 부분(311)을 지나는 절단선을 따르는 스택 패키지(10)의 일 단면 형상을 개략적으로 보여준다. 도 4는 도 2의 서포터(300)의 제2서브 측면 부분(312)을 지나는 절단선을 따르는 스택 패키지(10)의 다른 단면 형상을 개략적으로 보여준다.
도 3, 도 4 및 도 2를 참조하면, 일 예에 따른 스택 패키지(10)는 패키지 기판(100) 상에 제1반도체 다이(200), 서포터(300), 및 제2반도체 다이(400)를 덮어 보호하는 밀봉층(encapsulant layer: 500)을 더 포함하여 구성될 수 있다. 밀봉층(500)은 에폭시몰딩재(EMC: Epoxy Molding Compound)를 사용하는 몰딩 과정(molding process)으로 형성될 수 있다.
몰딩 과정에서 밀봉층(500)을 형성하는 밀봉재는, 제1반도체 다이(200)와 서포터(300) 사이의 이격 공간(separation space; 390)을 채우도록 제1반도체 다이(200)와 서포터(300) 사이 부분으로 흘러들 수 있다. 제2반도체 다이(400)가 제1반도체 다이(200)와 서포터(300)에 걸쳐지도록 배치되므로, 이격 공간(390)은 제2반도체 다이(400)에 중첩되어 노출되지 않을 수 있다. 따라서, 밀봉재는 패키지 기판(100)에서 제2반도체 다이(400)에 중첩되지 않은 부분으로부터 기판 표면 방향으로 흘러들어, 이격 공간(390)을 채우게 된다.
밀봉재는 제1간격(W1)이 위치하는 부분으로부터 제2간격(W2)이 위치하는 다른 부분으로 향하는 제1흐름 방향(flow direction: 도 2의 F1)을 따라 흘러들어, 이격 공간(390)을 채울 수 있다. 밀봉재는 제2간격(W2)이 위치하는 부분으로부터 제1간격(W1)이 위치하는 부분으로 향하는 제2흐름 방향(도 2의 F2)을 따라 흘러들어, 이격 공간(390)을 채울 수 있다.
제1간격(W1)은 제2간격(W2)에 비해 상대적으로 넓으므로, 제1간격(W1)이 위치하는 제1서브 측면 부분(311) 주위에서 밀봉재의 흐름은 실질적으로 정체되지 않고 원활하게 흘러들거나 흘러나갈 수 있다. 제1서브 측면 부분(311) 주위에서 밀봉층(500) 내에 보이드가 트랩되는 채움 불량은 실질적으로 방지되거나 감소되거나 또는 억제될 수 있다. 유동성 밀봉재는 제2측면(310)의 경사면의 기울기를 따라 흐를 수 있다. 밀봉재는 난류의 실질적인 발생없이 안정적인 흐름을 유지하면서 이격 공간(390) 내로 흘러들 수 있다. 이에 따라, 밀봉재는 실질적으로 보이드 발생없이 제1반도체 다이(200)와 서포터(300) 사이의 이격 공간(390)을 채울 수 있다.
제2간격(W2)은 상대적으로 좁은 이격 간격 부분에 위치하지만, 제2간격(W2)을 제공하는 제2서브 측면 부분(312)은 전체 제2측면(310)에 비해 짧은 길이로 제한될 수 있다. 제2서브 측면 부분(312)이 상대적으로 짧은 길이로 제한되므로, 제2서브 측면 부분(312) 부근의 이격 공간(390) 부분에서 밀봉재는 좁은 제2간격(W2)에도 불구하고 정체되지 않고 원활하게 흘러나갈 수 있다. 이와 같이, 제2서브 측면 부분(312)이 상대적으로 짧은 길이로 제한되므로, 제2서브 측면 부분(312) 부근에서의 밀봉재 유동 흐름이 정체하는 것은 실질적으로 방지되거나 감소되거나 또는 억제될 수 있다. 제2서브 측면 부분(312) 부근에서의 밀봉재가 원활하게 흘러들거나 흘러나갈 수 있으므로, 제2서브 측면 부분(312) 주위에서 보이드(void)가 밀봉층(500) 내에 트랩(trap)되는 채움 불량들이 실질적으로 방지되거나 감소되거나 또는 억제될 수 있다.
도 5는 도 1의 스택 패키지(10)의 패키지 기판(100)에 위치 마크들(positioning mark: 152, 153)을 배치한 평면 형상을 보여주는 개략적인 평면도이다.
도 5를 참조하면, 패키지 기판(100)에 제1위치 마크(152)들과 제2위치 마크(153)들이 배치될 수 있다. 제1위치 마크(152)들은 제1반도체 다이(200)를 패키지 기판(100)에 실장(mounting)할 때, 제1반도체 다이(200)가 배치될 위치를 지시하는 패턴들로 구비될 수 있다. 제1위치 마크(152)들은 제1반도체 다이(200)들의 모서리 부분(202) 주위에 배치될 수 있다. 제2위치 마크(153)들은 서포터(300)를 패키지 기판(100)에 실장할 때, 서포터(300)가 배치될 위치를 지시하는 패턴들로 구비될 수 있다. 제2위치 마크(153)들은 서포터(300)의 모서리 부분(303)들 주위에 각각 배치될 수 있다. 서포터(300)의 제2측면(310)과 제3측면(330)이 만나는 모서리 부분, 제3측면(330)과 제4측면(350)이 만나는 모서리 부분, 및 제2측면(310)과 제4측면(350)이 이어진 모서리 부분 주위에 제2위치 마크(153)들이 각각 배치될 수 있다. 위치 마크들(152, 153)은 십자 형상이나 꺽음쇠 형상의 패턴으로 구비될 수 있다.
도 6은 일 예에 따른 스택 패키지(11)를 보여주는 개략적인 평면도이다. 도 7은 도 6의 스택 패키지(11)를 "A" 방향에서 바라본 개략적인 측면도이다.
도 6 및 도 7을 참조하면, 일 예에 따른 스택 패키지(11)는, 패키지 기판(1100), 제1반도체 다이(1200), 서포터(1300), 및 제2반도체 다이(1400)를 포함하여 구성될 수 있다. 스택 패키지(11)는, 패키지 기판(1100) 상에 제1반도체 다이(1200), 서포터(1300), 및 제2반도체 다이(1400)를 밀봉하는 밀봉층(1500)을 더 포함할 수 있다. 제2반도체 다이(1400)는 제1반도체 다이(1200)와 서포터(1300)에 함께 걸쳐지면서 스택될 수 있다.
서포터(1300)는 제1반도체 다이(1200)의 제1측면(1201)과 마주보는 제2측면(1310)이 경사면을 포함하는 형상을 가질 수 있다. 서포터(1300)의 제2측면(1310)은 제1서브 측면 부분(1311)과 제2서브 측면 부분(1312)을 포함하여 구성될 수 있다. 서포터(1300)의 제1서브 측면 부분(1311)은 제1반도체 다이(1200)의 제1측면(1201)과 제1간격(W11)으로 이격되고, 제2서브 측면 부분(1312)은 제1간격(W11) 보다 좁은 제2간격(W12)으로 제1반도체 다이(1200)의 제1측면(1201)과 이격될 수 있다. 서포터(1300)는 제4측면(1350) 및 제3측면(1330)을 더 포함할 수 있다. 서포터(1300)의 제4측면(1350)은 제1반도체 다이(1200)의 제1측면(1201)과 실질적으로 나란한 측면일 수 있다. 서포터(1300)의 제3측면(1330)은 제4측면(1350)과 제2측면(1310)을 이어주는 측면일 수 있다. 서포터(1300)는 삼각형 플레이트 형상을 가질 수 있다.
제2반도체 다이(1400)는 제1본딩 패드(bonding pad: 1410)들을 포함할 수 있다. 제1본딩 패드(1410)들은 제2반도체 다이(1400)의 제1가장자리 부분(1400E)에 배치될 수 있다. 제2반도체 다이(1400)의 제1본딩 패드(1410)들은, 제2반도체 다이(1400)에 집적된 집적회로를 패키지 기판(1100)에 전기적으로 연결하는 접속 단자들일 수 있다. 제2반도체 다이(1400)의 제1가장자리 부분(1400E)은, 제2반도체 다이(1400) 아래에 배치된 서포터(1300)와 중첩될 수 있다. 제2반도체 다이(1400)는 제1본딩 패드(1410)들이 서포터(1300)와 중첩되도록 배치될 수 있다. 제2반도체 다이(1400)의 제1가장자리 부분(1400E)은, 서포터(1300)의 제3측면(1330)에 인근하는 제2반도체 다이(1400)의 영역을 포함할 수 있다. 제2반도체 다이(1400)의 제1가장자리 부분(1400E)은, 제2반도체 다이(1400) 아래에 배치된 제1반도체 다이(1200)와 중첩되도록 더 확장될 수 있다. 제1본딩 패드(1410)들은 제2반도체 다이(1400)의 제1가장자리 부분(1400E)에 열을 이루며 배치될 수 있다.
패키지 기판(1100)에는 제1본딩 패드(1410)들 각각에 대응되는 제1본딩 핑거(bonding finger: 1140)들이 배치될 수 있다. 제1본딩 와이어(bonding wire: 1840)들이 제1본딩 패드(1410)들과 제1본딩 핑거들(1140)을 전기적 및 물리적으로 각각 연결시킬 수 있다. 와이어 본딩 과정(wire bonding process)으로 제1본딩 와이어(1840)들이 제1본딩 패드(1410)들에 각각 본딩될 수 있다. 제1본딩 와이어(1840)의 일 단부가 제1본딩 패드(1410)에 본딩하기 위해서, 제1본딩 와이어(1840)의 일 단부를 제1본딩 패드(1410)에 눌러 압착(press)시키는 공정 단계가 수반될 수 있다. 이러한 압착 본딩 단계에서 제2반도체 다이(1400)의 제1본딩 패드(1410)가 위치하는 부분이 압력에 의해 눌려질 수 있다.
제2반도체 다이의 제1본딩 패드가 위치하는 부분이 서포터에 의해 지지되지 않는다면, 제2반도체 다이의 제1본딩 패드가 위치하는 부분은 누르는 압력에 의해 눌려 편향(deflected)될 수 있다. 이와 같이 제2반도체 다이의 제1본딩 패드가 위치하는 부분이 편향(deflection)되면서, 제1본딩 와이어가 제1본딩 패드에 실질적으로 연결되지 못하는 본딩 불량이 발생될 수 있다.
서포터(1300)의 제3가장자리 부분(1300E)이 제2반도체 다이(1400)의 제1가장자리 부분(1400E)와 중첩되고, 제1본딩 패드(1410)들은 서포터(1300)의 제3가장자리 부분(1300E)에 의해 지지될 수 있다. 제1본딩 와이어(1840)들을 형성하는 와이어 본딩 과정들을 수행할 때, 제1본딩 패드(1410)들은 서포터(1300)의 제3가장자리 부분(1300E)에 의해 지지될 수 있다. 이에 따라, 와이어 본딩 과정에서 제2반도체 다이의 일부가 벤딩되거나, 이에 따른 본딩 불량들이 발생되는 것을 실질적으로 방지하거나 감소시키거나 억제할 수 있다. 서포터(1300)의 제3가장자리 부분(1300E)은 제2반도체 다이(1400)의 제1가장자리 부분(1400E)과 중첩되는 영역일 수 있다. 서포터(1300)의 제3가장자리 부분(1300E)은 서포터(1300)의 제3측면(1330)에 인접한 영역일 수 있다.
제1반도체 다이(1200)는 제5가장자리 부분(1200E)에 배치된 제3본딩 패드(1210)들을 포함할 수 있다. 패키지 기판(1100)은 제3본딩 패드(1210)들에 대응되는 제3본딩 핑거(1120)들을 포함할 수 있다. 제3본딩 와이어(1820)들이 제3본딩 패드(1210)들을 제3본딩 핑거(1120)들에 전기적 및 물리적으로 각각 연결시킬 수 있다.
도 8은 일 예에 따른 스택 패키지(12)를 보여주는 개략적인 평면도이다. 도 9는 도 8의 스택 패키지(12)의 서포터(2300)의 제1서브 측면 부분(2311)을 지나는 절단선을 따르는 단면 형상을 개략적으로 보여준다.
도 8 및 도 9를 참조하면, 일 예에 따른 스택 패키지(12)는, 패키지 기판(2100), 제1반도체 다이(2200), 서포터(2300), 및 제2반도체 다이(2400)을 포함하여 구성될 수 있다. 스택 패키지(12)는, 패키지 기판(2100) 상에 제1반도체 다이(2200), 서포터(2300), 및 제2반도체 다이(2400)를 밀봉하는 밀봉층(2500)을 더 포함할 수 있다. 제2반도체 다이(2400)는 제1반도체 다이(2200)와 서포터(2300)에 함께 걸쳐지면서 스택될 수 있다.
서포터(2300)는 제1반도체 다이(2200)의 제1측면(2201)과 마주보는 제2측면(2310)이 경사면을 포함하는 형상을 가질 수 있다. 서포터(2300)의 제2측면(2310)은 제1서브 측면 부분(2311)과 제2서브 측면 부분(2312)을 포함할 수 있다. 서포터(2300)의 제1서브 측면 부분(2311)은, 제1반도체 다이(2200)의 제1측면(2201)과 제1간격(W21)으로 이격되고, 제2서브 측면 부분(2312)은 제1간격(W21) 보다 좁은 제2간격(W22)으로 제1반도체 다이(2200)의 제1측면(2201)과 이격될 수 있다. 서포터(2300)의 제4측면(2350)은 제1반도체 다이(2200)의 제1측면(2201)과 실질적으로 나란한 측면이고, 제3측면(2330)은 제4측면(2350)과 제2측면(2310)을 이어주는 측면일 수 있다. 서포터(2300)는 삼각형 플레이트 형상을 가질 수 있다.
제2반도체 다이(2400)는 제2반도체 다이(2400)의 제1가장자리 부분(2400E)에 배치된 제1본딩 패드(2410)들을 포함할 수 있다. 제2반도체 다이(2400)의 제1가장자리 부분(2400E)은, 서포터(2300)의 제3측면(2330)에 인근하는 제2반도체 다이(2400)의 영역을 포함할 수 있다. 제2반도체 다이(2400)의 제1가장자리 부분(2400E)이 서포터(2300)의 일부 부분에 중첩되면서, 제1본딩 패드(2410)들은 서포터(2300)에 의해 지지될 수 있다. 제1본딩 패드(2410)들은 서포터(2300)의 제3가장자리 부분(2300E)에 의해 지지될 수 있다.
패키지 기판(2200)에는 제1본딩 패드(2410)들에 각각 대응되는 제1본딩 핑거(2140)들이 배치될 수 있다. 제1본딩 와이어(2840)들이 제1본딩 패드(2410)들과 제1본딩 핑거(2140)들을 전기적 및 물리적으로 각각 연결시키도록 형성될 수 있다.
제2반도체 다이(2400)는 제2반도체 다이(2400)의 제2가장자리 부분(2400E-1)에 배치된 제2본딩 패드(2412)들을 더 포함할 수 있다. 제2반도체 다이(2400)의 제2가장자리 부분(2400E-1)이 서포터(2300)의 다른 일부 부분에 중첩되면서, 제2본딩 패드(2412)들은 서포터(2300)에 의해 지지될 수 있다. 제1본딩 패드(2412)들은 서포터(2300)의 제4가장자리 부분(2300E-1)에 의해 지지될 수 있다.
제2반도체 다이(2400)의 제2가장자리 부분(2400E-1)은, 서포터(2300)의 제4측면(2350)에 인근하는 제2반도체 다이(2400)의 영역을 포함할 수 있다. 제2반도체 다이(2400)의 제2가장자리 부분(2400E-1)은 제1가장자리 부분(2400E)와 직교하는 영역일 수 있다. 제2반도체 다이(2400)의 제2가장자리 부분(2400E-1)에 서포터(2300)의 다른 일부 부분인 제4가장자리 부분(2300E-1)이 중첩될 수 있다. 서포터(2300)의 제4가장자리 부분(2300E-1)은 제4측면(2350)에 인근한 서포터(2300) 영역을 포함할 수 있다.
패키지 기판(2200)에는 제2본딩 패드(2412)들에 각각 대응되는 제2본딩 핑거(2142)들이 배치될 수 있다. 제2본딩 와이어(2842)들이 제2본딩 패드(2412)들과 제2본딩 핑거(2142)들을 전기적 및 물리적으로 각각 연결시키도록 형성될 수 있다.
제1본딩 패드(2410)들이 서포터(2300)의 제3가장자리 부분(2300E)에 중첩되면서 지지되고, 제2본딩 패드(2412)들이 서포터(2300)의 제4가장자리 부분(2300E-1)에 중첩되면서 지지되므로, 제1 및 제2본딩 와이어들(2840, 2842)을 형성하는 와이어 본딩 과정에서 본딩 불량이 발생되는 것을 실질적으로 방지하거나 감소시키거나 억제할 수 있다.
제1반도체 다이(2200)는 제5가장자리 부분(2200E)에 배치된 제3본딩 패드(2210)들을 포함할 수 있다. 패키지 기판(2100)은 제3본딩 패드(2210)들에 대응되는 제3본딩 핑거(2120)들을 포함할 수 있다. 제3본딩 와이어(2820)들이 제3본딩 패드(2210)들을 제3본딩 핑거(2120)들에 전기적 및 물리적으로 각각 연결시킬 수 있다.
도 10은 일 예에 따른 스택 패키지(13)를 보여주는 개략적인 평면도이다. 도 11은 도 10의 스택 패키지(13)의 서포터(3300)의 배치 형상을 보여주는 개략적인 평면도이다. 도 12는 도 10의 서포터(3300)의 제1서포터 몸체 부분 (3321)을 지나는 절단선을 따르는 스택 패키지(13)의 일 단면 형상을 개략적으로 보여준다. 도 13은 도 10의 스택 패키지(13)를 "B" 방향에서 바라본 개략적인 측면 투시도이다.
도 10 및 도 11을 참조하면, 일 예에 따른 스택 패키지(13)는, 패키지 기판(3100), 제1반도체 다이(3200), 서포터(3300), 및 제2반도체 다이(3400)를 포함하여 구성될 수 있다. 도 12 및 도 13을 참조하면, 스택 패키지(13)는 패키지 기판(3100) 상에 제1반도체 다이(3200), 서포터(3300), 및 제2반도체 다이(3400)를 밀봉하는 밀봉층(3500)을 더 포함할 수 있다. 제2반도체 다이(3400)는 제1반도체 다이(3200)와 서포터(3300)에 걸쳐지면서 스택될 수 있다.
도 10 및 도 11을 참조하면, 서포터(3300)는 제1반도체 다이(3200)의 제1측면(3201)과 마주보는 제2측면(3310)이 계단 형상을 이루는 측면 형상을 가질 수 있다. 서포터(3300)의 제2측면(3310)은 제1서브 측면 부분(3311)과 제2서브 측면 부분(3312)을 가질 수 있다. 서포터(3300)의 제1서브 측면 부분(3311)은 제1반도체 다이(3200)의 제1측면(3201)과 상대적으로 넓은 제1간격(W31)으로 이격되고, 제2서브 측면 부분(3312)은 제1간격(W31) 보다 좁게 제1반도체 다이(3200)의 제1측면(3201)과 제2간격(W32)으로 이격될 수 있다.
서포터(3300)은 제1서포터 몸체 부분(3321)과 제2서포터 몸체 부분(3322)을 포함하여 구성될 수 있다. 제1서브 측면 부분(3311)이 제1서포터 몸체 부분(3321)의 일 측면으로 제1반도체 다이(3200)의 제1측면(3201)에 마주보도록 위치할 수 있다. 제2서브 측면 부분(3312)이 제2서포터 몸체 부분(3322)의 일 측면으로 제1반도체 다이(3200)의 제1측면(3201)에 마주보도록 위치할 수 있다. 제2서포터 몸체 부분(3322)이 제1서포터 몸체 부분(3321)로부터 제1반도체 다이(3200)쪽으로 돌출되어, 제1서브 측면 부분(3311)과 제2서브 측면 부분(3312)이 계당 형상의 측면 형상을 이루도록 할 수 있다. 제2서포터 몸체 부분(3322)과 제1서포터 몸체 부분(3321)은 서포터(3300)이 "L"자형 플레이트 형상을 이루도록 할 수 있다.
서포터(3300)는 제1반도체 다이(3200)의 제1측면(3201)과 실질적으로 나란한 제4측면(3350)을 포함하고, 제4측면(3350)과 제2측면(3310)을 이어주는 제3측면(3330)을 포함할 수 있다.
도 10 및 도 13을 참조하면, 제2반도체 다이(3400)는 제2반도체 다이(3400)의 제1가장자리 부분(3400E)에 배치된 제1본딩 패드(3410)들을 포함할 수 있다. 제2반도체 다이(3400)의 제1가장자리 부분(3400E)은, 서포터(3300)의 제3측면(3330)에 인근하는 제2반도체 다이(3400)의 영역을 포함할 수 있다. 제2반도체 다이(3400)의 제1가장자리 부분(3400E)이 서포터(3300)의 일부 부분인 제2서포터 몸체 부분(3322)에 중첩되면서, 제1본딩 패드(3410)들은 제2서포터 몸체 부분(3322)에 의해 지지될 수 있다.
패키지 기판(3200)에는 제1본딩 패드(3410)들에 각각 대응되는 제1본딩 핑거(3140)들이 배치될 수 있다. 제1본딩 와이어(3840)들이 제1본딩 패드(3410)들과 제1본딩 핑거(3140)들을 전기적 및 물리적으로 각각 연결시키도록 형성될 수 있다.
도 10 및 도 12를 참조하면, 제2반도체 다이(3400)는 제2반도체 다이(3400)의 제2가장자리 부분(3400E-1)에 배치된 제2본딩 패드(3412)들을 더 포함할 수 있다. 제2반도체 다이(3400)의 제2가장자리 부분(3400E-1)은 서포터(3300)의 제4측면(3350)에 인근하는 영역일 수 있다. 제2반도체 다이(3400)의 제2가장자리 부분(3400E-1)이 서포터(3300)의 다른 일부 부분인 제1서포터 몸체 부분(3321)에 중첩되면서, 제2본딩 패드(3412)들은 제1서포터 몸체 부분(3321)에 의해 지지될 수 있다.
패키지 기판(3200)에는 제2본딩 패드(3412)들에 각각 대응되는 제2본딩 핑거(3142)들이 배치될 수 있다. 제2본딩 와이어(3842)들이 제2본딩 패드(3412)들과 제2본딩 핑거(3142)들을 전기적 및 물리적으로 각각 연결시키도록 형성될 수 있다.
제1본딩 패드(3410)들이 제2서포터 몸체 부분(3322)에 중첩되면서 지지되고, 제2본딩 패드(3412)들이 제1서포터 몸체 부분(3321)에 중첩되면서 지지되므로, 제1 및 제2본딩 와이어들(3840, 3842)을 형성하는 와이어 본딩 과정에서 본딩 불량이 발생되는 것을 실질적으로 방지하거나 감소시키거나 억제할 수 있다.
제1반도체 다이(3200)는 제5가장자리 부분(3200E)에 배치된 제3본딩 패드(3210)들을 포함할 수 있다. 패키지 기판(3100)은 제3본딩 패드(3210)들에 대응되는 제3본딩 핑거(3120)들을 포함할 수 있다. 제3본딩 와이어(3820)들이 제3본딩 패드(3210)들을 제3본딩 핑거(3120)들에 전기적 및 물리적으로 각각 연결시킬 수 있다.
도 11, 도 12 및 도 13을 참조하면, 몰딩 과정에서 밀봉층(3500)을 형성하는 밀봉재는, 제1반도체 다이(3200)와 서포터(3300) 사이의 이격 공간(3390)을 채우도록 제1반도체 다이(3200)와 서포터(3300) 사이로 유입될 수 있다. 제1서포터 몸체 부분(3321)의 제1서브 측면 부분(3311)과 제1반도체 다이(3200)의 제1측면(3201)은, 상대적으로 넓은 제1간격(W31)으로 이격되고 있다. 이에 따라, 제1서포터 몸체 부분(3321)과 제1반도체 다이(3200) 사이에 보이드가 트랩되는 것은 실질적으로 방지되거나 억제되거나 감소될 수 있다. 제2서포터 몸체 부분(3322)의 제2서브 측면 부분(3312)과 제1반도체 다이(3200)의 제1측면(3201)은, 제1간격(W31) 보다 좁은 제2간격(W32)으로 이격되고 있다. 그렇지만, 제2서브 측면 부분(3312)은 제1서브 측면 부분(3311) 보다 상당히 짧은 길이를 가질 수 있다. 이에 따라, 제2서브 측면 부분(3312) 주위에서 밀봉재의 흐름이 정체되는 것은 실질적으로 방지되거나 감소되거나 또는 억제될 수 있다. 제2서브 측면 부분(3312) 주위에서 보이드가 밀봉층(3500) 내에 트랩되는 것을 실질적으로 방지하거나 감소시키거나 또는 억제할 수 있다.
도 14는 일 예에 따른 스택 패키지(14)를 보여주는 개략적인 평면도이다. 도 15는 도 14의 스택 패키지(14)의 서포터(4300)의 배치 형상을 보여주는 개략적인 평면도이다.
도 14 및 도 15를 참조하면, 일 예에 따른 스택 패키지(14)는, 패키지 기판(4100), 제1반도체 다이(4200), 서포터(4300), 및 제2반도체 다이(4400)를 포함하여 구성될 수 있다. 스택 패키지(14)는, 패키지 기판(4100) 상에 제1반도체 다이(4200), 서포터(4300), 및 제2반도체 다이(4400)를 밀봉하는 밀봉층(도시되지 않음)을 더 포함할 수 있다. 제2반도체 다이(4400)는 제1반도체 다이(4200)와 서포터(4300)에 함께 걸쳐지면서 스택될 수 있다.
서포터(4300)는 제1반도체 다이(4200)의 제1측면(4201)과 마주보는 제2측면(4310)을 포함하고, 제2측면(4310)은 제1서브 측면 부분(4311)과 제2서브 측면 부분(4312)을 포함하여 구성될 수 있다. 서포터(4300)의 제1서브 측면 부분(4311)은 제1반도체 다이(4200)의 제1측면(4201)과의 제1간격(W41)이 일정하게 점차 좁아지거나 일정하게 증가하도록 하는 경사면을 포함할 수 있다. 서포터(4300)의 제2서브 측면 부분(4312)은, 제1반도체 다이(4200)의 제1측면(4201)과의 제2간격(W42)이 제1간격(W41) 보다 더 좁은 측면일 수 있다. 서포터(4300)의 제2서브 측면 부분(4312)은 제1반도체 다이(4200)의 제1측면(4201)에 실질적으로 나란하게 이격된 측면일 수 있다.
서포터(4300)는 제1반도체 다이(4200)의 제1측면(4201)과 실질적으로 나란한 제4측면(4350)을 포함하고, 제4측면(4350)과 제2서브 측면 부분(4312)을 이어주는 제3측면(4330)을 포함할 수 있다. 서포터(4300)는 사다리꼴 플레이트 형상을 가질 수 있다.
제2반도체 다이(4400)는 제2반도체 다이(4400)의 제1가장자리 부분(4400E)에 배치된 제1본딩 패드(4410)들을 포함할 수 있다. 제2반도체 다이(4400)의 제1가장자리 부분(4400E)은, 서포터(4300)의 제3측면(4330)에 인근하는 제2반도체 다이(4400)의 영역을 포함할 수 있다. 제2반도체 다이(4400)의 제1가장자리 부분(4400E)이 서포터(4300)의 일부 부분에 중첩되면서, 제1본딩 패드(4410)들은 서포터(4300)에 의해 지지될 수 있다.
패키지 기판(4200)에는 제1본딩 패드(4410)들에 각각 대응되는 제1본딩 핑거(4140)들이 배치될 수 있다. 제1본딩 와이어(4840)들이 제1본딩 패드(4410)들과 제1본딩 핑거(4140)들을 전기적 및 물리적으로 각각 연결시키도록 형성될 수 있다.
제2반도체 다이(4400)는 제2반도체 다이(4400)의 제2가장자리 부분(4400E-1)에 배치된 제2본딩 패드(4412)들을 더 포함할 수 있다. 제2반도체 다이(4400)의 제2가장자리 부분(4400E-1)은 서포터(4300)의 제4측면(4350)에 인근하는 영역일 수 있다. 제2반도체 다이(4400)의 제2가장자리 부분(4400E-1)이 서포터(4300)의 다른 일부 부분에 중첩되면서, 제2본딩 패드(4412)들은 서포터(4300)에 의해 지지될 수 있다.
패키지 기판(4200)에는 제2본딩 패드(4412)들에 각각 대응되는 제2본딩 핑거(4142)들이 배치될 수 있다. 제2본딩 와이어(4842)들이 제2본딩 패드(4412)들과 제2본딩 핑거(4142)들을 전기적 및 물리적으로 각각 연결시키도록 형성될 수 있다.
제1본딩 패드(4410)들 및 제2본딩 패드(4412)들이 서포터(4300)의 일부 부분들에 중첩되면서 지지되므로, 제1 및 제2본딩 와이어들(4840, 4842)을 형성하는 와이어 본딩 과정에서 본딩 불량이 발생되는 것을 실질적으로 방지하거나 감소시키거나 억제할 수 있다.
제1반도체 다이(4200)는 제5가장자리 부분(4200E)에 배치된 제3본딩 패드(4210)들을 포함할 수 있다. 패키지 기판(4100)은 제3본딩 패드(4210)들에 대응되는 제3본딩 핑거(4120)들을 포함할 수 있다. 제3본딩 와이어(4820)들이 제3본딩 패드(4210)들을 제3본딩 핑거(4120)들에 전기적 및 물리적으로 각각 연결시킬 수 있다.
도 15를 참조하면, 몰딩 과정에서 밀봉층을 형성하는 밀봉재는 제1반도체 다이(4200)와 서포터(4300) 사이의 이격 공간(4390)을 채우도록, 제1반도체 다이(4200)와 서포터(4300) 사이로 유입될 수 있다. 서포터(4300)의 제1서브 측면 부분(4311)은 경사면이고, 상대적으로 넓은 제1간격(W41)으로 제1반도체 다이(4200)의 제1측면(4201)은 이격된다. 이에 따라, 제1서브 측면 부분(4311)과 제1반도체 다이(4200) 사이에 보이드가 트랩되는 것은 실질적으로 방지되거나 억제되거나 감소될 수 있다. 서포터(4300)의 제2서브 측면 부분(4312)과 제1반도체 다이(4200)의 제1측면(4201)은 제1간격(W41) 보다 좁은 제2간격(W42)으로 이격되고 있지만, 제2서브 측면 부분(4312)이 제1서브 측면 부분(4311) 보다 상당히 짧은 길이를 가지고 있다. 이에 따라, 제2서브 측면 부분(4312) 주위에서 밀봉재의 흐름이 정체되는 것은 실질적으로 방지되거나 감소되거나 또는 억제될 수 있다. 제2서브 측면 부분(4312) 주위에서 보이드가 밀봉층 내에 트랩되는 것을 실질적으로 방지하거나 감소시키거나 또는 억제할 수 있다.
이제까지 본 개시에 대하여 실시예들을 중심으로 살펴보았다. 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자는 본 개시가 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 개시의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 개시에 포함된 것으로 해석되어야 할 것이다.
100, 1100, 2100, 3100, 4100: 패키지 기판,
200, 1200, 2200, 3200, 4200: 제1반도체 다이,
300, 1300, 2300, 3300, 4300: 서포터,
400, 1400, 2400, 3400, 4400: 제2반도체 다이.

Claims (20)

  1. 패키지 기판 상에 배치된 제1반도체 다이;
    상기 패키지 기판 상에 배치되고 상기 제1반도체 다이의 제1측면를 마주보는 제2측면이 경사면을 포함한 서포터;
    상기 제1반도체 다이 및 상기 서포터에 걸쳐지면서 스택된 제2반도체 다이; 및
    상기 서포터와 상기 제1반도체 다이 사이 부분을 채우는 밀봉층을 포함한 스택 패키지.
  2. 제1항에 있어서,
    상기 제1반도체 다이의 제1측면과 상기 서포터의 제2측면 사이의 이격 간격은
    상기 경사면에 의해서 상기 제1반도체 다이의 제1측면을 따라 증가하거나 감소하는 스택 패키지.
  3. 제1항에 있어서,
    상기 제2측면은
    상기 제1측면에 제1간격으로 이격되는 제1서브 측면 부분; 및
    상기 제1간격 보다 좁은 제2간격으로 상기 제1측면에 이격되는 제2서브 측면 부분을 포함하는 스택 패키지.
  4. 제1항에 있어서,
    상기 서포터는
    삼각형 플레이트 형상을 가지는 스택 패키지.
  5. 제1항에 있어서,
    상기 서포터는 상기 제2측면에 이어지는 제3측면; 및
    상기 제3측면과 상기 제2측면을 이어주는 제4측면을 포함하고,
    상기 제4측면은 상기 제1반도체 다이의 상기 제1측면과 나란한 스택 패키지.
  6. 제5항에 있어서,
    상기 제2반도체 다이는
    상기 서포터의 상기 제3측면에 인근하는 상기 제2반도체 다이의 제1가장자리 부분에 배치되고, 제1본딩 와이어들이 본딩되는 제1본딩 패드들을 더 포함하고,
    상기 서포터는 상기 서포터의 일부 부분이 상기 제1본딩 패드들에 중첩되도록 배치된 스택 패키지.
  7. 제5항에 있어서,
    상기 제2반도체 다이는
    상기 서포터의 상기 제4측면에 인근하는 상기 제2반도체 다이의 제2가장자리 부분에 배치되고, 제2본딩 와이어들이 본딩되는 제2본딩 패드들을 더 포함하고,
    상기 서포터는 상기 서포터의 다른 일부 부분이 상기 제2본딩 패드들에 중첩되도록 배치된 스택 패키지.
  8. 제5항에 있어서,
    상기 패키지 기판은
    상기 서포터의 상기 제2측면과 상기 제3측면, 상기 제3측면과 상기 제4측면, 및 상기 제2측면과 상기 제4측면이 이어진 모서리 부분들 주위에 배치되어 상기 서포터의 배치 위치를 지시하는 위치 마크(positioning mark)들을 더 포함하는 스택 패키지.
  9. 제1항에 있어서,
    상기 제2반도체 다이는
    가장자리 부분에 배치되고, 본딩 와이어들이 본딩되는 본딩 패드들을 포함하고,
    상기 서포터는 상기 서포터의 일부 부분이 상기 본딩 패드들에 중첩되도록 배치된 스택 패키지.
  10. 제1항에 있어서,
    상기 서포터는
    반도체 물질을 포함한 스택 패키지.
  11. 제1항에 있어서,
    상기 제2반도체 다이는
    상기 제1반도체 다이와 다른 크기를 가지는 스택 패키지.
  12. 패키지 기판 상에 배치된 제1반도체 다이;
    상기 패키지 기판 상에 배치되고, 상기 제1반도체 다이의 제1측면과 마주보는 제2측면이 계단 형상을 이루는 제1서브 측면 부분 및 제2서브 측면 부분을 포함하고,
    상기 제2서브 측면 부분은 상기 제1서브 측면 부분이 상기 제1반도체 다이의 제1측면에 이격된 제1간격 보다 좁은 제2간격으로 상기 제1측면에 이격된 서포터;
    상기 제1반도체 다이 및 상기 서포터에 걸쳐지면서 스택된 제2반도체 다이; 및
    상기 서포터와 상기 제1반도체 다이 사이 부분을 채우는 밀봉층을 포함한 스택 패키지.
  13. 제12항에 있어서,
    상기 서포터는
    상기 제1서브 측면 부분이 위치한 제1서포터 몸체 부분, 및 상기 제1서포터 몸체 부분으로부터 상기 제1반도체 다이쪽으로 돌출된 제2서포터 몸체 부분을 포함한 "L" 자형 플레이트 형상을 가지는 스택 패키지.
  14. 제13항에 있어서,
    상기 제2측면에 반대되는 제4측면; 및
    상기 제2측면의 상기 제2서브 측면 부분과 상기 제4측면을 이어주는 제3측면을 포함하고,
    상기 제4측면은 상기 제1반도체 다이의 상기 제1측면과 나란한 스택 패키지.
  15. 제14항에 있어서,
    상기 제2반도체 다이는
    상기 서포터의 상기 제3측면에 인근하는 상기 제2반도체 다이의 제1가장자리 부분에 배치되고, 제1본딩 와이어들이 본딩되는 제1본딩 패드들을 더 포함하고,
    상기 서포터는 상기 제2서포터 몸체 부분이 상기 제1본딩 패드들에 중첩되도록 배치된 스택 패키지.
  16. 제14항에 있어서,
    상기 제2반도체 다이는
    상기 서포터의 상기 제4측면에 인근하는 상기 제2반도체 다이의 제2가장자리 부분에 배치되고, 제2본딩 와이어들이 본딩되는 제2본딩 패드들을 더 포함하고,
    상기 서포터는 상기 제1서포터 몸체 부분이 상기 제2본딩 패드들에 중첩되도록 배치된 스택 패키지.
  17. 제12항에 있어서,
    상기 제2반도체 다이는
    가장자리 부분에 배치되고, 본딩 와이어들이 본딩되는 본딩 패드들을 포함하고,
    상기 서포터는 상기 서포터의 일부 부분이 상기 본딩 패드들에 중첩되도록 배치된 스택 패키지.
  18. 패키지 기판 상에 배치된 제1반도체 다이;
    상기 패키지 기판 상에 배치되고, 상기 제1반도체 다이의 제1측면과 마주보는 제2측면이 제1서브 측면 부분 및 제2서브 측면 부분을 포함하고, 상기 제1서브 측면 부분은 상기 제1반도체 다이의 상기 제1측면과의 제1간격이 점차 좁아지는 경사면이고, 상기 제2서브 측면 부분은 상기 제1간격 보다 좁은 제2간격으로 상기 제1측면에 나란하게 이격된 서포터;
    상기 제1반도체 다이 및 상기 서포터에 걸쳐지면서 스택된 제2반도체 다이; 및
    상기 서포터와 상기 제1반도체 다이 사이 부분을 채우는 밀봉층을 포함한 스택 패키지.
  19. 제18항에 있어서,
    상기 서포터는
    사다리꼴 플레이트 형상을 가지는 스택 패키지.
  20. 제18항에 있어서,
    상기 제2반도체 다이는
    가장자리 부분에 배치되고, 본딩 와이어들이 본딩되는 본딩 패드들을 포함하고,
    상기 서포터는 상기 서포터의 일부 부분이 상기 본딩 패드들에 중첩되도록 배치된 스택 패키지.




KR1020200130909A 2020-10-12 2020-10-12 서포터를 포함한 스택 패키지 KR20220048129A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200130909A KR20220048129A (ko) 2020-10-12 2020-10-12 서포터를 포함한 스택 패키지
US17/203,354 US11600599B2 (en) 2020-10-12 2021-03-16 Stack packages including supporter
CN202110540988.0A CN114361152A (zh) 2020-10-12 2021-05-18 包括支撑体的层叠封装件
TW110119460A TW202215617A (zh) 2020-10-12 2021-05-28 包括支撐件的堆疊封裝件
US18/103,968 US20230170332A1 (en) 2020-10-12 2023-01-31 Stack packages including supporter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200130909A KR20220048129A (ko) 2020-10-12 2020-10-12 서포터를 포함한 스택 패키지

Publications (1)

Publication Number Publication Date
KR20220048129A true KR20220048129A (ko) 2022-04-19

Family

ID=81077881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200130909A KR20220048129A (ko) 2020-10-12 2020-10-12 서포터를 포함한 스택 패키지

Country Status (4)

Country Link
US (2) US11600599B2 (ko)
KR (1) KR20220048129A (ko)
CN (1) CN114361152A (ko)
TW (1) TW202215617A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827019B (zh) * 2022-04-25 2023-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406660B2 (en) * 2014-04-29 2016-08-02 Micron Technology, Inc. Stacked semiconductor die assemblies with die support members and associated systems and methods
KR20210020198A (ko) * 2019-08-13 2021-02-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
CN114361152A (zh) 2022-04-15
TW202215617A (zh) 2022-04-16
US20220115355A1 (en) 2022-04-14
US11600599B2 (en) 2023-03-07
US20230170332A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US7170183B1 (en) Wafer level stacked package
KR101413220B1 (ko) 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
KR20080099045A (ko) 반도체 패키지 및 그 형성방법
JP2004312008A (ja) 半導体マルチチップパッケージ及びその製造方法
US8699232B2 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
KR20170071675A (ko) 반도체 패키지
KR20080106155A (ko) 반도체 패키지 및 그 형성방법
KR20220048129A (ko) 서포터를 포함한 스택 패키지
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
KR20220008097A (ko) 반도체 패키지
KR100631403B1 (ko) 방열판을 장착한 반도체 패키지 및 그 제조 방법
KR20090027325A (ko) 반도체 패키지 및 이를 갖는 반도체 모듈
KR20110123505A (ko) 반도체 패키지
TWI604593B (zh) 半導體封裝件及其製法
TWI429351B (zh) 小基板記憶卡封裝構造
JP2007287820A5 (ko)
KR20060133800A (ko) 칩 스택 패키지
KR20110056768A (ko) 반도체 패키지
US20240153833A1 (en) Package structure and method of forming thereof
US8912046B2 (en) Integrated circuit packaging system with lead frame and method of manufacture thereof
KR20080084075A (ko) 적층 반도체 패키지
KR100216061B1 (ko) 반도체 패키지
KR20220131402A (ko) 반도체 패키지 장치