KR20080099045A - 반도체 패키지 및 그 형성방법 - Google Patents

반도체 패키지 및 그 형성방법 Download PDF

Info

Publication number
KR20080099045A
KR20080099045A KR1020070044643A KR20070044643A KR20080099045A KR 20080099045 A KR20080099045 A KR 20080099045A KR 1020070044643 A KR1020070044643 A KR 1020070044643A KR 20070044643 A KR20070044643 A KR 20070044643A KR 20080099045 A KR20080099045 A KR 20080099045A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
interposer
semiconductor
bump
Prior art date
Application number
KR1020070044643A
Other languages
English (en)
Other versions
KR100923562B1 (ko
Inventor
황태주
정태경
안은철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070044643A priority Critical patent/KR100923562B1/ko
Priority to US12/149,741 priority patent/US8022555B2/en
Publication of KR20080099045A publication Critical patent/KR20080099045A/ko
Application granted granted Critical
Publication of KR100923562B1 publication Critical patent/KR100923562B1/ko
Priority to US12/875,551 priority patent/US8421244B2/en
Priority to US13/137,260 priority patent/US8129221B2/en
Priority to US13/785,811 priority patent/US8736035B2/en
Priority to US14/263,385 priority patent/US9484292B2/en
Priority to US15/010,826 priority patent/US9685400B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 패키지 및 그 형성방법이 제공된다. 상기 반도체 패키지는 인쇄 회로 기판, 상기 인쇄 회로 기판 상에 실장된 제 1 반도체 칩 및 상기 제 1 반도체 칩 상에 실장된 칩 패키지를 포함하되, 상기 칩 패키지는 상기 제 1 반도체 칩과 직접 접한다.
Figure P1020070044643
반도체 패키지, 인터포저, 비메모리 소자, 메모리 소자

Description

반도체 패키지 및 그 형성방법{SEMICONDUCTOR PACKAGE AND METHOD OF FORMING THE SAME}
도 1a는 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 1b는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 2 내지 3d는 본 발명의 실시예에 따른 반도체 패키지의 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10: 인쇄 회로 기판 20: 제 1 반도체 칩
24: 제 1 범프 패드 100: 반도체 기판
105: 제 1 범프 110: 관통 전극
115: 제 2 범프
본 발명은 반도체 소자 및 그 형성방법에 관한 것으로, 더욱 상세하게는 반 도체 패키지 및 그 형성방법에 관한 것이다.
반도체 산업에서 집적 회로에 대한 패키징(packaging) 기술은 소형화에 대한 요구를 만족시키기 위해 지속적으로 발전하고 있다. 복수 개의 반도체 칩을 단일의 패키지 내에 실장하는 멀티칩 패키지가 연구되고 있다. 멀티칩 패키지 중에서, 각각 다른 기능을 갖는 복수의 반도체 칩을 단일의 패키지에 밀봉하여 시스템을 실현하는 시스템 인 패키지(System In Package:SIP)가 주목받고 있다.
시스템 인 패키지의 고속 동작을 위하여, 비메모리 소자와 메모리 소자가 직접 연결되는 것이 요구되고 있다. 그러나, 비메모리 소자와 메모리 소자가 다른 패드 위치를 가지거나, 소자의 설계가 변경되면 직접 연결은 불가능해진다. 따라서, 소자의 종류나 설계에 관계없이, 상호 연결이 가능한 반도체 패키지가 요구되고 있다.
본 발명의 목적은 고속 동작이 가능한 반도체 패키지 및 그 형성방법을 제공하는 것이다.
본 발명의 다른 목적은 설계 변경에 관계없이 비메모리 소자와 메모리 소자 패키지의 직접 연결이 가능한 반도체 패키지 및 그 형성방법을 제공하는 것이다.
상기 반도체 패키지는 인쇄 회로 기판, 상기 인쇄 회로 기판 상에 실장된 제 1 반도체 칩 및 상기 제 1 반도체 칩 상에 실장된 칩 패키지를 포함하되, 상기 칩 패키지는 상기 제 1 반도체 칩과 직접 접한다.
상기 칩 패키지는 인터포저 및 제 2 반도체 칩을 포함하되, 상기 인터포저는 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결할 수 있다.
상기 인터포저는 관통 전극을 가지는 반도체 기판을 포함할 수 있다.
상기 제 1 반도체 칩은 그 상부면에 배치된 제 1 범프 패드를 포함하며, 상기 인터포저는 그 하부면에 배치되며, 상기 관통 전극과 전기적으로 연결된 제 1 범프를 포함하되, 상기 제 1 범프는 상기 제 1 범프 패드와 접촉할 수 있다.
상기 제 2 반도체 칩은 상기 관통 전극에 접하는 제 2 범프을 가지는 플립 칩 및 상기 플립 칩 상에 실장되며, 본딩 패드를 가지는 제 3 반도체 칩을 포함할 수 있다.
상기 칩 패키지는 상기 본딩 패드 및 상기 관통 전극을 전기적으로 연결하는 본딩 와이어를 더 포함할 수 있다.
상기 칩 패키지는 상기 제 3 반도체 칩, 상기 플립 칩 및 상기 인터포저를 덮는 인캡슐레이션막을 포함하며, 상기 반도체 패키지는 상기 인캡슐레이션막, 상기 제 1 반도체 칩 및 상기 인쇄 회로 기판을 덮는 몰딩막을 더 포함할 수 있다.
상기 제 1 반도체 칩은 비메모리 소자를 포함하며, 상기 제 2 반도체 칩은 메모리 소자를 포함할 수 있다. 상기 인쇄 회로 기판은 그 하부면에 배치된 솔더 볼을 포함할 수 있다.
상기 반도체 패키지는 인쇄 회로 기판, 상기 인쇄 회로 기판 상에 실장된 제 1 반도체 칩, 상기 제 1 반도체 칩에 직접 접하는 인터포저, 상기 인터포저 상에 실장된 제 2 반도체 칩, 상기 인터포저 및 상기 제 2 반도체 칩을 덮는 인캡슐레이 션막 및 상기 인캡슐레이션막, 상기 제 1 반도체 칩 및 상기 인쇄 회로 기판을 덮는 몰딩막을 포함하되, 상기 인터포저는 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결한다.
상기 반도체 패키지의 형성방법은 칩 패키지를 준비하는 것, 인쇄 회로 기판 상에 제 1 반도체 칩을 실장하는 것 그리고 상기 제 1 반도체 칩에 직접 접하도록, 상기 제 1 반도체 칩 상에 칩 패키지를 실장하는 것을 포함할 수 있다.
상기 칩 패키지를 준비하는 것은 인터포저를 준비하는 것, 상기 인터포저 상에 플립 칩을 실장하는 것 그리고 상기 플립 칩 상에 제 2 반도체 칩을 실장하는 것을 포함할 수 있다.
상기 인터포저를 준비하는 것은 반도체 기판에 관통 전극을 형성하는 것, 상기 반도체 기판의 하부면에 상기 관통 전극과 연결되는 재배선 패턴을 형성하는 것 그리고 상기 재배선 패턴에 접촉하는 제 1 범프를 형성하는 것을 포함할 수 있다.
상기 제 1 반도체 칩은 그 상부면에 형성된 제 1 범프 패드를 포함하되, 상기 제 1 반도체 칩 상에 상기 칩 패키지를 실장하는 것은, 상기 제 1 범프를 상기 제 1 범프 패드에 접합시키는 것을 포함할 수 있다.
상기 칩 패키지는 메모리 소자를 포함하며, 상기 제 1 반도체 칩은 비메모리 소자를 포함할 수 있다.
상기 플립 칩은 그 하부면에 형성된 제 2 범프를 포함하되, 상기 인터포저 상에 상기 플립 칩을 실장하는 것은, 상기 제 2 범프를 상기 관통 전극에 접합시키는 것을 포함할 수 있다.
상기 제 2 반도체 칩은 본딩 패드를 포함하되, 상기 칩 패키지를 준비하는 것은, 상기 본딩 패드와 상기 관통 전극을 전기적으로 연결하는 와이어를 형성하는 것을 더 포함할 수 있다.
상기 칩 패키지는 상기 제 2 반도체 칩, 상기 플립 칩 및 상기 인터포저를 덮는 인캡슐레이션막을 포함하되, 상기 반도체 패키지의 형성방법은 상기 칩 패키지, 상기 제 1 반도체 칩 및 상기 인쇄 회로 기판을 덮는 몰딩막을 형성하는 것을 더 포함할 수 있다.
이하, 본 발명의 실시예에 따른 반도체 패키지 및 그 형성방법을 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 크기와 상대적 크기는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 부분, 물질 등을 기술하기 위하여 사용되었지만, 이러한 용어들에 의하여 다양한 부분, 물질 등이 한정되어서는 안 된다. 또한, 이러한 용어들은 단지 어느 소정 부분 을 다른 부분과 구별하기 위하여 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제 1 부분으로 언급된 것이 다른 실시예에서는 제 2 부분으로 언급될 수 있다.
도 1a을 참조하여, 본 발명의 일 실시예에 따른 반도체 패키지가 설명된다.
상기 반도체 패키지는 인쇄 회로 기판(10), 제 1 반도체 칩(20) 및 제 1 칩 패키지(P1)를 포함한다. 상기 인쇄 회로 기판(10)의 하부면에 하부 기판 패턴(14)이 배치된다. 상기 하부 기판 패턴(14)에 솔더 볼(16)이 부착된다. 상기 솔더 볼(16)은 상기 인쇄 회로 기판(10)을 외부 회로와 전기적으로 연결하는 역할을 한다. 상기 인쇄 회로 기판(10)의 상부면에 상부 기판 패턴(12)이 배치된다.
상기 인쇄 회로 기판(10) 상에 제 1 반도체 칩(20)이 배치된다. 상기 제 1 반도체 칩(20)과 상기 인쇄 회로 기판(10) 사이에 접착층이 개재될 수 있다. 상기 제 1 반도체 칩(20)은 비메모리 소자, 즉 로직 소자(logic device)일 수 있다. 상기 제 1 반도체 칩(20)은 그 상부면의 가장자리에 배치된 제 1 본딩 패드(22)를 포함할 수 있다. 상기 제 1 본딩 패드(22)는 제 1 와이어(26)에 의하여 상기 상부 기판 패턴(12)과 전기적으로 연결될 수 있다. 상기 제 1 반도체 칩(20)은 그 상부면에 배치된 제 1 범프 패드(24)를 포함한다. 상기 제 1 범프 패드(24)는 상기 제 1 반도체 칩(20) 상부면의 중앙에 배치될 수 있다.
상기 제 1 반도체 칩(20) 상에, 상기 제 1 반도체 칩(20)에 직접 연결된 제 1 칩 패키지(P1)가 배치된다. 상기 제 1 칩 패키지(P1)는 인터포저(I), 제 2 반도체 칩(120a) 및 인캡슐레이션막(encapsulation layer,140)을 포함할 수 있다. 상기 인터포저(I)는 상기 제 1 반도체 칩(20)과 상기 제 2 반도체 칩(120a)을 전기적으 로 연결하는 역할을 한다. 상기 인터포저(I)는 관통 전극(110)을 가지는 반도체 기판(100)을 포함할 수 있다. 상기 인터포저(I)는 상기 관통 전극(110)과 연결되는 재배선 패턴(103)을 포함할 수 있다. 상기 재배선 패턴(103)은 상기 반도체 기판(100)의 하부면에 형성된 절연막(미도시)에 배치될 수 있다. 상기 재배선 패턴(103)에 연결된 제 1 범프(105)가 배치된다. 상기 제 1 범프(105)는 상기 제 1 범프 패드(24)에 접합된다.
상기 인터포저(I) 상에 상기 제 2 반도체 칩(120a)이 배치된다. 상기 제 2 반도체 칩(120a)은 플립 칩(122a), 제 3 반도체 칩(124a) 및 제 4 반도체 칩(126a)을 포함할 수 있다. 상기 플립 칩(122a)은 제 2 범프(115)를 가질 수 있다. 상기 제 2 범프(115)는 상기 관통 전극(110)에 접합될 수 있다. 상기 플립 칩(122a), 제 3 반도체 칩(124a) 및 제 4 반도체 칩(126a)은 메모리 소자일 수 있다. 상기 플립 칩(122a)과 상기 제 3 반도체 칩(124a) 사이, 및 상기 제 3 반도체 칩(124a)과 상기 제 4 반도체 칩(126a) 사이에 접착층(미도시)이 개재될 수 있다.
상기 제 3 반도체 칩(124a) 및 제 4 반도체 칩(126a)은 각각 제 2 본딩 패드(131) 및 제 3 본딩 패드(133)를 가질 수 있다. 상기 제 2 본딩 패드(131) 및 제 3 본딩 패드(133)는 각각 제 2 와이어(132) 및 제 3 와이어(134)에 의하여 상기 관통 전극(110)에 전기적으로 연결될 수 있다. 상기 제 2 반도체 칩(120a) 및 인터포저(I)를 덮는 인캡슐레이션막(140)이 제공된다. 상기 인캡슐레이션막(140)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound:EMC)를 포함할 수 있다. 상기 인캡슐레이션막(140), 상기 제 1 반도체 칩(20) 및 상기 인쇄 회로 기판(10)을 덮는 몰딩 막(150)이 제공된다. 상기 몰딩막(150)은 상기 인캡슐레이션막(140)과 동일한 물질일 수 있다.
본 발명의 실시예에 따르면, 제 1 칩 패키지(P1)가 제 1 반도체 칩(20)에 직접 연결된다. 상기 제 2 반도체 칩(120a)과 제 1 반도체 칩(20)의 패드 또는 범프 위치가 변경되더라도, 상기 인터포저(I)에 의하여 서로 연결될 수 있다. 즉, 로직 소자와 메모리 소자의 설계 변경에도 불구하고, 고속 동작이 가능한 반도체 패키지가 구현될 수 있다.
도 1b를 참조하여, 본 발명의 다른 실시예에 따른 반도체 패키지가 설명된다. 이하에서는 위에서 설명된 부분은 간명함을 위하여 생략되며, 오히려 그 차이점이 설명된다.
반도체 패키지는 인쇄 회로 기판(10), 제 1 반도체 칩(20) 및 제 2 칩 패키지(P2)를 포함한다. 상기 인쇄 회로 기판(10)은 상부 기판 패턴(12), 하부 기판 패턴(14) 및 솔더 볼(16)을 포함할 수 있다. 상기 제 1 반도체 칩(20)은 그 상부면에 제 1 본딩 패드(22) 및 제 1 범프 패드(24)를 포함할 수 있다. 상기 제 1 본딩 패드(22)와 상기 상부 기판 패턴(12)을 전기적으로 연결하는 제 1 와이어(26)가 제공된다.
상기 제 1 반도체 칩(20) 상에, 상기 제 1 반도체 칩에 직접 접하는 제 2 칩 패키지(P2)가 배치된다. 상기 제 2 칩 패키지(P2)는 인터포저(I), 제 2 반도체 칩(120b) 및 인캡슐레이션막(140)을 포함할 수 있다. 상기 인터포저(I)는 관통 전극(110)을 가지는 반도체 기판(100), 재배선 패턴(103) 및 제 1 범프(105)를 포함 한다.
상기 제 2 반도체 칩(120b)은 제 5 반도체 칩(122b), 제 6 반도체 칩(124b), 제 7 반도체 칩(126b) 및 제 8 반도체 칩(128b)을 포함할 수 있다. 상기 제 5, 제 6, 제 7 반도체 칩(122b,124b,126b)은 관통 배선(125)에 의하여 서로 전기적으로 연결될 수 있다. 상기 관통 배선(125)은 제 2 범프(115)와 접촉할 수 있다. 상기 제 8 반도체 칩(128b)은 그 상부면에 제 4 본딩 패드(136)을 가질 수 있다. 상기 제 4 본딩 패드(136)는 제 4 와이어(135)에 의하여 상기 관통 전극(110)과 전기적으로 연결될 수 있다.
상기 제 1, 제 2 칩 패키지(P1,P2)는 다양한 형태로 구체화될 수 있으며, 더 많은 반도체 칩을 포함할 수 있다. 본 발명의 실시예에서 설명된 제 2 반도체 칩(120a,120b)의 형태가 본 발명의 기술적 사상을 제한하는 것으로 해석되어서는 안 될 것이다.
도 2 내지 3d을 참조하여, 본 발명의 실시예에 따른 반도체 패키지의 형성방법이 설명된다.
도 2를 참조하면, 인쇄 회로 기판(10) 상에 제 1 반도체 칩(20)이 실장된다. 상기 인쇄 회로 기판(10)은 상부면에 형성된 상부 기판 패턴(12) 및 하부면에 형성된 하부 기판 패턴(14)을 포함할 수 있다. 상기 하부 기판 패턴(14)에 외부 회로와 연결되는 솔더 볼(solder ball,16)이 형성될 수 있다. 상기 제 1 반도체 칩(20)은 그 상부면의 가장자리에 형성된 제 1 본딩 패드(22)를 포함할 수 있다. 상기 제 1 본딩 패드(22)와 상기 상부 기판 패턴(12)을 연결하는 제 1 와이어(26)가 형성될 수 있다. 상기 제 1 반도체 칩(20)의 상부면에 제 1 범프 패드(24)가 형성된다. 상기 제 1 범프 패드(24)는 상기 제 1 반도체 칩(20)의 상부면 중앙에 형성될 수 있다.
도 3a를 참조하면, 반도체 기판(100)에 관통 전극(through hole via,110)이 형성된다. 상기 관통 전극(110)을 형성하는 것은 레이저 드릴(laser drill)을 이용하여 상기 반도체 기판(100)에 비아 홀을 형성하는 것 그리고 비아 홀에 전도성 금속을 채우는 것을 포함할 수 있다. 상기 전도성 금속은 전해 도금 방법으로 채워질 수 있다.
도 3b를 참조하면, 상기 반도체 기판(100) 상에 다른 형태의 제 2 반도체 칩(120a,120b)이 각각 실장된다. 상기 일 형태의 제 2 반도체 칩(120a,120b)은 본 발명의 기술적 사상을 전달하기 위한 것이며, 다른 형태로 구체화될 수 있다. 상기 제 2 반도체 칩(120a)은 플립 칩(122a), 제 3 반도체 칩(124a) 및 제 4 반도체 칩(126a)을 포함할 수 있다. 상기 플립 칩(122a)은 제 2 범프(115)를 가지며, 상기 제 2 범프(115)는 상기 관통 전극(110)에 접합될 수 있다. 상기 제 3 반도체 칩(124a) 및 제 4 반도체 칩(126a)은 각각 제 2 본딩 패드(131) 및 제 3 본딩 패드(133)를 포함할 수 있다. 상기 제 2 본딩 패드(131)와 상기 관통 전극(110)을 연결하는 제 2 와이어(132)가 형성될 수 있다. 상기 제 3 본딩 패드(133)와 상기 관통 전극(110)을 연결하는 제 3 와이어(134)가 형성될 수 있다.
상기 다른 형태의 제 2 반도체 칩(120b)은 제 5 반도체 칩(122b), 제 6 반도체 칩(124b), 제 7 반도체 칩(126b) 및 제 8 반도체 칩(128b)을 포함할 수 있다. 상기 제 5, 제 6, 제 7 반도체 칩(122b,124b,126b)은 관통 배선(125)에 의하여 서로 전기적으로 연결될 수 있다. 상기 관통 배선(125)과 접촉하는 제 2 범프(115)가 상기 제 5 반도체 칩(122b)의 하부면에 형성된다. 상기 제 2 범프(115)는 상기 관통 전극(110)에 접합되도록 형성될 수 있다. 상기 제 8 반도체 칩(128b)은 제 4 본딩 패드(136)를 포함할 수 있다. 상기 제 4 본딩 패드(136)와 상기 관통 전극(110)을 전기적으로 연결하는 제 4 와이어(135)가 형성될 수 있다.
도 3c를 참조하면, 상기 제 2 반도체 칩(120a,120b) 및 상기 반도체 기판(100)의 상부면을 덮는 인캡슐레이션막(140)이 형성된다. 상기 인캡슐레이션막(140)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound:EMC)로 형성될 수 있다. 상기 반도체 기판(100)의 후면(backside)을 식각하여, 상기 반도체 기판(100)의 두께가 얇아질 수 있다. 상기 반도체 기판(100)의 후면을 식각하는 것은 기계적 연마 공정을 먼저 진행하고, 습식 식각 공정을 진행하는 것을 포함할 수 있다. 상기 기계적 연마 공정을 먼저 진행하는 것은 공정 시간을 절약하기 위함이다.
상기 반도체 기판(100)의 하부면에 상기 관통 전극(110)에 접촉하는 재배선 패턴(103)이 형성된다. 상기 재배선 패턴(103)에 접촉하는 제 1 범프(105)가 형성된다. 이에 의해, 인터포저(interposer,I)는 상기 반도체 기판(100), 관통 전극(110), 재배선 패턴(103) 및 제 1 범프(105)를 포함할 수 있다.
도 3d를 참조하면, 상기 반도체 기판(100)을 절단하여 다른 형태의 상기 제 2 반도체 칩(120a,120b)을 분리시킨다. 이에 의해, 제 1 칩 패키지(P1) 및 제 2 칩 패키지(P2)가 형성된다. 상기 반도체 기판(100)을 절단하기 전에, 웨이퍼 레벨 테 스트(wafer level test)를 진행하여 양품의 소자가 분별될 수 있다.
상기 제 1 반도체 칩(20) 상에 제 1 칩 패키지(P1) 또는 제 2 칩 패키지(P2)가 실장된다(도 1a 및 1b 참조). 상기 제 1 반도체 칩(20) 상에 제 1 칩 패키지(P1) 또는 제 2 칩 패키지(P2)를 실장하는 것은 상기 제 1 범프(105)를 상기 제 1 범프 패드(24)에 접합하는 것을 포함할 수 있다. 상기 제 1 칩 패키지(P1)(또는 제 2 칩 패키지(P2)), 제 1 반도체 칩(20) 및 인쇄 회로 기판(10)을 덮는 몰딩막이 형성된다. 상기 몰딩막은 에폭시 몰딩 컴파운드로 형성될 수 있다.
본 발명의 실시예에 따르면, 칩 패키지가 반도체 칩에 직접 실장된다. 로직 소자와 메모리 소자의 패드 또는 범프 위치가 변경되더라도, 인터포저에 의하여 서로 연결될 수 있다. 즉, 로직 소자와 메모리 소자의 설계 변경에도 불구하고, 인터포저에 의하여 고속 동작이 가능한 반도체 패키지가 구현될 수 있다.

Claims (18)

  1. 인쇄 회로 기판;
    상기 인쇄 회로 기판 상에 실장된 제 1 반도체 칩; 및
    상기 제 1 반도체 칩 상에 실장된 칩 패키지를 포함하되,
    상기 칩 패키지는 상기 제 1 반도체 칩과 직접 접하는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 칩 패키지는 인터포저 및, 상기 인터포저 상의 제 2 반도체 칩을 포함하되,
    상기 인터포저는 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결하는 반도체 패키지.
  3. 청구항 2에 있어서,
    상기 인터포저는 관통 전극을 가지는 반도체 기판을 포함하는 반도체 패키지.
  4. 청구항 3에 있어서,
    상기 제 1 반도체 칩은 그 상부면에 배치된 제 1 범프 패드를 포함하며,
    상기 인터포저는 그 하부면에 배치되며, 상기 관통 전극과 전기적으로 연결 된 제 1 범프를 포함하되,
    상기 제 1 범프는 상기 제 1 범프 패드와 접촉하는 반도체 패키지.
  5. 청구항 4에 있어서,
    상기 제 2 반도체 칩은:
    상기 관통 전극에 접하는 제 2 범프을 가지는 플립 칩; 및
    상기 플립 칩 상에 실장되며, 본딩 패드를 가지는 제 3 반도체 칩을 포함하는 반도체 패키지.
  6. 청구항 5에 있어서,
    상기 칩 패키지는 상기 본딩 패드 및 상기 관통 전극을 전기적으로 연결하는 본딩 와이어를 더 포함하는 반도체 패키지.
  7. 청구항 5에 있어서,
    상기 칩 패키지는 상기 제 3 반도체 칩, 상기 플립 칩 및 상기 인터포저를 덮는 인캡슐레이션막을 더 포함하며,
    상기 인캡슐레이션막, 상기 제 1 반도체 칩 및 상기 인쇄 회로 기판을 덮는 몰딩막을 더 포함하는 반도체 패키지.
  8. 청구항 2에 있어서,
    상기 제 1 반도체 칩은 비메모리 소자를 포함하며, 상기 제 2 반도체 칩은 메모리 소자를 포함하는 반도체 패키지.
  9. 청구항 1에 있어서,
    상기 인쇄 회로 기판은 그 하부면에 배치된 솔더 볼을 포함하는 반도체 패키지.
  10. 인쇄 회로 기판;
    상기 인쇄 회로 기판 상에 실장된 제 1 반도체 칩;
    상기 제 1 반도체 칩에 직접 접하는 인터포저;
    상기 인터포저 상에 실장된 제 2 반도체 칩;
    상기 인터포저 및 상기 제 2 반도체 칩을 덮는 인캡슐레이션막; 및
    상기 인캡슐레이션막, 상기 제 1 반도체 칩 및 상기 인쇄 회로 기판을 덮는 몰딩막을 포함하되,
    상기 인터포저는 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결하는 반도체 패키지.
  11. 칩 패키지를 준비하는 것;
    인쇄 회로 기판 상에 제 1 반도체 칩을 실장하는 것; 그리고
    상기 제 1 반도체 칩에 직접 접하도록, 상기 제 1 반도체 칩 상에 칩 패키지 를 실장하는 것을 포함하는 반도체 패키지의 형성방법.
  12. 청구항 11에 있어서,
    상기 칩 패키지를 준비하는 것은:
    인터포저를 준비하는 것;
    상기 인터포저 상에 플립 칩을 실장하는 것; 그리고
    상기 플립 칩 상에 제 2 반도체 칩을 실장하는 것을 포함하는 반도체 패키지의 형성방법.
  13. 청구항 12에 있어서,
    상기 인터포저를 준비하는 것은:
    반도체 기판에 관통 전극을 형성하는 것;
    상기 반도체 기판의 하부면에 상기 관통 전극과 연결되는 재배선 패턴을 형성하는 것; 그리고
    상기 재배선 패턴에 접촉하는 제 1 범프를 형성하는 것을 포함하는 반도체 패키지의 형성방법.
  14. 청구항 13에 있어서,
    상기 제 1 반도체 칩은 그 상부면에 형성된 제 1 범프 패드를 포함하되,
    상기 제 1 반도체 칩 상에 상기 칩 패키지를 실장하는 것은, 상기 제 1 범프 를 상기 제 1 범프 패드에 접합시키는 것을 포함하는 반도체 패키지의 형성방법.
  15. 청구항 13에 있어서,
    상기 제 2 반도체 칩은 본딩 패드를 포함하되,
    상기 칩 패키지를 준비하는 것은, 상기 본딩 패드와 상기 관통 전극을 전기적으로 연결하는 와이어를 형성하는 것을 더 포함하는 반도체 패키지의 형성방법.
  16. 청구항 12에 있어서,
    상기 플립 칩은 그 하부면에 형성된 제 2 범프를 포함하되,
    상기 인터포저 상에 상기 플립 칩을 실장하는 것은, 상기 제 2 범프를 상기 관통 전극에 접합시키는 것을 포함하는 반도체 패키지의 형성방법.
  17. 청구항 12에 있어서,
    상기 칩 패키지는 상기 제 2 반도체 칩, 상기 플립 칩 및 상기 인터포저를 덮는 인캡슐레이션막을 포함하되,
    상기 칩 패키지, 상기 제 1 반도체 칩 및 상기 인쇄 회로 기판을 덮는 몰딩막을 형성하는 것을 더 포함하는 반도체 패키지의 형성방법.
  18. 청구항 11에 있어서,
    상기 칩 패키지는 메모리 소자를 포함하며, 상기 제 1 반도체 칩은 비메모리 소자를 포함하는 반도체 패키지의 형성방법.
KR1020070044643A 2007-05-08 2007-05-08 반도체 패키지 및 그 형성방법 KR100923562B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070044643A KR100923562B1 (ko) 2007-05-08 2007-05-08 반도체 패키지 및 그 형성방법
US12/149,741 US8022555B2 (en) 2007-05-08 2008-05-07 Semiconductor package and method of forming the same
US12/875,551 US8421244B2 (en) 2007-05-08 2010-09-03 Semiconductor package and method of forming the same
US13/137,260 US8129221B2 (en) 2007-05-08 2011-08-02 Semiconductor package and method of forming the same
US13/785,811 US8736035B2 (en) 2007-05-08 2013-03-05 Semiconductor package and method of forming the same
US14/263,385 US9484292B2 (en) 2007-05-08 2014-04-28 Semiconductor package and method of forming the same
US15/010,826 US9685400B2 (en) 2007-05-08 2016-01-29 Semiconductor package and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044643A KR100923562B1 (ko) 2007-05-08 2007-05-08 반도체 패키지 및 그 형성방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117488A Division KR101227078B1 (ko) 2008-11-25 2008-11-25 반도체 패키지 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20080099045A true KR20080099045A (ko) 2008-11-12
KR100923562B1 KR100923562B1 (ko) 2009-10-27

Family

ID=39968780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044643A KR100923562B1 (ko) 2007-05-08 2007-05-08 반도체 패키지 및 그 형성방법

Country Status (2)

Country Link
US (2) US8022555B2 (ko)
KR (1) KR100923562B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534917B1 (ko) * 2013-03-08 2015-07-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3차원적인 패키지들 및 그 형성 방법들

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
EP2096115A1 (en) * 2008-02-26 2009-09-02 Nestec S.A. Oligosaccharide ingredient
US20100006987A1 (en) * 2008-07-09 2010-01-14 Rajen Murugan Integrated circuit package with emi shield
TWI573201B (zh) * 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
US8184440B2 (en) * 2009-05-01 2012-05-22 Abl Ip Holding Llc Electronic apparatus having an encapsulating layer within and outside of a molded frame overlying a connection arrangement on a circuit board
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US7867821B1 (en) * 2009-09-18 2011-01-11 Stats Chippac Ltd. Integrated circuit package system with through semiconductor vias and method of manufacture thereof
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
KR20120110451A (ko) 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
JP2013016577A (ja) * 2011-07-01 2013-01-24 Elpida Memory Inc 半導体装置の製造方法
CN102446883A (zh) * 2011-12-12 2012-05-09 清华大学 一种通用封装基板、封装结构和封装方法
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
KR101394203B1 (ko) * 2011-12-29 2014-05-14 주식회사 네패스 적층형 반도체 패키지 및 그 제조 방법
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US8928114B2 (en) 2012-01-17 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Through-assembly via modules and methods for forming the same
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
JP2013168577A (ja) * 2012-02-16 2013-08-29 Elpida Memory Inc 半導体装置の製造方法
US8558395B2 (en) 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8749072B2 (en) 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US8872321B2 (en) 2012-02-24 2014-10-28 Broadcom Corporation Semiconductor packages with integrated heat spreaders
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9395404B2 (en) * 2012-12-14 2016-07-19 Infineon Technologies Ag Method for testing semiconductor chips or semiconductor chip modules
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US10121768B2 (en) 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US9252030B1 (en) * 2014-08-04 2016-02-02 Stmicroelectronics Pte Ltd System-in-packages and methods for forming same
US9443785B2 (en) * 2014-12-19 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package
US9806066B2 (en) 2015-01-23 2017-10-31 Samsung Electronics Co., Ltd. Semiconductor package including exposed connecting stubs
US20200066640A1 (en) * 2015-12-26 2020-02-27 Intel Corporation Hybrid technology 3-d die stacking
US20200075501A1 (en) * 2016-03-31 2020-03-05 Intel Corporation Electromagnetic interference shielding for semiconductor packages using bond wires
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
KR102634946B1 (ko) * 2016-11-14 2024-02-07 삼성전자주식회사 반도체 칩
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
EP3818558A1 (en) 2018-07-02 2021-05-12 Qorvo US, Inc. Rf semiconductor device and manufacturing method thereof
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) * 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11424212B2 (en) * 2019-07-17 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11856800B2 (en) * 2019-09-20 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with system on chip devices
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
US11749629B2 (en) * 2020-12-10 2023-09-05 Advanced Micro Devices, Inc. High-speed die connections using a conductive insert
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63156348A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd 半導体装置
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
US6885106B1 (en) * 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
TWM266543U (en) * 2004-10-28 2005-06-01 Advanced Semiconductor Eng Multi-chip stack package
KR100843137B1 (ko) 2004-12-27 2008-07-02 삼성전자주식회사 반도체 소자 패키지
KR20060074146A (ko) * 2004-12-27 2006-07-03 삼성전자주식회사 반도체 패키지 모듈
KR100652397B1 (ko) 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
KR100721353B1 (ko) 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
US20070108583A1 (en) * 2005-08-08 2007-05-17 Stats Chippac Ltd. Integrated circuit package-on-package stacking system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534917B1 (ko) * 2013-03-08 2015-07-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3차원적인 패키지들 및 그 형성 방법들
US9425128B2 (en) 2013-03-08 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D package having plurality of substrates
US9741689B2 (en) 2013-03-08 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D package having plurality of substrates

Also Published As

Publication number Publication date
US20110294260A1 (en) 2011-12-01
US8022555B2 (en) 2011-09-20
KR100923562B1 (ko) 2009-10-27
US8129221B2 (en) 2012-03-06
US20080277800A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
KR100923562B1 (ko) 반도체 패키지 및 그 형성방법
US9685400B2 (en) Semiconductor package and method of forming the same
US10734367B2 (en) Semiconductor package and method of fabricating the same
JP4361820B2 (ja) ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法
US8873245B2 (en) Embedded chip-on-chip package and package-on-package comprising same
US20090014876A1 (en) Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
JP2007251145A (ja) 積層パッケージ
JP2007158331A (ja) 半導体デバイスのパッケージング方法
US11658148B2 (en) Semiconductor package and a method for manufacturing the same
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
CN102646663B (zh) 半导体封装件
KR20100088514A (ko) 반도체 패키지
US20080164620A1 (en) Multi-chip package and method of fabricating the same
US7023082B2 (en) Semiconductor package and manufacturing method thereof
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR20010073344A (ko) 멀티 칩 패키지
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR20110004111A (ko) 스택 패키지
KR100826982B1 (ko) 메모리 모듈
KR20010073452A (ko) 볼 그리드 어레이 패키지와 그에 이용되는 인쇄 회로 기판
KR20060075432A (ko) 스택 패키지
KR20060074714A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 11