KR20060075432A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20060075432A
KR20060075432A KR1020040114217A KR20040114217A KR20060075432A KR 20060075432 A KR20060075432 A KR 20060075432A KR 1020040114217 A KR1020040114217 A KR 1020040114217A KR 20040114217 A KR20040114217 A KR 20040114217A KR 20060075432 A KR20060075432 A KR 20060075432A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
circuit pattern
attached
electrically connected
Prior art date
Application number
KR1020040114217A
Other languages
English (en)
Inventor
문기일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114217A priority Critical patent/KR20060075432A/ko
Publication of KR20060075432A publication Critical patent/KR20060075432A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 솔더 볼의 레이아웃 배치를 용이하게 할 수 있는 스택 패키지를 개시한다. 개시된 본 발명은, 상하부면 각각에 회로 패턴이 구비되고, 상기 회로패턴을 포함한 상하부면 각각에 접착층이 형성된 제1기판; 상기 제1기판의 상부면에 부착되며, 상기 제1기판의 회로패턴과 범프를 매개로 하여 전기적으로 연결된 본딩패드를 구비한 제1반도체 칩; 상기 제1기판의 하부면에 부착되며, 상기 제1기판의 회로패턴과 범프를 매개로 하여 전기적으로 연결된 본딩패드를 구비한 제2반도체 칩; 상기 제2반도체 칩이 부착되며, 밑면에 배치되는 볼 랜드를 포함한 금속배선이 구비되고, 양측 가장자리에 배치된 금속배선 상의 솔더 범프를 매개로 하여 대응하는 제1기판의 회로패턴과 전기적으로 연결되는 제2기판; 상기 제1기판과 제1 및 제2반도체 칩을 포함한 제2기판의 상부면을 밀봉하는 봉지제; 및 상기 제2기판의 볼 랜드에 부착된 솔더 볼;을 포함한다.

Description

스택 패키지{STACK PACKAGE}
도 1은 종래 스택 패키지를 나타내는 단면도.
도 2는 본 발명의 실시예에 따른 스택 패키지를 설명하기 위한 단면도.
도 3은 본 발명의 다른 실시예에 따른 스택 패키지를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 제1기판 12a, 12b : 접착층
20 : 제1반도체 칩 21, 31 : 범프
30 : 제2반도체 칩 41 : 제2기판
42a, 42b : 솔더 범프 50 : 봉지제
70 : 솔더 볼
본 발명은 스택 패키지에 관한 것으로, 보다 상세하게는, 솔더 볼의 레이아웃 배치를 용이하게 할 수 있는 스택 패키지에 관한 것이다.
주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔 다. 칩 스케일 패키지(Chip Scale Package)는 이러한 예이다.
그러나, 상기한 칩 스케일 패키지는 크기 감소를 통해 살장 가능한 패키지의 수를 증대시킬 수 있지만, 전형적인 반도체 패키지와 마찬가지로, 하나의 반도체 칩이 탑재되기 때문에 그 용량 증대에는 한계가 있고, 그래서, 대용량 시스템의 구현에 어려움이 있다.
따라서, 패키지의 용량 증대 측면을 고려해서, 하나의 패키지의 2∼3개의 반도체 칩들을 탑재시키는 적층 패키지(Stack Package) 및 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근들어 활발하게 진행되고 있다.
여기서, 상기 멀티 칩 패키지는 서로 다른 기능을 갖는 두 개 이상의 반도체 칩들을 하나의 패키지로 제작한 형태로서, 통상, 여러개의 반도체 칩들을 기판 상에 단순 나열하여 패키징하는 방법, 또는, 두 개 이상의 반도체 칩들을 적층 구조로 쌓아 올려 패키징하는 방법으로 제작된다. 특히, 후자의 방법은 실장 면적을 감소시킬 수 있다는 부가적인 잇점을 갖는다.
도 1은 종래 스택 패키지를 나타내는 단면도이다.
도 1에 도시된 바와 같이, 상이한 기능을 행하는 반도체 칩들(1, 2), 예컨데, 플래쉬 메모리 칩(flash memory chip)과 에스램 칩(SRAM chip)이 접착제(5)를 매개로해서 회로패턴(3b)이 구비된 기판(3) 상에 차례로 부착되어 있고, 상기 칩들(1, 2)의 본드패드들(1a, 2a)과 기판(3)의 전극패드들(3a)은 금속 와이어(4)에 의해 전기적으로 연결되어 있다. 그리고, 상기 칩들(1, 2) 및 금속 와이어(4)를 포함한 기판(3)의 상부면은 봉지제(6), 예를들어, 에폭시 몰딩 컴파운드(Epoxy Molding Compound)로 봉지되어 있고, 기판(3)의 하부면에는 외부와의 전기적 접속 수단으로서 기능하는 솔더 볼(7)이 부착되어 있다.
그러나, 센터 패드(Center Pad)형 칩을 스택 구조로 패키징 하는 경우, 칩들의 본드패드들과 기판의 전극패드들을 연결하는 와이어 본딩을 길게 형성하거나, 또는 센터 패드형 반도체 칩을 페이스 다운 타입(Face Down Type)으로 부착해야 한다. 결과적으로, 와이어 본딩을 길게 형성함으로써 패키지의 높이가 높아지는 문제점이 있으며, 센터 패드형 반도체 칩을 페이스 다운 타입으로 부착하는 경우에는 솔더 볼을 레이아웃 하는데 제약이 있어 문제점이 발생하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 솔더 볼의 레이아웃 배치를 용이하게 할 수 있는 스택 패키지를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 상하부면 각각에 회로 패턴이 구비되고, 상기 회로패턴을 포함한 상하부면 각각에 접착층이 형성된 제1기판; 상기 제1기판의 상부면에 부착되며, 상기 제1기판의 회로패턴과 범프를 매개로 하여 전기적으로 연결된 본딩패드를 구비한 제1반도체 칩; 상기 제1기판의 하부면에 부착되며, 상기 제1기판의 회로패턴과 범프를 매개로 하여 전기적으로 연결된 본딩패드를 구비한 제2반도체 칩; 상기 제2반도체 칩이 부착되며, 밑면에 배치되는 볼 랜드를 포함한 금속배선이 구비되고, 양측 가장자리에 배치된 금속배선 상의 솔더 범 프를 매개로 하여 대응하는 제1기판의 회로패턴과 전기적으로 연결되는 제2기판; 상기 제1기판과 제1 및 제2반도체 칩을 포함한 제2기판의 상부면을 밀봉하는 봉지제; 및 상기 제2기판의 볼 랜드에 부착된 솔더 볼;을 포함한다.
여기에서, 상기 제1기판의 회로패턴과 제1반도체 칩의 본딩패드간 전기적 연결은 범프에 의해 이루어진다.
상기 제2반도체 칩 상에 접착재로 매개로 부착되고, 금속와이어에 의해 제1기판의 회로패턴과 전기적으로 연결된 제3반도체 칩을 더 포함한다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 스택 패키지를 설명하기 위한 단면도이다.
도 2에 도시된 바와 같이, 상하부면에 각각 회로 패턴을 구비한 제1기판(11)에 각각 접착층(12a, 12b)이 형성된다. 상기 제1기판(11)의 상부면에 제1반도체 칩(20)이 부착되며, 상기 제1반도체 칩(20)은 제1기판(11)의 회로패턴과 범프(21)를 매개로 하여 전기적으로 연결된다. 상기 제1기판(11)의 하부면에 제2반도체 칩(30)이 부착되며, 상기 제2반도체 칩(30)은 제1기판의 제1기판(11)의 회로패턴과 범프(21)를 매개로 하여 전기적으로 연결된다. 이때, 상기 제1반도체 칩(20) 및 제2반도체 칩(30)은 각각 본딩패드를 구비하고 있다.
상기 제2반도체 칩(30)과 제2기판(41)이 부착되며, 상기 제2기판(41)의 밑면에은 볼랜드(미도시)를 포함한 금속배선(미도시)이 구비된다. 또한, 상기 상기 제2 기판(41)은 양측 가장자리의 금속배선 상에 형성된 솔더 범프(42a, 42b)를 매개로 하여 대응되는 제1기판(11)의 회로패턴과 전기적으로 연결된다. 상기 제1기판(11)과 제1 및 제2반도체 칩(20, 30)을 포함한 제2기판(41)의 상부면은 봉지제(50)에 의해 밀봉된다. 상기 제2기판(41)의 볼 랜드(미도시)에는 솔더 볼(70)이 부착된다.
도 3은 본 발명의 다른 실시예에 따른 스택 패키지를 설명하기 위한 도면이다.
도 3에 도시된 바와 같이, 제1 및 제2반도체 칩(20, 30)이 적층된 상태에서 제1반도체 칩(20) 상부면에 액체 에폭시 또는 접착 테이프(62)를 통해 제3반도체 칩(60)이 부착된다. 상기 제2반도체 칩(30)의 하부면과 솔더 범프(42a, 42b)가 형성된 제2기판(41)의 상부면을 액체 에폭시를 이용하여 부착한 후에 리플로우(Reflow) 공정을 실시하여 전기적으로 연결된다. 상기 금 와이어(64)를 통해 제3반도체 칩(60)의 본딩패드(미도시)와 제1기판(11)의 회로패턴이 전기적으로 연결된다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서 설명한 바와 같이, 본 발명은 멀티 칩 패키지 제조시 반도체 칩과 기판을 범프로 연결함으로써 와이어 본딩 공정을 사용하지 않아도 되며, 이로 인해 패키지의 높이가 증가되는 것을 방지할 수 있다. 또한, 솔더 범프가 형성된 기판과 반도체 칩이 부착된 기판을 솔더 볼을 사용하여 연결함으로써 센터 패드형 반도체 칩을 페이스 다운 타입으로 부착할 수 있으며, 솔더 볼의 레이아웃 배치을 용이하게 할 수 있어 패키지 특성을 향상시킬 수 있다.

Claims (3)

  1. 상하부면 각각에 회로 패턴이 구비되고, 상기 회로패턴을 포함한 상하부면 각각에 접착층이 형성된 제1기판;
    상기 제1기판의 상부면에 부착되며, 상기 제1기판의 회로패턴과 범프를 매개로 하여 전기적으로 연결된 본딩패드를 구비한 제1반도체 칩;
    상기 제1기판의 하부면에 부착되며, 상기 제1기판의 회로패턴과 범프를 매개로 하여 전기적으로 연결된 본딩패드를 구비한 제2반도체 칩;
    상기 제2반도체 칩이 부착되며, 밑면에 배치되는 볼 랜드를 포함한 금속배선이 구비되고, 양측 가장자리에 배치된 금속배선 상의 솔더 범프를 매개로 하여 대응하는 제1기판의 회로패턴과 전기적으로 연결되는 제2기판;
    상기 제1기판과 제1 및 제2반도체 칩을 포함한 제2기판의 상부면을 밀봉하는 봉지제; 및
    상기 제2기판의 볼 랜드에 부착된 솔더 볼;을 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서, 상기 제1기판의 회로패턴과 제1반도체 칩의 본딩패드간 전기적 연결은 범프에 의해 이루어진 것을 특징으로 하는 스택 패키지.
  3. 제 1 항에 있어서, 상기 제2반도체 칩 상에 접착재로 매개로 부착되고, 금속 와이어에 의해 제1기판의 회로패턴과 전기적으로 연결된 제3반도체 칩을 더 포함하는 것을 특징으로 하는 스택 패키지.
KR1020040114217A 2004-12-28 2004-12-28 스택 패키지 KR20060075432A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114217A KR20060075432A (ko) 2004-12-28 2004-12-28 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114217A KR20060075432A (ko) 2004-12-28 2004-12-28 스택 패키지

Publications (1)

Publication Number Publication Date
KR20060075432A true KR20060075432A (ko) 2006-07-04

Family

ID=37167970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114217A KR20060075432A (ko) 2004-12-28 2004-12-28 스택 패키지

Country Status (1)

Country Link
KR (1) KR20060075432A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912427B1 (ko) * 2006-10-23 2009-08-14 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
KR100958358B1 (ko) * 2008-01-23 2010-05-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912427B1 (ko) * 2006-10-23 2009-08-14 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
US7638365B2 (en) 2006-10-23 2009-12-29 Samsung Electronics Co., Ltd. Stacked chip package and method for forming the same
KR100958358B1 (ko) * 2008-01-23 2010-05-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
US8120186B2 (en) Integrated circuit and method
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20060043556A1 (en) Stacked packaging methods and structures
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
CN102867800A (zh) 将功能芯片连接至封装件以形成层叠封装件
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US7652361B1 (en) Land patterns for a semiconductor stacking structure and method therefor
US20040188818A1 (en) Multi-chips module package
JP4538830B2 (ja) 半導体装置
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
JP2001156251A (ja) 半導体装置
US20080185695A1 (en) Package-on-package device and method for manufacturing the same by using a leadframe
US20080164620A1 (en) Multi-chip package and method of fabricating the same
KR20080020393A (ko) 멀티 칩 패키지
KR20220072169A (ko) 반도체 패키지 및 그 제조 방법
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US8519522B2 (en) Semiconductor package
KR20060075432A (ko) 스택 패키지
KR100631997B1 (ko) 스택 칩 패키지
KR20060133800A (ko) 칩 스택 패키지
KR100701685B1 (ko) 멀티 칩 패키지
KR101078717B1 (ko) 칩 스택 패키지
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination