KR100958358B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100958358B1
KR100958358B1 KR1020080006878A KR20080006878A KR100958358B1 KR 100958358 B1 KR100958358 B1 KR 100958358B1 KR 1020080006878 A KR1020080006878 A KR 1020080006878A KR 20080006878 A KR20080006878 A KR 20080006878A KR 100958358 B1 KR100958358 B1 KR 100958358B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor package
transparent
semiconductor
Prior art date
Application number
KR1020080006878A
Other languages
English (en)
Other versions
KR20090081037A (ko
Inventor
성경술
김윤주
송재규
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080006878A priority Critical patent/KR100958358B1/ko
Publication of KR20090081037A publication Critical patent/KR20090081037A/ko
Application granted granted Critical
Publication of KR100958358B1 publication Critical patent/KR100958358B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 LED 디바이스, 전하 결합 소자와 같이 소정의 주파수를 갖는 빛이 반도체 칩에 송수신되어 구동하는 반도체 패키지로서, 보다 간단한 구조 및 단순한 제조 공정으로 제조될 수 있도록 한 투명창을 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.
이를 위해, 본 발명은 투명 글래스와; 상기 투명 글래스의 저면에 부착되는 FOW 특성을 갖는 투명필름과; 기판의 반도체 칩 부착 영역에 부착된 반도체 칩과; 상기 반도체 칩의 본딩패드와 상기 기판의 와이어 본딩영역간을 전기적으로 연결하는 와이어와; 입출력수단으로서 상기 기판의 저면에 형성된 볼랜드에 융착된 솔더볼; 을 포함하여 구성하되, 상기 FOW 특성을 갖는 투명필름을 상기 반도체 칩과 와이어를 포함하는 기판의 전체 상면에 걸쳐 밀착시켜 부착시킨 것을 특징으로 하는 반도체 패키지 및 그 제조 방법을 제공한다.
반도체 패키지, 투명창, FOW, 투명 글래스, 투명필름

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 LED 디바이스, 전하 결합 소자(CCD: Charge Coupled Devices)와 같이 소정의 주파수를 갖는 빛이 반도체 칩에 송수신되어 구동하는 반도체 패키지로서, 보다 간단한 구조 및 단순한 제조 공정으로 제조될 수 있도록 한 투명창을 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근, 전자제품의 고집적화, 고속화, 다기능화 등에 수반하여 다양한 구조의 반도체 패키지가 제조되고 있으며, 일례로 LED 디바이스, 전하결합소자(CCD) 또는 서류 스캐너에 사용되는 것과 같은 광학감지장치, 지문인식장치 등과 같은 광학 패키지가 제조되고 있으며, 이 광학 패키지의 구동은 패키지내의 칩 표면에 소정의 주파수를 갖는 빛을 선택적 또는 연속적으로 전송하여 이루어진다.
이에, 상기 광학 패키지는 그 상면에 빛을 수신할 수 있는 투명창이 구비되 어 있다.
따라서, 광학 패키지의 투명창을 통해 소정의 주파수를 갖는 빛이 투과하여, 그 내부의 반도체 칩 상부 표면에 조사되어 광수신 신호에 대한 칩 구동이 이루어진다.
이러한 투명창(Transparent Window)을 구비한 반도체 패키지에 대한 일례로서, 전하결합소자(CCD)의 구조 및 그 제조방법을 간략히 살펴보면, 세라믹 밑판상에 접착수단을 도포하여 리드프레임을 부착시키는 단계와, 세라믹 밑판의 중앙 요홈부에 칩 접착수단을 도포하여 반도체 칩을 부착하는 단계와, 통전 가능한 와이어로 반도체 칩의 본딩패드와 리드 프레임의 리드간을 연결하는 와이어 본딩 단계와, 반도체 칩의 위쪽에 투명창을 투명창 접착제로 밀봉하는 단계로 이루어진다.
또한, LED 디바이스의 경우, LED 칩 위에 돔 구조물을 배치하거나, LED 칩 주변에 반사경(reflector) 컵 형태의 지지 구조물을 배치한 후, 이들 지지 구조물을 공기보다 높은 굴절률을 가지는 밀봉제를 밀봉하는 공정을 통하여 제조되고 있다.
그러나, 기존의 LED 디바이스 또는 전하결합소자와 같은 광학 패키지의 경우, 별도의 밀봉 내지 몰딩 공정이 실시됨에 따른 제조 공정수가 많이 들고, 또한그 제조 공정이 정밀도를 요하는 공정임에 따라 대량생산에 어려움이 있는 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 투명 글래스의 저면에 FOW(Film Over Wire) 특성을 갖는 투명 필름을 미리 접착한 후, 반도체 칩 부착 공정 및 와이어 본딩 공정이 완료된 기판상에 접착하여 투명창을 갖는 반도체 패키지를 제조할 수 있도록 함으로써, 별도의 밀봉 내지 몰딩 공정없이 공정 단순화를 실현함과 함께 간단한 구조의 투명창을 갖는 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 투명 글래스와; 상기 투명 글래스의 저면에 부착되는 FOW 특성을 갖는 투명필름과; 기판의 반도체 칩 부착 영역에 부착된 반도체 칩과; 상기 반도체 칩의 본딩패드와 상기 기판의 와이어 본딩영역간을 전기적으로 연결하는 와이어와; 입출력수단으로서 상기 기판의 저면에 형성된 볼랜드에 융착된 솔더볼; 을 포함하여 구성하되, 상기 FOW 특성을 갖는 투명필름을 상기 반도체 칩과 와이어를 포함하는 기판의 전체 상면에 걸쳐 밀착시켜 부착시킨 것을 특징으로 하는 반도체 패키지를 제공한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 투명 글래스의 저면에 FOW 특성을 갖는 투명필름을 부착시키는 단계와; 스트립 단위의 반도체 패키지 영역 또는 매트릭스 단위의 반도체 패키지 영역을 갖는 기판의 반도체 칩 부착 영역에 반도체 칩을 부착하고, 이 반도체 칩의 본딩패드와 상기 기판의 와이어 본딩영역간을 와이어로 연결하는 와이어 본딩 단계와; 상기 반도체 칩과 와이어를 포함하는 기판상에 상기 투명 글래스와 부착되어 있는 투명필름의 저면을 밀착시켜 부착시키는 단계와; 상기 기판을 개개의 반도체 패키지로 소잉하는 단계와; 소잉된 개개의 반도체 패키지 저면에 노출되어 있는 볼랜드에 입출력단자인 솔더볼을 융착시키는 단계; 로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
투명 글래스와 FOW(Film Over Wire) 특성을 갖는 투명 필름을 미리 접착한 후, 이를 반도체 칩 부착 공정 및 와이어 본딩 공정이 완료된 기판상에 접착하여 투명창을 갖는 반도체 패키지를 기존의 경우에 비하여 보다 간단하게 제조할 수 있다.
또한, 본 발명에 따른 투명창을 갖는 반도체 패키지는 별도의 밀봉 내지 몰딩 공정이 배제되어 공정 단순화를 실현함과 함께 제조원가 절감을 실현할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 LED 디바이스 또는 전하결합소자와 같은 광학 패키지로 유용될 수 있는 반도체 패키지를 제공하고자 한 것이며, 특히 별도의 밀봉 내지 몰딩 공정을 실시하지 않고도 간단한 구조의 투명창을 갖는 반도체 패키지를 제공하는 점에 주안점이 있다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 설명하는 단면도이고, 도 2는 소잉 공정후 유니트 단위의 반도체 패키지를 나타내는 단면도이다.
먼저, 투명 글래스(10) 및 FOW 특성을 갖는 투명필름(20)을 구비하는 바, 이 투명 글래스(10)와 투명필름(20)의 크기는 사용되어질 기판의 크기와 동일한 것으로 구비한다.
즉, 상기 기판(30: 예를 들어, 인쇄회로기판 또는 회로필름)이 스트립 단위의 반도체 패키지 영역을 갖는 것(복수의 반도체 패키지 영역이 일렬로 배열된 것), 또는 매트릭스 단위의 반도체 패키지 영역을 갖는 것(반도체 패키지 영역이 4×4 등으로 배열된 것)인 경우, 상기 투명 글래스(10) 및 투명필름(20)의 크기도 그에 맞는 크기로 구비한다.
다음으로, 상기 투명 글래스(10)와, FOW 특성을 갖는 투명필름(20)을 서로 부착시키는 바, 투명 글래스(10)의 저면에 투명필름(20)을 부착시킨다.
이때, 상기 투명필름(20)의 FOW(Film Over Wire) 특성이란, 후술하는 바와 같이 기판(30)상의 반도체 칩(40) 및 와이어(50)에 간섭 영향을 주지 않는 점도를 갖는 특성으로서, 마치 젤과 같은 특성을 의미한다.
이에, 상기 투명필름(20)은 경화전에는 마치 젤(gel)과 같은 특성을 갖기 때문에 자체 접착력에 의하여 투명 글래스(10)의 저면에 용이하게 부착되어진다.
상기 투명필름(20)은 아래와 같은 제품을 사용할 수 있으며, 그 밖에 접착력을 갖는 투명 재질로서 합성 폴리머계 수지(폴리테트라플루오로에틸렌)와 같은 투명 재료의 사용도 가능하다.
- 제품명: ADWILL LE4767
- 회사명: 일본 린텍 코포레이션(LINTEC Corporation)
- 조성
폴리올레핀 수지(Polyolefin resin) 25~35%,
소프트 PVC 수지(Soft PVC resin) 5~15%,
아크릴 수지(Acrylic resin) 1~10%, 실리카(Silica) 10~20%,
폴리에틸렌 테레프탈레이트(Polyethylene terephthalate) 15~25%,
실리콘 수지(Silicone resin) 0.1%.
위와 같은 투명 글래스(10) 및 투명필름(20)의 구비 단계와 별도로, 기판(30: 예를 들어, 인쇄회로기판 또는 회로필름)상의 반도체 칩 부착영역에 반도체 칩(40)이 부착되고, 이 반도체 칩(40)의 본딩패드와 기판(30)의 와이어 본딩용 전도성패턴이 전기적으로 와이어(50)로 연결되는 공정이 진행된다.
잘 알려진 바와 같이, 인쇄회로기판(30)은 열경화성 수지층(32)과, 이 열경 화성 수지층(32)을 중심으로 그 상하면에 식각 등의 공정으로 형성되는 구리박막의 전도성 회로패턴(34) 및 볼랜드(36)와, 상기 전도성 회로패턴(34)과 볼랜드(36)간을 통전시키기 위하여 상기 열경화성 수지층(32)에 관통 형성되는 비아홀(38)과, 와이어 본딩용 전도성 회로패턴(34)과 솔더볼 부착을 위한 볼랜드(36) 영역 등을 제외한 열경화성 수지층 표면에 코팅되는 절연성의 솔더레지스트(37)로 구성된다.
이러한 구성을 갖는 인쇄회로기판(20)상의 반도체 칩 부착영역에 반도체 칩(40)이 부착되고, 이 반도체 칩(40)의 본딩패드와 기판(30)의 와이어 본딩용 전도성 회로패턴(34)간이 와이어(50)로 연결된다.
다음으로, 상기 투명 글래스(10)와 FOW 특성을 갖는 투명필름(20)을 상기 기판(30)의 상면에 부착시키는 바, 상기 반도체 칩(40)과 와이어(50)를 포함하는 스트립 또는 매트릭스 단위의 기판(30)상에 상기 투명 글래스(10)와 부착되어 있는 투명필름(20)의 저면을 밀착시켜 부착시키게 된다.
물론, 상기와 같이 투명필름(20)은 FOW 특성 즉, 젤과 같은 특성을 갖기 때문에 반도체 칩(40)와 와이어(50)에 간섭 내지 충격 영향을 주지 않으며, 자체 접착력에 의하여 기판상에 용이하게 부착될 수 있다.
이어서, 상기 투명필름(20)은 오븐에 넣어 소정의 온도로 열처리하는 경화단계를 통하여 단단한 상태로 경화된다.
연이어, 상기 투명필름(20)이 경화된 후, 개개의 패키지로 소잉하는 공정이 진행되는 바, 상기 기판(30)의 반도체 패키지 영역을 따라 소잉수단(미도시됨)이 지나가게 되어, 결국 개개의 반도체 패키지(100)로 분리되어진다.
마지막으로, 소잉된 개개의 반도체 패키지(100) 저면에 노출되어 있는 볼랜드(36)에 입출력단자인 솔더볼(60)을 융착시킴으로써, 본 발명에 따른 투명창을 갖는 반도체 패키지(100)로 제조 완료된다.
도 1은 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 설명하는 단면도,
도 2는 본 발명에 따른 유니트 단위의 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 투명 글래스 12 : 투명필름
30 : 기판 32 : 열경화성 수지층
34 : 전도성 회로패턴 36 : 볼랜드
37 : 솔더레지스트 38 : 비아홀
40 : 반도체 칩 50 : 와이어
60 : 솔더볼

Claims (2)

  1. 투명 글래스와;
    상기 투명 글래스의 저면에 부착되는 FOW 특성을 갖는 투명필름과;
    기판의 반도체 칩 부착 영역에 부착된 반도체 칩과;
    상기 반도체 칩의 본딩패드와 상기 기판의 와이어 본딩영역간을 전기적으로 연결하는 와이어와;
    입출력수단으로서 상기 기판의 저면에 형성된 볼랜드에 융착된 솔더볼;
    을 포함하여 구성하되,
    상기 FOW 특성을 갖는 투명필름을 상기 반도체 칩과 와이어를 포함하는 기판의 전체 상면에 걸쳐 밀착시켜 부착시킨 것을 특징으로 하는 반도체 패키지.
  2. 투명 글래스의 저면에 FOW 특성을 갖는 투명필름을 부착시키는 단계와;
    스트립 단위의 반도체 패키지 영역 또는 매트릭스 단위의 반도체 패키지 영역을 갖는 기판의 반도체 칩 부착 영역에 반도체 칩을 부착하고, 이 반도체 칩의 본딩패드와 상기 기판의 와이어 본딩영역간을 와이어로 연결하는 와이어 본딩 단계와;
    상기 반도체 칩과 와이어를 포함하는 기판상에 상기 투명 글래스와 부착되어 있는 투명필름의 저면을 밀착시켜 부착시키는 단계와;
    상기 기판을 개개의 반도체 패키지로 소잉하는 단계와;
    소잉된 개개의 반도체 패키지 저면에 노출되어 있는 볼랜드에 입출력단자인 솔더볼을 융착시키는 단계;
    로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020080006878A 2008-01-23 2008-01-23 반도체 패키지 및 그 제조 방법 KR100958358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080006878A KR100958358B1 (ko) 2008-01-23 2008-01-23 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006878A KR100958358B1 (ko) 2008-01-23 2008-01-23 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090081037A KR20090081037A (ko) 2009-07-28
KR100958358B1 true KR100958358B1 (ko) 2010-05-17

Family

ID=41292066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006878A KR100958358B1 (ko) 2008-01-23 2008-01-23 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100958358B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002725B2 (en) 2015-06-04 2024-06-04 Amkor Technology Singapore Holding Pte. Ltd. Sensor package and manufacturing method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102116962B1 (ko) * 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지
KR20160143071A (ko) 2015-06-04 2016-12-14 앰코 테크놀로지 코리아 주식회사 지문센서 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075432A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 스택 패키지
KR20080092001A (ko) * 2007-04-10 2008-10-15 (주)아스트로 조명용 발광 다이오드 모듈

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075432A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 스택 패키지
KR20080092001A (ko) * 2007-04-10 2008-10-15 (주)아스트로 조명용 발광 다이오드 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002725B2 (en) 2015-06-04 2024-06-04 Amkor Technology Singapore Holding Pte. Ltd. Sensor package and manufacturing method thereof

Also Published As

Publication number Publication date
KR20090081037A (ko) 2009-07-28

Similar Documents

Publication Publication Date Title
US7423335B2 (en) Sensor module package structure and method of the same
US7791184B2 (en) Image sensor packages and frame structure thereof
CN101241921B (zh) 光学器件及其制造方法、以及摄像模块和内窥镜模块
KR101283182B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
CN109962082A (zh) 电子封装单元与其制造方法及电子装置
US9305908B2 (en) Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
US20090152665A1 (en) Fabricating methods of photoelectric devices and package structures thereof
CN108962914B (zh) 电子装置与其制造方法
US8410463B2 (en) Optocoupler devices
CN105304805A (zh) 发光器件封装
JP2009088510A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
US20080017876A1 (en) Si-substrate and structure of opto-electronic package having the same
TWI646873B (zh) 電子裝置與其製造方法
US9041046B2 (en) Method and apparatus for a light source
KR200299491Y1 (ko) 표면실장형 발광다이오드
KR100646569B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR100958358B1 (ko) 반도체 패키지 및 그 제조 방법
KR100650263B1 (ko) 발광 소자 패키지 및 그의 제조 방법
US20090179290A1 (en) Encapsulated imager packaging
KR100901446B1 (ko) 광접속 모듈의 패키지 구조 및 그 제조 방법
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
CN103915461B (zh) Cmos图像传感器封装方法
KR100864004B1 (ko) 초음파를 이용한 발광다이오드의 플립칩 패키징 방법
US11824134B2 (en) Semiconductor device
KR100917026B1 (ko) 글라스 캡 몰딩 패키지 및 그 제조방법, 그리고 카메라모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 10